JPH11145292A - 階層レイアウト設計手法 - Google Patents

Abstract

(57)【要約】 【課題】 階層レイアウト手法により配線遅延なまりを
防止する階層レイアウト手法を提供する。 【解決手段】 階層レイアウト設計手法において、マク
ロブロックＡ３内に最上位階層接続用バッファＡ４およ
び最上位階層配線用領域Ａ１，Ａ２を設ける。この階層
レイアウトを行う際に発生する可能性のあるマクロブロ
ック上通過配線においては、配線長が長くなる可能性が
非常に高く、帯周波数動作の障害となってしまう。よっ
て、この配線遅延なまりを確実に防ぐ手法が必要とな
る。マクロブロックＡ３内に、あらかじめ用意した最上
位階層用配線領域Ａ１，Ａ２および最上位階層配線接続
用バッファブロックＡ４を最上位階層における配置配線
に使用する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、階層レイアウト設
計手法に関し、特に、最上位階層配線接続用バッファお
よび最上位階層配線用領域敷設による短配線長化を図っ
た階層レイアウト設計手法に関する。

【０００２】

【従来の技術】図６は、従来例のマクロブロックを示す
概略図である。従来は、マクロブロック上を通過する最
上位階層での冗長配線Ｄ２に対して、配線長短縮化手修
正するか、または、マクロブロック周辺にバッファブロ
ックＤ３を配置し、追加接続して配線長を短くするか、
もしくは、階層マクロブロック内における配置配線隙間
を最上位階層用の配置領域として利用して、バッファブ
ロックＤ３の追加配置を行い、配線長を短くするように
していた。（Ｊ）に示す当初の冗長配線Ｄ２に対して、
マクロブロック周辺にバッファブロックＤ３を追加して
（矢印Ｈ）、（Ｋ）のように、配線長を短くするか、
（Ｊ）の冗長配線Ｄ２に対して、マクロブロックないの
配置配線隙間領域にバッファブロックを追加して（矢印
Ｉ）、（Ｌ）のように、バッファブロックＤ３を追加す
る。なお、Ｄ４は、マクロブロック内ですでに配置済み
のブロックで、Ｄ５は、マクロブロック内ですでに配線
済みの配線を示す。

【０００３】

【発明が解決しようとする課題】上述した従来例では、
複数の大規模マクロブロックが存在した場合、又は使用
ブロック密度が高い場合、前後段のブロックを移動させ
る十分な領域確保が出来ないため配線長短縮化が困難に
なる。又、配線密度が高い場合には、迂回している冗長
配線を短縮化修正するとしても十分な配線領域が確保出
来ないため、配線長短縮化が困難になる。従って、マク
ロブロック上を通過する冗長配線を手修正にて短縮化す
るのが困難となる可能性があるという問題を有する。

【０００４】また、マクロブロック周辺にバッファブロ
ックを追加配置してマクロブロック上通過配線に接続し
たとしても、結局マクロブロック幅以下には短縮化でき
ない。従って、マクロブロック周辺にバッファブロック
を追加配置し、マクロブロック上通過配線に接続して配
線長を短くしようとしても、短くできる長さに限界があ
るという問題を有する。

【０００５】さらに、最上位階層にてマクロブロック内
配置配線隙間を利用するためには、使用している全ての
マクロブロック内の全ての配置配線情報といった、膨大
なデータ量の認識が必要である。従って、マクロブロッ
ク内における配置配線隙間を最上位階層用配置配線領域
として使用するとした場合、大規模回路には対応困難で
あるという問題を有する。

【０００６】またさらに、マクロブロック内の配置配線
密度が高ければ、最上位階層用に使用できる領域確保が
出来ないばかりか、配置配線密度が低い場合でもマクロ
ブロック上通過配線の配線長短縮化に最適な配置配線隙
間領域が存在しない場合がある。従って、マクロブロッ
ク内における配置配線隙間を最上位階層用配置配線領域
として使用したとしても、確実に配線長の短縮化を図る
ことができないという問題を有する。

【０００７】そこで、本発明の目的は、上記問題点を解
消すべく、配線遅延なまりを防止した階層レイアウト手
法を提供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本発明の階層レイアウト設計手法は、マクロブロッ
ク内の階層レイアウト設計手法において、マクロブロッ
ク内に設けられた最上位階層配線接続用バッファと、最
上位階層配線接続用バッファとが設けられた領域である
最上位階層配線接続用領域とを設定したことを特徴とす
る。

【０００９】また、マクロブロック内に、あらかじめ、
最上位階層配線接続用バッファを配置した後、マクロブ
ロック内の配置配線を行うのが好ましい。

【００１０】さらに、マクロブロック内の配置配線を完
了した後、マクロブロック内のブロックを移動して、最
上位階層配線接続用バッファを任意に配置しておくのが
好ましい。

【００１１】またさらに、マクロブロック内の配置配線
前に、あらかじめ、最上位階層配線接続用バッファを、
座標軸上のＸ方向およびＹ方向、または、そのいづれか
の方向に設定しておくのが好ましい。

【００１２】また、最上位階層配線接続用バッファを任
意に配置した後、Ｘ方向およびＹ方向、または、そのい
づれかの方向に存在するマクロブロック内配線を移動し
て、最上位階層配線用領域を設定しておくのが好まし
い。

【００１３】さらに、最上位階層配線用領域のマクロブ
ロック内配線は、Ｘ方向に第１の配線層を、Ｙ方向に第
２の配線層を用いるのが好ましい。

【００１４】また、本発明の階層レイアウト手法は、マ
クロブロック内にＸＹ座標を設定し、マクロブロック内
の配置配線終了後に、最上位階層において、マクロブロ
ック間の配線接続状況をマクロブロック配置場所および
配線密度より判断する第１のステップと、マクロブロッ
クの内、対象となるマクロブロックのＸ方向領域に配置
されるブロック間および外部端子間において接続される
配線が存在するのかを判定する第２のステップと、対象
となるマクロブロック上をＸ方向に配線が直進通過した
場合に配線遅延なまりが生じるかを判定する第３のステ
ップと、対象となるマクロブロック上をＸ方向に通過す
ると予測される配線本数分を、最上位階層用の第１の配
線領域として任意に設定する第４のステップと、対象と
なるマクロブロックのＹ方向領域に配置されるブロック
間および外部端子間において接続される配線が存在する
かを判定する第５のステップと、対象となるマクロブロ
ックをＹ方向に配線が直進通過した場合に配線遅延なま
りが生じるかを判定する第６のステップと、対象となる
マクロブロック上をＹ方向に通過すると予測される配線
本数分を、最上位階層用の第２の配線領域として任意に
設定する第７のステップと、設定された最上位階層用の
第１の配線領域と第２の配線領域とに重なっているマク
ロブロック用の配線およびブロックを上下左右方向にず
らす第８のステップと、予測したマクロブロック上通過
配線に接続可能なバッファブロックを配線本数分任意に
マクロブロック内の最上位階層用の第１の配線領域内と
第２の配線領域内とに配置する第９のステップと、最上
位階層にマクロブロックを任意に配置し、最上位階層で
のレイアウトを行う第１０のステップとを含むことを特
徴とする。

【００１５】さらに、本発明の階層レイアウト設計手法
は、マクロブロック内にＸＹ座標を設定し、最上位階層
において各マクロブロック間の配線接続状況をマクロブ
ロック配置場所および配置配線密度より判断する第１の
ステップと、マクロブロックの内で、対象となるマクロ
ブロックのＸ方向領域に配置されるブロック間および外
部端子間において接続される配線が存在するかを判定す
る第２のステップと、対象となるマクロブロック上をＸ
方向に配線が直進通過した場合に配線遅延なまりが生じ
るかを判定する第３のステップと、対象となるマクロブ
ロック上をＸ方向に通過すると予測される配線本数分を
最上位階層用の第１の配線領域として任意に設定し、そ
の際、マクロブロック用配線は第１配線層のみ使用可能
とする第４のステップと、対象となるマクロブロックの
Ｙ方向領域に配置されるブロック間および外部端子間に
おいて接続される配線が存在するかを判定する第５のス
テップと、対象となるマクロブロック上をＹ方向に配線
が直進通過した場合に、配線遅延なまりが生じるかを判
定する第６のステップと、対象となるマクロブロック上
をＹ方向に通過すると予測される配線本数分を最上位階
層用の第２の配線領域として任意に設定し、その際、マ
クロブロック用配線は第２配線層のみ使用可能とする第
７のステップと、予測したマクロブロック上通過配線に
接続可能なバッファブロックを配線本数分任意にマクロ
ブロック内の最上位階層用の第１の配線領域と第２の配
線領域内に配置する第８のステップと、マクロブロック
内に最上位階層用の配線領域および最上位階層配線接続
用バッファブロックを配置したままの状態でマクロブロ
ック内のレイアウトを行う第９のステップと、最上位階
層にマクロブロックを任意に配置し最上位階層でのレイ
アウトを行う第１０のステップとを含むことを特徴とす
る。

【００１６】本発明の階層レイアウト手法は、特に、マ
クロブロック内に最上位階層配線接続用バッファおよび
最上位階層配線用領域を有する手段である。より具体的
には、マクロブロック内においてＸ方向，Ｙ方向のいず
れか、又は両方向に最上位階層用配線の領域を用意して
おく手段を有し、さらに、マクロブロック内にあらかじ
め最上位階層配線接続用バッファブロックを用意してお
く手段を有する。

【００１７】

【発明の実施の形態】次に、本発明の実施例について、
図面を参照して説明する。

【００１８】図１は、本発明の階層レイアウト設計手法
の第１の実施例の構成を示すブロック図である。この手
法は、マクロブロックＡ３内において、Ｙ方向に設けら
れた最上位階層用配線領域Ａ１と、Ｘ方向に設けられた
最上位階層用配線領域Ａ２と、最上位階層用配線Ａ１，
Ａ２との間のマクロブロック用配線領域Ａ３とを備え、
さらに、最上位階層用配線領域Ａ１と最上位階層用配線
領域Ａ２とが交差する付近の領域に配置された最上位階
層配線接続用バッファブロックＡ４を備えた構成であ
る。マクロブロック用配線領域は、又、Ｘ方向の最上位
階層用配線領域Ａ２内では２アルミ配線層Ａ７のみマク
ロブロック用配線が使用可能で、Ｙ方向の最上位階層用
配線領域Ａ１内では１アルミ配線層Ａ６のみマクロブロ
ック用配線が使用可能として実施する。

【００１９】次に、図２は、本発明の第１の実施例の手
順を示すフローチャートである。以下、図２を参照し
て、本発明の階層レイアウト設計手法の手順について詳
細に説明する。まず、マクロブロックＡ３内において、
配置配線を完了させる（ステップ２−１）。次に、最上
位階層での配線時にマクロブロックＡ３上を直進通過す
る最上位階層配線の本数および通過向き（配線接続状
況）を、最上位階層でのマクロブロックＡ３の配置位
置，外部端子接続状況および配置密度（配置配線密度）
により予測する（ステップ２−２）。次に、対象となる
マクロブロックの左右領域に配置されるブロック間およ
び外部端子間において接続される配線が存在するか否か
を判断し（ステップ２−３）、対象となるマクロブロッ
クＡ３上をＸ方向に直進通過する最上位階層配線が存在
した場合、配線遅延なまりを引き起こす程の配線長にな
ってしまうか否かをマクロブロックＡ３の形状および規
模より判断する（ステップ２−４）。ここで、マクロブ
ロックＡ３上を通過する最上位階層配線が、遅延なまり
を引き起こすと判断した場合、予測した配線本数分通過
可能な幅を通過予測した方向に最上位階層用配線領域Ａ
２として、マクロブロックＡ３内に設定する（ステップ
２−５）。Ｘ方向についてこのステップ２−３〜ステッ
プ２−５を行った後、同様にしてＹ方向に対しても繰り
返す（ステップ２−６〜２−８）。すなわち、対象とな
るマクロブロックの上下領域に配置されるブロック間お
よび外部端子間において接続される配線が存在するか否
かを判断し（ステップ２−６）、対象となるマクロブロ
ックＡ３上をＹ方向に直進通過する最上位階層配線が存
在した場合、配線遅延なまりを引き起こす程の配線長に
なってしまうか否かをマクロブロックＡ３の形状および
規模より判断する（ステップ２−７）。ここで、マクロ
ブロックＡ３上を通過する最上位階層配線が、遅延なま
りを引き起こすと判断した場合、予測した配線本数分通
過可能な幅を通過予測した方向に最上位階層用配線領域
Ａ１として、マクロブロックＡ３内に設定する（ステッ
プ２−８）。次に、設定した最上位階層用配線領域Ａ
１，Ａ２と重なっているマクロブロックＡ３内配線およ
びブロックを最寄りの上下左右領域にずらす（ステップ
２−９）。その際、マクロブロックＡ３内におけるＹ方
向の最上位階層用配線領域Ａ１を通過するマクロブロッ
ク内配線Ａ６は、１アルミ配線層のみ、Ｘ方向の最上位
階層用配線領域Ａ２を通過するマクロブロック内配線Ａ
７は、２アルミ配線層のみとする。続いて、マクロブロ
ックＡ３上を通過すると予測した最上位階層用配線本数
分のバッファブロックＡ４を予測した方向に最上位階層
配線接続用として、最上位階層用配線領域Ａ１またはＡ
２内に任意に配置する（ステップ２−１０）。その際、
バッファブロックＡ４にマクロブロックＡ３上を通過す
る最上位階層配線が接続されることにより、配線遅延な
まりが生じない配線長になるように配置する。このよう
にして、最上位階層でのレイアウトを行う（ステップ２
−１１）。この最上位階層におけるマクロブロックＡ３
内配置配線情報は、最上位階層用配線領域Ａ１，Ａ２内
に存在する配線情報および追加バッファブロック情報の
みとする。すなわち、バッファブロックの数，座標およ
びマクロブロックの端子情報，形状のみを持たせる。

【００２０】次に、図３は、図２の手順に従った状態の
変化を示す概略図である。まず、Ｂ１は、マクロブロッ
ク内配置配線が完了した図であり、上述したステップ２
−１の終了後の状態を示している。次に、Ｂ２は、マク
ロブロック内に最上位階層配線領域を設定した図であ
り、上述のステップ２−５およびステップ２−８の後の
状態を示している。また、Ｂ３は、最上位階層用配線領
域に重なっている配線およびブロックを上下左右にずら
した図であり、上述のステップ２−９の後の状態を示し
ている。さらに、Ｂ４は、最上位階層用配線領域内に、
最上位階層配線接続用バッファブロックを任意に配置し
た図であり、上述したステップ２−１１の後の状態を示
している。

【００２１】次に、本発明の第１の実施例の効果につい
て説明する。本発明の第１の実施例では、あらかじめ配
置配線が完了したマクロブロックＡ３に対して行うもの
である。その上、マクロブロックＡ３内の配置配線結果
のずらし幅は、配線格子数本〜数十本程度と予想される
ため、マクロブロックＡ３内におけるタイミング特性を
大きく崩すことなく階層レイアウト用マクロブロックと
してそのまま流用できる。また、あらかじめ配置配線が
完了したマクロブロックに対して実施する実施例である
ため、様々な最上位階層の配線接続状況に応じて最上位
階層用領域を設定できる。さらに、あらかじめＹ方向の
最上位階層用配線領域Ａ１内は、１アルミ配線層しか存
在しないため、Ｙ方向の最上位階層用配線は２アルミ配
線層を自由に使用することができ、障害なく配線が可能
となる。Ｘ方向の最上位階層配線用領域Ａ２についても
同様に、２アルミ配線層しか存在しないため、Ｘ方向の
最上位階層用配線は１アルミ配線層を自由に使用するこ
とができ、障害なく配線が可能となる。マクロブロック
Ａ３内における最上位階層用配線領域Ａ１，Ａ２では、
Ｘ方向１アルミ層、Ｙ方向２アルミ層配線が自由に使用
可能となり、低層配線での階層レイアウト設計において
でも難なくマクロブロックＡ３上通過配線の配線長短縮
が可能となる。

【００２２】図４は、本発明の第２の実施例を示すフロ
ーチャートである。本実施例では、まず、最上位階層に
配置する各マクロブロックの位置を決める。次に、最上
位階層での配線時にマクロブロックＡ３上を直進通過す
る最上位階層配線の本数および通過向きを最上位階層で
のマクロブロックＡ３の配置位置，配置密度および外部
端子接続状況より予測する（ステップ４−１）。次に、
対象となるマクロブロックの左右領域に配置されるブロ
ック間および外部端子間において、接続される配線が存
在するか判断し（ステップ４−２）、マクロブロックＡ
３上を直進通過する最上位階層配線が存在すると予測し
た場合、配線遅延なまりを引き起こす程の配線長になっ
てしまうか否かをマクロブロックＡ３の形状および規模
より判断する（ステップ４−３）。マクロブロックＡ３
上を通過する最上位階層配線が、遅延なまりを引き起こ
すと判断した場合、予測した配線本数分通過可能な幅を
通過予測した方向に最上位階層用配線領域Ａ２として、
マクロブロックＡ３内に設定する。その際、マクロブロ
ック内配線は、２アルミ配線のみ可とする（ステップ４
−４）。次に、Ｙ方向についても同様に、まず、対象と
なるマクロブロック内の上下領域に配置されるブロック
間おｙび外部端子間において、接続される配線が存在す
るか判断し（ステップ４−５）、対象となるマクロブロ
ック上をＹ方向に配線が直進通過した場合、配線遅延な
まりを引き起こすか判断し（ステップ４−６）、配線遅
延なまりを生じると判断した場合、予測した配線本数文
通過可能な波ｂを通過予測した方向に最上位階層用配線
領域Ａ１としてマクロブロック内に設定する。その際、
マクロブロック内配線は、１アルミ配線のみ可とする
（ステップ４−７）。次に、予測したマクロブロック上
通過配線に接続可能なバッファブロックを、配線本数分
任意にマクロブロック内の最上位階層用配線領域Ａ１，
Ａ２内に配置する（ステップ４−８）。次に、マクロブ
ロック内に、最上位階層用配線領域および最上位階層接
続用バッファブロックを配置したままの状態で、マクロ
ブロック内レイアウトを行う（ステップ４−９）。最後
に、最上位階層にマクロブロックを任意に配置し、最上
位階層でのレイアウトを行う（ステップ４−１０）。ス
テップ４−４，ステップ４−７において、マクロブロッ
クＡ３内におけるＹ方向の最上位階層用配線領域Ａ１を
通過するマクロブロック内配線Ａ６は、１アルミ配線層
のみ、Ｘ方向の最上位階層用配線領域Ａ２を通過するマ
クロブロック内配線Ａ７は、２アルミ配線層のみとす
る。続いて、マクロブロックＡ３上を通過すると予測し
た最上位階層用配線本数分のバッファブロックＡ４を予
測した方向に最上位階層配線接線用として、最上位階層
用配線領域Ａ１又はＡ２内に任意に配置する。その際、
バッファブロックＡ４にマクロブロックＡ３上を通過す
る最上位階層配線が接続されることにより、配線遅延な
まりが生じない配線長になるように配置する。続いて、
マクロブロック内に、最上位階層用配線領域および最上
位階層接続用バッファブロックを配置したままの状態
で、マクロブロック内レイアウトを行う。最上位階層に
おけるマクロブロックＡ３内配置配線情報は、最上位階
層用配線領域Ａ１，Ａ２内に存在する配線情報および追
加バッファブロック情報のみとする。

【００２３】図５は、図４の手順に従った状態を示す図
である。まず、Ｃ１は、マクロブロック内の形状のみ確
定した図であり、Ｃ２は、マクロブロック内に最上位階
層配線領域を設定した図であり、Ｃ３は、最上位階層用
配線領域内に、最上位階層配線接続用バッファブロック
を任意に配置した図であり、Ｃ４は、マクロブロック内
配置配線が完了した図である。

【００２４】次に、本発明の第２の実施例の効果につい
て説明する。本発明の第２の実施例では、あらかじめ最
上位階層用配線領域Ａ１，Ａ２の設定および最上位階層
配線接続用バッファブロックＡ４を配置した状態でマク
ロブロックＡ３内の配置配線を行うものである。よっ
て、最上位階層配線用配線領域Ａ１，Ａ２および、最上
位階層配線接続用バッファブロックを含んだ状態でのマ
クロブロックＡ３内タイミング検証が可能となる為、マ
クロブロックを一度作成すれば二度とタイミング検証確
認をする必要性がない。

【００２５】次に、本発明の第３の実施例について詳細
に述べる。第１および第２の実施例およびフローは全く
同じであるが、唯一異なるのが、マクロブロックＡ３内
の最上位階層配線領域Ａ１，Ａ２に最上位階層配線接続
用バッファブロックをあらかじめ配置しないという点で
ある。

【００２６】次に、本発明の第３の実施例の効果につい
て説明する。本発明の第２の実施例では、あらかじめ最
上位階層用配線領域Ａ１，Ａ２を用意しておくのみであ
るため、最上位階層配線がマクロブロック内を行き来で
きる上に、最上位階層用配線領域内に最上位階層用ブロ
ックも任意に配置可能であるということである。つま
り、様々な配線接続状況においても最上位階層の回路接
続情報にバッファブロックを任意に追加するだけで、マ
クロブロック上通過配線に接続するバッファブロックが
用意でき、マクロブロック上通過配線を短縮化すること
が可能となる。

【００２７】

【発明の効果】上述したように、本発明の階層レイアウ
ト設計手法では、複数のマクロブロックが存在した場合
でも、最上位階層を使用せず、あらかじめマクロブロッ
ク内に用意してある最上位階層用配線領域および最上位
階層配線接続用バッファブロックを使用する。従って、
最上階層上に複数のマクロブロックが存在し、最上位階
層での配置密度が高い場合でも、マクロブロック上通過
配線を短縮化することが可能となり、配線遅延なまりを
確実に防止可能とする。

【００２８】また、マクロブロック形状および規模に拘
わらず、あらかじめマクロブロック内に最上位階層用バ
ッファブロックを追加配置しているため、マクロブロッ
ク上を通過しようとする最上位階層配線は、マクロブロ
ック内のバッファブロックと接続され、マクロブロック
上通過配線長を短縮化できる。従って、マクロブロック
の規模および形状に拘わらず、マクロブロック上通過配
線を短縮化することが可能となり、配線遅延なまりを確
実に防止することができる。

【００２９】さらに、マクロブロック内における配置配
線情報を全て最上位階層に持たせず、マクロブロック内
における、最上位階層用配線領域の情報および追加配置
したバッファブロック情報のみといった、少ないデータ
量で対応できる。従って、大規模回路でも対応可能であ
る。

【００３０】またさらに、マクロブロック内における、
Ｘ方向の最上位階層用配線領域は、２アルミ配線層の
み、Ｙ方向の最上位階層用配線領域は、１アルミ配線層
のみの使用であるため、最上位階層におけるＸ方向は、
１アルミ配線層が自由に使用可能となり、Ｙ方向におい
ては２アルミ配線層が自由に使用可能となる。従って、
最上位階層の配線層が３階層であっても、階層レイアウ
トが容易に可能になるということである。

【００３１】本発明の階層レイアウト手法は、最上位階
層配線が行き来可能で、かつ、マクロブロック内に予め
配置してある最上位配線接続用バッファブロックに最上
位階層の配線が接続されることにより、配線遅延なまり
も発生しなくなる。

【００３２】従って、効率良くマクロブロック内を最上
位階層配線が行き来可能となり、かつマクロブロック内
にあらかじめ配置してある最上位配線接続用バッファブ
ロックに最上位階層の配線が接続されることにより、配
線遅延なまりも発生しなくなるからである。

【図面の簡単な説明】

【図１】本発明の第１の実施例のマクロブロックの概略
図である。

【図２】本発明の第１の実施例を示すフローチャートで
ある。

【図３】図２に示した第１の実施例の手順による状態を
示す概略図である。

【図４】本発明の第２の実施例を示すフローチャートで
ある。

【図５】図４に示した第２の実施例の手順による状態を
示す概略図である。

【図６】従来例のマクロブロックの概略図である。

【符号の説明】

Ａ１ Ｙ方向の最上位階層用配線可能領域（２アルミ配
線層が自由に使用可） Ａ２ Ｘ方向の最上位階層用配線可能領域（１アルミ配
線層が自由に使用可） Ａ３ マクロブロック Ａ４ あらかじめ、最上位階層配線接続用として任意に
配置したバッファブロック Ａ５ マクロブロック内で、すでに配置済みのブロック Ａ６ Ｙ方向の最上位階層用配線可能領域に、すでに配
線済みのマクロブロック内配線（Ｘ方向の１アルミ配線
層のみ可と定義） Ａ７ Ｘ方向の最上位階層用配線可能領域に、すでに配
線済みのマクロブロック内配線（Ｙ方向の２アルミ配線
層のみ可と定義） Ａ８ マクロブロック用配置配線領域 Ｂ１ マクロブロック内配置配線が完了した図 Ｂ２ マクロブロック内に最上位階層配線領域を設定し
た図 Ｂ３ 最上位階層用配線領域に重なっている配線および
ブロックを上下左右にずらした図 Ｂ４ 最上位階層用配線領域内に、最上位階層配線接続
用バッファブロックを任意に配置した図 Ｃ１ マクロブロック内の形状のみ確定した図 Ｃ２ マクロブロック内に最上位階層配線領域を設定し
た図 Ｃ３ 最上位階層用配線領域内に、最上位階層配線接続
用バッファブロックを任意に配置した図 Ｃ４ マクロブロック内配置配線が完了した図 Ｄ１ マクロブロック Ｄ２ 最上位階層での配線 Ｄ３ 追加バッファブロック Ｄ４ マクロブロック内ですでに配置済みのブロック Ｄ５ マクロブロック内ですでに配線済みの配線

Claims (8)

【特許請求の範囲】
1. 【請求項１】マクロブロック内の階層レイアウト設計手
   法において、 前記マクロブロック内に設けられた最上位階層配線接続
   用バッファと、 前記最上位階層配線接続用バッファとが設けられた領域
   である最上位階層配線接続用領域とを設定したことを特
   徴とする階層レイアウト設計手法。
2. 【請求項２】前記マクロブロック内に、あらかじめ、前
   記最上位階層配線接続用バッファを配置した後、前記マ
   クロブロック内の配置配線を行うことを特徴とする、請
   求項１に記載の階層レイアウト設計手法。
3. 【請求項３】前記マクロブロック内の配置配線を完了し
   た後、前記マクロブロック内のブロックを移動して、前
   記最上位階層配線接続用バッファを任意に配置しておく
   ことを特徴とする、請求項１または２に記載の階層レイ
   アウト設計手法。
4. 【請求項４】前記マクロブロック内の配置配線前に、あ
   らかじめ、前記最上位階層配線接続用バッファを、座標
   軸上のＸ方向およびＹ方向、または、そのいづれかの方
   向に設定しておくことを特徴とする、請求項１〜３のい
   ずれかに記載の階層レイアウト設計手法。
5. 【請求項５】前記最上位階層配線接続用バッファを任意
   に配置した後、前記Ｘ方向およびＹ方向、または、その
   いづれかの方向に存在するマクロブロック内配線を移動
   して、前記最上位階層配線用領域を設定しておくことを
   特徴とする、請求項４に記載の階層レイアウト設計手
   法。
6. 【請求項６】前記最上位階層配線用領域のマクロブロッ
   ク内配線は、前記Ｘ方向に第１の配線層を、前記Ｙ方向
   に第２の配線層を用いたことを特徴とする、請求項５に
   記載の階層レイアウト設計手法。
7. 【請求項７】マクロブロック内にＸＹ座標を設定し、 前記マクロブロック内の配置配線終了後に、最上位階層
   において、前記マクロブロック間の配線接続状況をマク
   ロブロック配置場所および前記配線密度より判断する第
   １のステップと、 前記マクロブロックの内、対象となるマクロブロックの
   Ｘ方向領域に配置されるブロック間および外部端子間に
   おいて接続される配線が存在するのかを判定する第２の
   ステップと、 前記対象となるマクロブロック上をＸ方向に配線が直進
   通過した場合に配線遅延なまりが生じるかを判定する第
   ３のステップと、 前記対象となるマクロブロック上をＸ方向に通過すると
   予測される配線本数分を、最上位階層用の第１の配線領
   域として任意に設定する第４のステップと、 前記対象となるマクロブロックのＹ方向領域に配置され
   るブロック間および外部端子間において接続される配線
   が存在するかを判定する第５のステップと、 前記対象となるマクロブロックをＹ方向に配線が直進通
   過した場合に配線遅延なまりが生じるかを判定する第６
   のステップと、 前記対象となるマクロブロック上をＹ方向に通過すると
   予測される配線本数分を、最上位階層用の第２の配線領
   域として任意に設定する第７のステップと、 設定された最上位階層用の前記第１の配線領域と前記第
   ２の配線領域とに重なっているマクロブロック用の配線
   およびブロックを上下左右方向にずらす第８のステップ
   と、 予測したマクロブロック上通過配線に接続可能なバッフ
   ァブロックを配線本数分任意にマクロブロック内の最上
   位階層用の前記第１の配線領域内と前記第２の配線領域
   内とに配置する第９のステップと、 最上位階層にマクロブロックを任意に配置し、前記最上
   位階層でのレイアウトを行う第１０のステップと、 を含むことを特徴とする階層レイアウト設計手法。
8. 【請求項８】マクロブロック内にＸＹ座標を設定し、 最上位階層において各マクロブロック間の配線接続状況
   をマクロブロック配置場所および配置配線密度より判断
   する第１のステップと、 前記マクロブロックの内で、対象となるマクロブロック
   のＸ方向領域に配置されるブロック間および外部端子間
   において接続される配線が存在するかを判定する第２の
   ステップと、 前記対象となるマクロブロック上をＸ方向に配線が直進
   通過した場合に配線遅延なまりが生じるかを判定する第
   ３のステップと、 前記対象となるマクロブロック上をＸ方向に通過すると
   予測される配線本数分を最上位階層用の第１の配線領域
   として任意に設定し、その際、マクロブロック用配線は
   第１配線層のみ使用可能とする第４のステップと、 前記対象となるマクロブロックのＹ方向領域に配置され
   るブロック間および外部端子間において接続される配線
   が存在するかを判定する第５のステップと、 前記対象となるマクロブロック上をＹ方向に配線が直進
   通過した場合に、配線遅延なまりが生じるかを判定する
   第６のステップと、 前記対象となるマクロブロック上をＹ方向に通過すると
   予測される配線本数分を最上位階層用の第２の配線領域
   として任意に設定し、その際、マクロブロック用配線は
   第２配線層のみ使用可能とする第７のステップと、 予測したマクロブロック上通過配線に接続可能なバッフ
   ァブロックを配線本数分任意にマクロブロック内の最上
   位階層用の前記第１の配線領域と前記第２の配線領域内
   に配置する第８のステップと、 マクロブロック内に最上位階層用の配線領域および最上
   位階層配線接続用バッファブロックを配置したままの状
   態でマクロブロック内のレイアウトを行う第９のステッ
   プと、 最上位階層にマクロブロックを任意に配置し最上位階層
   でのレイアウトを行う第１０のステップと、 を含むことを特徴とする階層レイアウト設計手法。