JP4637043B2 - 自動配線整形方法および自動配線整形装置 - Google Patents
自動配線整形方法および自動配線整形装置 Download PDFInfo
- Publication number
- JP4637043B2 JP4637043B2 JP2006080581A JP2006080581A JP4637043B2 JP 4637043 B2 JP4637043 B2 JP 4637043B2 JP 2006080581 A JP2006080581 A JP 2006080581A JP 2006080581 A JP2006080581 A JP 2006080581A JP 4637043 B2 JP4637043 B2 JP 4637043B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- line
- existing
- degrees
- line segment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
11 第1の設定手段
12 第2の設定手段
13 第1の修正手段
14 第2の修正手段
110 記録媒体
111 CPU
112 バス
113 ROM
114 RAM
115 ハードディスク装置(HD)
116 入力装置
117 外部記録媒体ドライブ装置
118 表示装置
Claims (6)
- 半導体パッケージの基板面上において任意方向に配線設計された直線および/または曲線からなる既存配線を、所定の基準線に対して「45×n」度(ただし、nは整数)の方向の線分の組合せからなる配線に、演算処理によりに自動的に整形する自動配線整形装置あって、
ビアもしくは障害物に対するクリアランスを確保する位置を示すクリアランス円に外接する等角八角形を、該等角八角形の一辺が前記所定の基準線と平行となるように設定する第1の設定手段と、
互いに隣接するビア間、障害物間またはビアと障害物との間を通過する線分を有する既存配線に対して、当該線分に最も近い位置に存在するビアもしくは障害物の中心位置に中心を有するとともに当該線分に接する円、に外接する等角八角形を、該等角八角形の一辺が前記所定の基準線と平行となるように設定する第2の設定手段と、
前記ビアもしくは障害物付近に位置する前記既存配線について、当該ビアもしくは障害物に対して前記第1の設定手段もしくは前記第2の設定手段によって設定された前記等角八角形のいずれかの辺上に配線が重なることになるように修正する第1の修正手段と、
前記第1の修正手段が前記既存配線の略配線方向に互いに隣接する前記等角八角形に基づいて前記既存配線について修正することで得られた2つの線分の間を、前記所定の基準線に対して「45×n」度(ただし、nは整数)の方向の線分で結線する第2の修正手段と、
を備え、
前記第1の修正手段によって得られた前記2つの線分と、前記第2の修正手段によって得られた前記「45×n」度(ただし、nは整数)の方向の線分と、の組合せからなる配線を、修正後の配線として確定する自動配線整形装置において、
前記第1の修正手段は、
対応する前記等角八角形と交差する前記既存配線の線分が、当該等角八角形と前記既存線分との交点において、前記所定の基準線に対して45度以上135度以下の角度を有して位置するか否かを判定する判定手段と、
前記既存線分の線分が45度以上135度以下の角度を有して位置すると前記判定手段が判定した場合は、当該既存配線の線分とこれに対応して設定された前記等角八角形との交点の近傍の、該等角八角形の辺のうち前記所定の基準線に対して90度方向の辺を選択し、それ以外の場合は、当該既存配線の線分とこれに対応して設定された前記等角八角形との交点の近傍の、該等角八角形の辺のうち前記所定の基準線に対して45度もしくは135度方向の辺を選択する選択手段と、を備え、かつ、
前記選択手段が選択した辺に重なる線分を、前記第1の修正手段によって得られた前記2つの線分として確定することを特徴とする自動配線整形装置。 - 前記第1の修正手段は、前記選択手段が選択した辺を所定の長さだけ延長もしくは短縮する変更手段をさらに備え、該変更手段が延長もしくは短縮した辺に重なる線分を、前記第1の修正手段によって得られた前記2つの線分として確定する請求項1に記載の自動配線整形装置。
- 前記第1の修正手段および前記第2の修正手段によって確定された修正後の配線が、該配線に隣接する他の配線、ビアもしくは障害物との間においてクリアランスが確保できるか否かを検査するクリアランス検査手段と、
前記第1の修正手段および前記第2の修正手段によって確定された修正後の配線では前記クリアランスを確保できないと前記クリアランス検査手段が判定した場合、少なくとも前記クリアランスが確保されるよう、前記修正後の配線の位置をさらに修正するオフセット手段と、
をさらに備える請求項2に記載の自動配線整形装置。 - 前記オフセット手段は、前記変更手段により前記辺の長さを調整することによって、前記クリアランスが確保されるよう前記修正後の配線の位置をさらに修正する請求項3に記載の自動配線整形装置。
- 前記所定の基準線は、前記半導体パッケージの輪郭の4辺のうちの、整形対象である前記既存配線の引き出し先である一辺である請求項1〜4のいずれか一項に記載の自動配線整形装置。
- 前記既存配線は既に、該既存配線に隣接する他の既存配線、ビアもしくは障害物との間においてクリアランスが確保されている配線である請求項1〜4に記載の自動配線整形装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006080581A JP4637043B2 (ja) | 2006-03-23 | 2006-03-23 | 自動配線整形方法および自動配線整形装置 |
GB0703082A GB2436379B (en) | 2006-03-23 | 2007-02-16 | Method and apparatus for automatically shaping traces on surface of substrate of semiconductor package by using computation |
US11/723,724 US7627846B2 (en) | 2006-03-23 | 2007-03-21 | Method and apparatus for automatically shaping traces on surface of substrate of semiconductor package by using computation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006080581A JP4637043B2 (ja) | 2006-03-23 | 2006-03-23 | 自動配線整形方法および自動配線整形装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007257273A JP2007257273A (ja) | 2007-10-04 |
JP4637043B2 true JP4637043B2 (ja) | 2011-02-23 |
Family
ID=37908797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006080581A Expired - Fee Related JP4637043B2 (ja) | 2006-03-23 | 2006-03-23 | 自動配線整形方法および自動配線整形装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7627846B2 (ja) |
JP (1) | JP4637043B2 (ja) |
GB (1) | GB2436379B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008009851A (ja) | 2006-06-30 | 2008-01-17 | Shinko Electric Ind Co Ltd | 自動配線整形方法 |
US9541401B1 (en) * | 2013-02-13 | 2017-01-10 | The United States Of America, As Represented By The Secretary Of The Navy | Method and system for determining shortest oceanic routes |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05101144A (ja) * | 1991-10-03 | 1993-04-23 | Fujitsu Ltd | 自動配線方法 |
JPH09153083A (ja) * | 1995-09-26 | 1997-06-10 | Fujitsu Ltd | 自動配線設計システムの斜め線分生成装置及び方法 |
JP2002083006A (ja) * | 2000-09-07 | 2002-03-22 | Shinko Electric Ind Co Ltd | 半導体パッケージの自動配線方法 |
JP2002092061A (ja) * | 2000-09-19 | 2002-03-29 | Shinko Electric Ind Co Ltd | 半導体パッケージの配線編集方法 |
JP2002123564A (ja) * | 2000-10-12 | 2002-04-26 | Shinko Electric Ind Co Ltd | 半導体パッケージの配線方法 |
JP2005310825A (ja) * | 2004-04-16 | 2005-11-04 | Shinko Electric Ind Co Ltd | クリアランス検査装置および方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0555305A (ja) | 1991-08-28 | 1993-03-05 | Toshiba Corp | 半導体集積回路実装パツケージ |
JP3192057B2 (ja) * | 1994-03-18 | 2001-07-23 | 富士通株式会社 | 配線プログラム生成方法及びその装置 |
JP3538158B2 (ja) | 1994-03-18 | 2004-06-14 | 富士通株式会社 | 自動配線装置 |
JPH0969118A (ja) | 1995-08-31 | 1997-03-11 | Toshiba Corp | 半自動配線装置及び半自動配線方法 |
US6226560B1 (en) * | 1996-03-04 | 2001-05-01 | International Business Machines Corporation | Method and apparatus for optimizing the path of a physical wire |
JP3027949B2 (ja) | 1997-01-17 | 2000-04-04 | 日本電気株式会社 | 半導体集積回路の自動配線方法 |
JP2938068B2 (ja) | 1997-09-29 | 1999-08-23 | 松下電器産業株式会社 | 自動配線設計における配線経路探索方法及び配線経路探索プログラムを記憶した記憶媒体 |
US6330707B1 (en) * | 1997-09-29 | 2001-12-11 | Matsushita Electric Industrial Co., Ltd. | Automatic routing method |
US6128767A (en) * | 1997-10-30 | 2000-10-03 | Chapman; David C. | Polygon representation in an integrated circuit layout |
JP3453535B2 (ja) | 1999-08-03 | 2003-10-06 | 松下電器産業株式会社 | 自動配線設計における配線経路探索方法及び配線経路探索プログラムを記録した記録媒体 |
US6516447B2 (en) * | 2001-06-22 | 2003-02-04 | Cadence Design Systems, Inc. | Topological global routing for automated IC package interconnect |
JP4467398B2 (ja) * | 2004-10-05 | 2010-05-26 | 新光電気工業株式会社 | 自動配線決定装置 |
JP4592494B2 (ja) * | 2005-05-25 | 2010-12-01 | 新光電気工業株式会社 | 自動配線決定装置 |
JP2008009851A (ja) * | 2006-06-30 | 2008-01-17 | Shinko Electric Ind Co Ltd | 自動配線整形方法 |
-
2006
- 2006-03-23 JP JP2006080581A patent/JP4637043B2/ja not_active Expired - Fee Related
-
2007
- 2007-02-16 GB GB0703082A patent/GB2436379B/en not_active Expired - Fee Related
- 2007-03-21 US US11/723,724 patent/US7627846B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05101144A (ja) * | 1991-10-03 | 1993-04-23 | Fujitsu Ltd | 自動配線方法 |
JPH09153083A (ja) * | 1995-09-26 | 1997-06-10 | Fujitsu Ltd | 自動配線設計システムの斜め線分生成装置及び方法 |
JP2002083006A (ja) * | 2000-09-07 | 2002-03-22 | Shinko Electric Ind Co Ltd | 半導体パッケージの自動配線方法 |
JP2002092061A (ja) * | 2000-09-19 | 2002-03-29 | Shinko Electric Ind Co Ltd | 半導体パッケージの配線編集方法 |
JP2002123564A (ja) * | 2000-10-12 | 2002-04-26 | Shinko Electric Ind Co Ltd | 半導体パッケージの配線方法 |
JP2005310825A (ja) * | 2004-04-16 | 2005-11-04 | Shinko Electric Ind Co Ltd | クリアランス検査装置および方法 |
Also Published As
Publication number | Publication date |
---|---|
US7627846B2 (en) | 2009-12-01 |
GB0703082D0 (en) | 2007-03-28 |
US20070238221A1 (en) | 2007-10-11 |
GB2436379B (en) | 2011-07-20 |
JP2007257273A (ja) | 2007-10-04 |
GB2436379A (en) | 2007-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4592494B2 (ja) | 自動配線決定装置 | |
EP1645980A2 (en) | Method and apparatus for automatically determining optimal trace positions on a substrate | |
JP4443450B2 (ja) | 自動配線決定装置 | |
JP2009524862A (ja) | 部品集合体の切断方法 | |
US7543263B2 (en) | Automatic trace shaping method | |
JP4859513B2 (ja) | 配線設計方法及びその設計装置 | |
JP4637043B2 (ja) | 自動配線整形方法および自動配線整形装置 | |
US7530038B2 (en) | Method and placement tool for designing the layout of an electronic circuit | |
JP4425044B2 (ja) | 半導体パッケージにおける自動配線方法および装置ならびに自動識別装置 | |
JP4562625B2 (ja) | 自動配線決定方法、およびこの自動配線決定処理をコンピュータに実行させるためのコンピュータプログラム | |
JP4177123B2 (ja) | 配線図形検証方法、プログラム及び装置 | |
US9864829B2 (en) | Multilayer substrate, design method of multilayer substrate, manufacturing method of semiconductor device, and recording medium | |
JP2009140397A (ja) | 自動配線設計方法およびそのコンピュータプログラム | |
JP2009025969A (ja) | 自動配線整形方法およびそのコンピュータプログラム | |
JP2006049782A (ja) | 半導体集積回路装置のレイアウト方法 | |
JP2009288952A (ja) | 自動配線設計方法およびコンピュータプログラム | |
JP2009015366A (ja) | 自動配線設計方法 | |
JP2006005186A (ja) | Cam設計システム | |
JP2010123063A (ja) | 自動配線整形方法およびこのコンピュータプログラム | |
JP2006338607A (ja) | 配線整形装置およびこの配線整形処理をコンピュータに実行させるためのコンピュータプログラム | |
JP2009151372A (ja) | 自動設計方法およびそのコンピュータプログラム | |
JP3721304B2 (ja) | めっき引き出し線の配線方法 | |
JP2007094511A (ja) | Lsi設計支援装置及びlsi設計支援方法 | |
JPH04367076A (ja) | Lsiレイアウト設計装置 | |
JP2002279009A (ja) | 配線パターン作成システム、配線パターン作成方法、その方法をコンピュータに実行させるプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101122 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |