JP4637043B2 - 自動配線整形方法および自動配線整形装置 - Google Patents

自動配線整形方法および自動配線整形装置 Download PDF

Info

Publication number
JP4637043B2
JP4637043B2 JP2006080581A JP2006080581A JP4637043B2 JP 4637043 B2 JP4637043 B2 JP 4637043B2 JP 2006080581 A JP2006080581 A JP 2006080581A JP 2006080581 A JP2006080581 A JP 2006080581A JP 4637043 B2 JP4637043 B2 JP 4637043B2
Authority
JP
Japan
Prior art keywords
wiring
line
existing
degrees
line segment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006080581A
Other languages
English (en)
Other versions
JP2007257273A (ja
Inventor
保 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006080581A priority Critical patent/JP4637043B2/ja
Priority to GB0703082A priority patent/GB2436379B/en
Priority to US11/723,724 priority patent/US7627846B2/en
Publication of JP2007257273A publication Critical patent/JP2007257273A/ja
Application granted granted Critical
Publication of JP4637043B2 publication Critical patent/JP4637043B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、半導体パッケージの基板面上において任意方向に配線設計された直線および/または曲線からなる既存配線を、所定の方向の線分の組合せからなる配線に、演算処理によりに自動的に整形する自動配線整形方法および自動配線整形装置に関する。
LSIやPCBなどにおいては、配線の各セグメントは直線状の線分で形成され、これら各セグメントが90度もしくは45度の方向に連なるようにして配線を設計するのが一般的である(例えば、非特許文献1参照)。LSIやPCBでは、配線周辺部のスペースに比較的余裕があり、障害物の配置位置や形状がある程度の規則性を有しているという配線的特徴から、LSIやPCBなどの配線設計については、コンピュータによる演算処理が可能となるようなルール化が容易であり、既にいくつか提案されている。
例えば、LSIやPCBのための自動配線方法の代表的なものとして、迷路探索法と呼ばれる方法がある(例えば、特許文献1〜4参照)。この迷路探索法では、基板上において、配線のルートを、障害物とのクリアランスを保つように、かつ、障害物に対しては90度の方向に、場合によっては45度の方向に迂回させることで当該障害物と交差しないように設定する。
これに対し、PBGAやEBGAなどの半導体集積回路実装パッケージ(以下、単に「半導体パッケージ」と称する。)では、その基板上には、プレーン(Plane)、ゲート(Gate)、マーク(Mark)、パッケージ内部品もしくは他の配線などといったような、配線にとっては障害物となり得るものが多数存在し、その障害物の形状、配置位置あるいは配置角度も多種多様である。また、配線の始点もしくは終点となるべきビア(Via)、ボール(ball)、ボンディングパッド(B/P)、あるいはフリップチップパッド(F/C)などの位置も様々であり、配線の周辺部に十分なスペースを確保できないことも多い。それゆえ、半導体パッケージの配線設計においては、半導体パッケージの基板面上において任意の角度方向に配線することが多い。半導体パッケージの配線設計においては、設計者自身が、例えばCADシステムを用いて仮想平面上で半導体パッケージの配線のルートを自らの技量や経験や勘を頼りに試行錯誤しながら設計するのが一般的である。
半導体パッケージの配線設計方法として、例えば、CADシステムを用いて、例えばビアの周辺部に設計ルールに基づいた円弧を発生させ、この円弧の接線に基づき配線を結合していくことで、設計ルールを満たした配線形状を自動演算処理により生成する自動配線方法が提案されている(例えば、特許文献5)。
また例えば、自動演算処理によらず、手動で経路概略を作成し、半導体素子以外の半導体素子を障害物とみなした場合に最適な経路を決定する半自動配線方法も提案されている(例えば、特許文献6)。
また例えば、特定の角度方向の配線を実現する半導体パッケージの配線設計方法も提案されている(例えば、特許文献7)。
城野、「統合型プリント基板CADツールの運用方法」、デザインウェーブマガジン、CQ出版株式会社、2003年6月、p.51−66 特開平11−161694号公報 特開2001−350813号公報 特開2001−044288号公報 特開平10−209288号公報 特開2002−083006号公報 特開平9−069118号公報 特開平5−055305号公報
上述のように、半導体パッケージにおいては任意方向(任意角度)の配線例えば直線および/または曲線からなる配線が設計されるが、一般にはこれに対応した半導体パッケージ用CADが用いられる。これに対し、LSI用CADでは、所定の基準線に対して「45×n」度(ただし、nは整数)の方向の線分の組合せからなる配線(「45度配線」もしくは「斜め45度配線」とも称する。)の設計を得意とし、任意方向の配線および曲線状の配線機能は弱い。すなわち、半導体パッケージ用CADを用いて設計された配線設計データとLSI用CADを用いて設計された配線設計データとの間には互換性が無い。実際のところ、配線基板の配線設計についてはLSI用CADを用いて行う場合も多く、このような場合には、半導体パッケージについて既に設計が完了していたにもかかわらず、再度、LSI用CADにおいても利用できるようするために配線設計をやり直さなければならない。
また、半導体パッケージ用CADを用いて上記の45度配線を実現する場合には、半導体パッケージ用CADソフト上において配線可能方向を45度に設定した上で、ディスプレイ画面上を見ながら、1線分(1セグメント)ごとまたは1配線ごとにクリアランス(ライン&スペース)要件を満足するよう試行錯誤しながら手動で設計しなければならない。半導体パッケージの基板面上における配線は非常に密であり、配線の周辺部に十分なスペースを確保することは難しいので、45度配線の実現自体が困難を伴うものであると言わざるを得ない。
このような試行錯誤しながらの手動による配線設計では、要求される配線の内容が複雑になるほど、最適な配線を実現するには多大なる労力および時間を要し、難易度も増す。さらに、配線設計済の完成品の品質のバラツキも大きくなる。実際のところ、試行錯誤しながらの手動による配線設計によれば、1製品あたり3〜10日程度を要し、それ以上の日数を配線設計に割り当てることは非経済的であることから、ある程度の設計結果が得られれば「大体この程度で良いだろう」と妥協しているのが現状である。
従って本発明の目的は、上記問題に鑑み、半導体パッケージの基板面上において任意方向に配線設計された直線および/または曲線からなる既存配線を、所定の基準線に対して特定の角度を有する線分のみの組合せからなる配線に、自動的に整形することができる自動配線整形方法および自動配線整形装置を提供することにある。
上記目的を実現するために、本発明においては、コンピュータなどの演算処理装置を用いて、半導体パッケージの基板面上において任意方向に配線設計された直線および/または曲線からなる既存配線に対して、所定の基準線と平行な辺を有する等角多角形を設定し、この等角多角形のいずれかの辺上に配線が重なることになるように既存配線の位置を修正することで、任意方向に配線設計された直線および/または曲線からなる既存配線を、所定の基準線に対して特定の角度を有する線分のみの組合せからなる配線に整形する。
特に45度配線について言えば次のとおりである。すなわち、半導体パッケージの基板面上において任意方向に配線設計された直線および/または曲線からなる既存配線を、所定の基準線に対して「45×n」度(ただし、nは整数)の方向の線分の組合せからなる配線に、演算処理によりに自動的に整形する本発明による自動配線整形方法では、所定の基準線と平行な辺を有する等角八角形を設定し、この等角八角形のいずれかの辺上に配線が重なることになるように既存配線の位置を修正することで、任意方向に配線設計された既存配線を、所定の基準線に対して「45×n」度(ただし、nは整数)の方向の線分の組合せからなる配線に整形する。
ここで、所定の基準線とは、半導体パッケージの輪郭の4辺のうち、整形対象である既存配線の引き出し先である一辺の輪郭である。等角八角形は、各内角が135度であり、次の2通りの方法で設定されるものである。すなわち、等角八角形は、(1)ビアもしくは障害物に対するクリアランスを確保する位置を示すクリアランス円に外接するよう設定されるもの、(2)互いに隣接するビア間、障害物間またはビアと障害物との間を通過する線分を有する既存配線に対して、当該線分に最も近い位置に存在するビアもしくは障害物の中心位置に中心を有するとともに当該線分に接する円、に外接するよう設定されるもの、のいずれかである。
図1は、本発明による自動配線整形装置の原理ブロック図である。以降、異なる図面において同じ参照符号が付されたものは同じ機能を有する構成要素であることを意味するものとする。
半導体パッケージの基板面上において任意方向に配線設計された直線および/または曲線からなる既存配線を、所定の基準線に対して「45×n」度(ただし、nは整数)の方向の線分の組合せからなる配線に、演算処理によりに自動的に整形する本発明による自動配線整形装置1は、ビアもしくは障害物に対するクリアランスを確保する位置を示すクリアランス円に外接する等角八角形を、この等角八角形の一辺が所定の基準線と平行となるように設定する第1の設定手段11と、互いに隣接するビア間、障害物間またはビアと障害物との間を通過する線分を有する既存配線に対して、当該線分に最も近い位置に存在するビアもしくは障害物の中心位置に中心を有するとともに当該線分に接する円、に外接する等角八角形を、この等角八角形の一辺が所定の基準線と平行となるように設定する第2の設定手段12と、ビアもしくは障害物付近に位置する既存配線について、当該ビアもしくは障害物に対して第1の設定手段11もしくは第2の設定手段12によって設定された等角八角形のいずれかの辺上に配線が重なることになるように修正する第1の修正手段13と、第1の修正手段13が既存配線の略配線方向に互いに隣接する等角八角形に基づいて既存配線について修正することで得られた2つの線分の間を、所定の基準線に対して「45×n」度(ただし、nは整数)の方向の線分で結線する第2の修正手段14と、を備える。そして、本発明による自動配線整形装置1は、第1の修正手段11によって得られた上記2つの線分と、第2の修正手段12によって得られた上記「45×n」度(ただし、nは整数)の方向の線分と、の組合せからなる配線を、修正後の配線として確定する。ここで、所定の基準線とは、半導体パッケージの輪郭の4辺のうち、整形対象である既存配線の引き出し先である一辺である。
なお、自動配線整形装置1における各手段11〜14は、コンピュータ等の演算処理装置が実行することができるソフトウェアプログラム形式で実現できる。以上の処理を実施する装置や、以上の処理をコンピュータに実行させるプログラムを作成することは、以下の説明を理解した当業者には容易に実施できる事項である。また、以上の処理をコンピュータにより実行させるプログラムを記録媒体に格納するという事項も当業者には自明である。
本発明によれば、半導体パッケージの基板面上において任意方向に配線設計された直線および/または曲線からなる既存配線を、所定の基準線に対して特定の角度例えば「45×n」度(ただし、nは整数)の角度の方向の線分の組合せからなる配線に、整形する処理を、コンピュータ等の演算処理装置を用いて自動化できるので、従来のように設計者自らの技量、経験、勘などに左右されることなく、安定した品質の配線に短時間で容易に変更することができる。例えば、従来、試行錯誤しながらの手動による配線設計によれば3〜10日程度を要していたものが、本発明によれば、半日〜2日程度で自動的に演算処理結果を得ることができる。従来のような試行錯誤しながらの手動による設計を行わずに済むので、要求される配線の内容が複雑になったとしても、高品質の配線を短時間で実現することができる。このような設計時間の短縮および設計者の負担の軽減の結果、半導体パッケージの製造コストも低減できる。
半導体パッケージ用CADを用いて設計された配線設計データとLSI用CADを用いて設計された配線設計データとは互換性が無いが、本発明によれば、半導体パッケージ用CADを用いて設計された配線設計データを、LSI用CADに用いることができる配線設計データに自動的に変更することができる。したがって、従来のように、半導体パッケージについて既に設計が完了していたにもかかわらず、LSI用CADにおいても利用できるようにするために配線設計をやり直さなければならないといった事態を回避することができる。また、本発明によれば、配線密度が高い半導体パッケージについて、容易に45度配線を実現することができる。
本発明の実施例を説明するに先立ち、半導体パッケージの基板面上の配線について簡単に説明する。図2は、半導体パッケージの基板面上のボンディングパッドの配置の一例を示す図である。半導体チップCは、半導体パッケージSの基板面上の中央部付近に装着されている。半導体チップCは四角形状を有しており、チップパッドCPも四角形状を構成するように並んでいる。
ここで、半導体パッケージSの基板面を、該半導体パッケージSの基板面上における対角線、すなわち、図中、点線で示す境界線を用いて4つの領域に分割して考える。四角形状の半導体チップCの輪郭(すなわち周縁)付近に一列に並ぶチップパッドCPは、該一列に並ぶチップパッドCPと同じ領域に属するボンディングパッドBPに対して配線(図示せず)を介して接続される。また、同じく一列に並ぶボンディングパッドBPから、該一列に並ぶボンディングパッドBPと同じ領域に属する半導体パッケージSの輪郭R(すなわち周縁)の方向へ向かって、配線(図示せず)が設けられる。半導体パッケージSの周縁部分には、半導体パッケージSの輪郭Rの方向に直交する向きにメッキ引き出し線(図示せず)が引き出される。なお、半導体パッケージSの周縁部分にメッキ引き出し線が設けられない場合もあるが、この場合は、半導体パッケージSの周縁部分においては配線そのものが半導体パッケージの輪郭Rの方向に直交する向きに設けられる。以下に説明する本発明の実施例では、図2を参照して説明した4つの領域のうちの1つの領域における自動配線整形について説明するが、他の3つの領域の場合についても同様に適用できる。
本発明の実施例として、半導体パッケージの基板面上において任意方向に配線設計された直線および/または曲線からなる既存配線を、所定の基準線に対して「45×n」度(ただし、nは整数)の方向の線分の組合せからなる配線(いわゆる「斜め45度配線」)に、整形する場合について説明する。この場合は、所定の基準線と平行な辺を有する等角八角形を設定し、この等角八角形のいずれかの辺上に配線が重なることになるように既存配線の位置を修正する。本発明において配線整形に等角八角形を用いるのは、等角八角形の内角は全て135度であり、このような等角八角形の辺上に重なるように配線を設定すれば、その配線は必ず「45×n」度(ただし、nは整数)の方向の配線となるからである。
図3は本発明の実施例で用いられる座標軸を定義する図であり、図4は本発明の実施例における配線の方向を定義する図である。本実施例では、半導体パッケージSの基板面上において図示のようにxy座標軸を定義する。そして、x軸正の方向を0度方向、y軸正の方向を90度方向、x軸負の方向を180度方向、y軸負の方向を270度方向といったように、半導体パッケージSの基板面上における配線の方向を定義する。
ここで、上記所定の基準線を0度方向にとると、「45×n」度(ただし、nは整数)方向に沿うように設けられた配線は、実質的には、図4(b)に示す0度配線、図4(c)に示す45度配線、図4(d)に示す90度配線、および、図4(e)に示す135度配線に集約される。なお、135度配線は45度配線(斜め45度配線)と同質のものであると一般的には取り扱われているものである。本発明による実施例では、上記所定の基準線を、半導体パッケージの輪郭の4辺のうちの、整形対象である既存配線の引き出し先である一辺に設定する。
本発明の実施例では、半導体パッケージの基板面上において任意方向に配線設計された直線および/または曲線からなる既存配線を、当該既存配線に隣接する他の既存配線、ビアもしくは障害物との間においてクリアランスが確保されるように既に配線設計された配線であるとする。一例を挙げると図5の通りである。図5は、半導体パッケージの基板面上において任意方向に配線設計された直線および/または曲線からなる既存配線の一例を示す図である。以降、添付される図面において配線が図示される場合は、その配線は、半導体パッケージの基板面上における配線の少なくとも一部について図示するものとする。また、図6は、本明細書に添付された図面において表記されるビア、ボンディングパッドおよび配線の凡例を説明する図である。以降、ビア、ボンディングパッドおよび/または配線に関する図面については、図6が適用されるものとする。図5に示すように、一列に並ぶボンディングパッドから、半導体パッケージの輪郭の方向に向かって、任意方向に(すなわち任意角度で)、直線および曲線の組合せからなる既存配線が配線されている。既存配線は半導体パッケージの輪郭Rと直交するように設けられる。また、接続する必要の無いビアとの交差を回避するために、当該ビア付近における配線は、曲線からなる。
図7は、本発明の実施例による自動配線整形方法の動作フローを示すフローチャートである。
ステップS101では、ビアもしくは障害物に対するクリアランスを確保する位置を示すクリアランス円に外接する等角八角形を、該等角八角形の一辺が所定の基準線と平行となるように設定する。上述のように、本発明による実施例では、上記所定の基準線を、半導体パッケージの輪郭の4辺のうちの、整形対象である既存配線の引き出し先である一辺に設定するが、以下の各ステップの処理における「所定の基準線」とはこの半導体パッケージの輪郭を意味する。なお、等角八角形は円に外接するように設定されるので、正八角形となる。
図8は、本発明の実施例における、クリアランス円に対する等角八角形の設定について説明する図である。ここでは、図8(a)に示すように、ビアV1およびV2に対するクリアランスを確保する位置を示すクリアランス円E1およびE2が点線の円で示され、ビアV1とビアV2との間を通る既存配線Wが、これらビアV1およびV2付近では、クリアランス円E1およびE2上に重なるように配線されている場合を考える。すなわちこの場合、ビアV1およびV2付近では、既存配線Wは曲線形状を有する。このとき、図8(b)に示すように、ビアV1に対しては、等角八角形H1が、ビアV1に対するクリアランスを確保する位置を示すクリアランス円E1に外接しなおかつ等角八角形H1の一辺が半導体パッケージの輪郭線Rと平行となるように、設定される。また、図8(b)に示すように、ビアV2に対しては、等角八角形H2が、ビアV2に対するクリアランスを確保する位置を示すクリアランス円E2に外接しなおかつ等角八角形H2の一辺が半導体パッケージの輪郭線Rと平行となるように、設定される。なお、等角八角形の一辺が半導体パッケージの輪郭線と平行となるように設定するのは、上述したようにメッキ引き出し線は半導体パッケージの輪郭Rと直交するように設けられるので、したがってメッキ引き出し線に続く配線について45度配線を実現するために用いられる等角八角形も、その角度に適応した向きに設定する必要があるからであり、また、設定した等角八角形の向きに統一が取れていないと結局のところ基板面全体に亘って45度配線を実現することができなくなるからである。
なお、図8(a)の例では、既存配線Wが、ビアV1およびV2付近では、クリアランス円E1およびE2上に重なるように配線されているので、この付近の既存配線Wは円弧状であり、したがって、クリアランス円E1およびE2は、この円弧を円に復元したものと言い換えることもできる。なお、クリアランス円上に重なるように配線されてある既存配線は、本発明により、対応する等角八角形のいずれかの辺上に重なるようにその位置が変更されるが、等角八角形はクリアランス円に外接するように設定されたものであるので、位置の変更自体はそれほど大きなものとはならない。
図7に戻ると、ステップS102では、互いに隣接するビア間、障害物間またはビアと障害物との間を通過する直線状の既存配線が存在するか否か、すなわち、既存配線がこれらの間を、曲線ではなく直線線分の形で通過するか否かが判定される。直線線分で通過すると判定された場合はステップS10へ進み、そうでない場合はステップS10へ進む。ステップS103では、既存配線の当該直線線分に近接するビア(もしくは障害物)を検索する。
ステップS104では、互いに隣接するビア間、障害物間またはビアと障害物との間を通過する線分を有する既存配線に対して、当該線分に最も近い位置に存在するすなわち近接するビアもしくは障害物の中心位置に中心を有するとともに当該線分に接する円、に外接する等角八角形を、該等角八角形の一辺が所定の基準線と平行となるように設定する。なお、この場合も、等角八角形は円に外接するように設定されるので、正八角形となる。
図9は、本発明の実施例における、互いに隣接するビア間を通過する線分を有する既存配線に対して設定される等角八角形について説明する図である。ここでは、図9(a)に示すように、ビアV1とビアV2との間を、直線状の既存配線Wが通過する場合を考える。このとき、図9(b)に示すように、ビアV1およびビアV2のうち、既存配線Wの直線線分に最も近い位置に存在するすなわち近接するのはビアV1である。したがって、等角八角形H1が、ビアV1の中心位置に中心を有するとともに当該直線線分に接する円E1に外接しなおかつ等角八角形H1の一辺が半導体パッケージの輪郭線Rと平行となるように、設定される。
図7に戻ると、ステップS105では、既存配線の線分が当該既存線分に対応する等角八角形と交差する際に、該既存配線の線分が、当該等角八角形と既存線分との交点において、所定の基準線に対して45度以上135度以下の角度を有して位置するか否かを判定する。ステップS105の処理は、ステップS101において設定された等角八角形およびステップS104において設定された等角八角形の、両方の等角八角形について実行される。
ステップS105において当該既存線分の線分が45度以上135度以下の角度を有して位置すると判定された場合は、ステップS106へ進む。ステップS106では、当該既存配線の線分とこれに対応して設定された等角八角形との交点の近傍の、該等角八角形の辺のうち所定の基準線に対して90度方向の辺を選択する。
一方、ステップS105において当該既存線分の線分が45度以上135度以下の角度を有して位置しないと判定された場合は、ステップS112へ進む。この場合は、既存配線の線分が当該既存線分に対応する等角八角形と交差する際に、該既存配線の線分が、当該等角八角形と既存線分との交点において、所定の基準線に対して0度以上45度以下もしくは135度以上180度以下の角度を有して位置することを意味する。ステップS112では、当該既存配線の線分とこれに対応して設定された等角八角形との交点の近傍の、該等角八角形の辺のうち所定の基準線に対して45度方向の辺もしくは135度方向の辺を選択する。
図10は、本発明の実施例において、既存配線の線分が当該既存線分に対応する等角八角形と交差する際の所定の基準線に対する角度の判定、および、それに伴う等角八角形の辺の選択について説明する図である。すなわち、図10は上記ステップS105、S106およびS112の処理の具体例を示すものである。図10(a)に示す例では、既存配線W1が、対応する等角八角形H1と交差する際に半導体パッケージの輪郭Rに対して45度以上135度以下の角度で交差している。したがって、等角八角形H1の90度方向の辺を選択する。一方、図10(b)に示す例では、既存配線W2が、対応する等角八角形H2と交差する際に半導体パッケージの輪郭Rに対して0度以上45度以下の角度で交差している。したがって、等角八角形H2の45度方向の辺を選択する。
図7に戻ると、ステップS107では、ステップS106において選択した90度方向の辺を、必要に応じて所定の長さだけ延長もしくは短縮する。選択した90度方向の辺が延長もしくは短縮されるのは、後述するようにクリアランス要件を満たすようにするためか、あるいはユーザが任意に該所定の長さを設定するような場合である。したがって、ステップS107においては、選択した90度方向の辺が変更されない場合もあり得る。次いで、ステップS108において、既存配線の略配線方向に互いに隣接する2つの等角八角形に基づいてステップS107によって得られた2つの線分である90度方向の辺の間を、所定の基準線に対して45度もしくは135度方向の線分で結線する。そして、選択した90度方向の辺およびこれらの辺を結線するための45度もしくは135度方向の線分に重なるように、修正後の配線を設定する。
図11は、本発明の実施例において、2つの90度方向の辺の間の結線について説明する図である。すなわち、図11は上記ステップS108の処理の具体例を示すものである。図11(a)に示すように90度方向の辺F1と90度方向の辺F2との間を半導体パッケージの輪郭Rに対して45度方向の線分G1で結線するか、あるいは、図11(b)に示すように90度方向の辺F3と90度方向の辺F4との間を半導体パッケージの輪郭Rに対して135度方向の線分Gで結線する。45度方向の線分で結線するかあるいは135度方向の線分で結線するかは、半導体パッケージの輪郭Rに沿う方向における、2つの等角八角形の90度方向の辺の位置関係による。ただし、図11(c)に示すように、90度方向の辺F5と90度方向の辺F6が、略配線方向において重なり合うような場合には結線は行わず、この場合は2つの等角八角形の90度方向の辺F5および90度方向の辺F6のいずれか一方もしくは両方を短縮した後に結線を行う。
図7に戻ると、ステップS113では、ステップS11において選択した45度もしくは135度方向の辺を、必要に応じて所定の長さだけ延長もしくは短縮する。選択した45度もしくは135度方向の辺が延長もしくは短縮される理由は、ステップS107に関して上述した通りである。ステップS113においては、選択した45度もしくは135度方向の辺が変更されない場合もあり得る。次いで、ステップS114において、既存配線の略配線方向に互いに隣接する2つの等角八角形に基づいてステップS11によって得られた2つの線分である90度方向の辺の間を、所定の基準線に対して90度の方向の線分で結線する。そして、選択した45度もしくは135度方向の辺およびこれらの辺を結線するための0度もしくは90度方向の線分に重なるように、修正後の配線を設定する。
図12は、本発明の実施例において、2つの45度もしくは135度方向の辺の間の結線について説明する図である。すなわち、図12は上記ステップS114の処理の具体例を示すものであり、一例として、2つの45度方向の辺の間の結線について説明する。図12(a)に示すように45度方向の辺F1と45度方向の辺F2との間を半導体パッケージの輪郭Rに対して0度方向の線分G1で結線するか、あるいは、図12(b)に示すように45度方向の辺F3と45度方向の辺F4との間を半導体パッケージの輪郭Rに対して90度方向の線分G2で結線する。0度方向の線分で結線するかあるいは90度方向の線分で結線するかは、2つの等角八角形の45度方向の辺の位置関係による。ただし、図12(c)に示すように、45度方向の辺F5と45度方向の辺F6とが、略配線方向において重なり合うような場合には結線は行わず、この場合に2つの等角八角形の45度方向のいずれか一方もしくは両方を短縮した後に結線を行う。
図7に戻ると、ステップS109では、選択した90度方向の辺およびこれらの辺を結線するための45度もしくは135度方向の線分に重なるように既存配線の位置を修正して得られる修正後の配線が、該配線に隣接する他の配線、ビアもしくは障害物との間においてクリアランスが確保できるか否かを検査する。クリアランスを確保できる場合は処理を終了する。クリアランスを確保できない場合は、少なくともクリアランスが確保されるよう、ステップS110において45度もしくは135度方向の線分をオフセットし、ステップS112において90度方向の辺を延長もしくは短縮する。ここで、ステップS110における45度もしくは135度方向の線分のオフセットとは、45度もしくは135度方向の線分を略配線方向に平行移動させることである。
一方、ステップS115では、選択した45度もしくは135度方向の辺およびこれらの辺を結線するための0度もしくは90度方向の線分に重なるように既存配線の位置を修正して得られる修正後の配線が、該配線に隣接する他の配線、ビアもしくは障害物との間においてクリアランスが確保できるか否かを検査する。クリアランスを確保できる場合は処理を終了する。クリアランスを確保できない場合は、少なくともクリアランスが確保されるよう、ステップS116において0度もしくは90度方向の線分をオフセットし、ステップS117において45度もしくは135度方向の辺を延長もしくは短縮する。ここで、ステップS11における0度もしくは90度方向の線分のオフセットとは、0度もしくは90度方向の線分を略配線方向に平行移動させることである。
図13は、本発明の実施例において、2つの等角八角形の辺の延長もしくは短縮について説明する図である。選択した等角八角形の辺が延長もしくは短縮されるのは、上述したように、既存配線の位置を、選択した辺およびこれらの辺を結線するための線分に重なるように修正したにもかかわらず、この修正後の配線では、隣接する他の配線、ビアもしくは障害物に対するクリアランスを確保することができない場合の他に、あるいはユーザが等角八角形の辺を任意に延長もしくは短縮するような場合もある。図13(a)に示す例では等角八角形E1の45度方向の辺F1をl1だけ延長し、等角八角形E2の45度方向の辺F2をl2だけ延長し、図13(b)に示す例では等角八角形E1の45度方向の辺F1をl3だけ延長するが、等角八角形E2の45度方向の辺F2については延長していない。
図14は、本発明の実施例による自動配線整形処理の結果を例示する図である。図中、既存配線を太い点線で示し、修正後の配線を太い実線で示す。既存配線の線分が当該既存線分に対応する等角八角形と交差する際の、半導体パッケージの輪郭Rに対する角度によって、上述したように既存配線の修正のされ方が異なるのが図示されている。
以上説明した一連の処理を各既存配線について実行することで、半導体パッケージの基板面上において任意方向に配線設計された直線および/または曲線からなる全ての既存配線を、所定の基準線に対して「45×n」度(ただし、nは整数)の方向の線分の組合せからなる配線(いわゆる「45度配線」)に整形することができる。図15は、図5に示す半導体パッケージの基板面上において任意方向に配線設計された直線および/または曲線からなる既存配線に対して、本発明の実施例による自動配線処理を適用した結果を示す図である。任意方向に配線設計された直線および/または曲線からなる既存配線が、「45度配線」に整形されていることが示されている。
なお、本発明の実施例では、等角八角形を用いて、任意方向に配線設計された直線および/または曲線からなる既存配線を、所定の基準線に対して「45×n」度(ただし、nは整数)の方向の線分の組合せからなる配線(いわゆる「斜め45度配線」)に、整形した。この変形例として、任意方向に配線設計された直線および/または曲線からなる既存配線を、所定の基準線に対して例えば、「22.5×n」度(ただし、nは整数)の方向の線分の組合せからなる配線(「斜め22.5度配線」)に整形する場合には、等角十六角形を用いればよい。このように等角十六角形を用いるのは、等角十六角形の内角は全て157.5度であり、このような等角十六角形の辺上に重なるように配線を設定すれば、その配線は必ず「22.5×n」度(ただし、nは整数)の方向の配線となるからである。また例えば「11.25×n」度(ただし、nは整数)の方向の線分の組合せからなる配線(「斜め11.25度配線」)に整形する場合には、等角三十二角形を用いればよい。また例えば「60」度(ただし、nは整数)の方向の線分の組合せからなる配線(「斜め60度配線」)に整形する場合には、等角十二角形を用いればよい。このように、配線方向に応じて等角多角形を設定すれば、容易に所望の方向の線分からなる配線を実現することができる。
また、本発明は、任意方向に配線設計された直線および/または曲線からなる既存配線がどのような方法で予め配線設計されていても適用することができる。例えば、特開2002−083006号公報(すなわち上記特許文献5)に記載された発明に基づき配線を設計した場合に本発明を適用するには、「ビアの周辺部に設計ルールに基づいて発生させた円弧」を円に復元し、等角八角形を設定すればよい。
上述した本実施例による自動配線整形装置は、コンピュータを用いて実現される。図16は、記録媒体に格納されたプログラムにより動作する本発明の実施例の自動配線整形装置の構成を示すブロック図である。
本発明による自動配線整形をコンピュータに実行させるプログラムは、図16に示すように、記憶媒体(フレキシブルディスク、CD−ROM、CD−R、CD−RW、DVD等の外部記憶媒体)110に格納されており、例えば、次に説明するような構成によるコンピュータにインストールされて自動配線整形装置として動作する。
CPU111は、自動配線整形装置全体を制御する。このCPU111に、バス112を介してROM113、RAM114、HD(ハードディスク装置)115、マウスやキーボード等の入力装置116、外部記憶媒体ドライブ装置117およびLCD、CRT、プラズマディスプレイ、有機EL等の表示装置118が接続されている。CPU111の制御プログラムはROM113に格納されている。
本発明による自動配線整形処理を実行するプログラム(自動配線整形処理プログラム)は、記憶媒体110からHD115にインストール(記憶)される。また、RAM114には、自動配線整形処理をCPU111が実行する際の作業領域や、自動配線整形処理を実行するプログラムの一部が記憶される領域が確保されている。また、HD115には、入力データ(例えば、任意方向に配線設計された既存配線に関するデータ)、最終データ(例えば、本発明による修正後の配線に関するデータ)、さらにOS(オペレーティングシステム)等が予め記憶される。
まず、コンピュータの電源を投入すると、CPU111がROM110から制御プログラムを読み出し、さらにHD115からOSを読み込み、OSを起動させる。これによりコンピュータは自動配線整形処理プログラムを記憶媒体110からインストール可能な状態となる。
次に、記憶媒体110を外部記憶媒体ドライブ装置117に装着し、入力装置116から制御コマンドをCPU111に入力し、記憶媒体110に格納された自動配線整形処理プログラムを読み取ってHD115等に記憶する。つまり自動配線整形処理プログラムがコンピュータにインストールされる。
その後は、自動配線整形処理プログラムを起動させると、コンピュータは自動配線整形装置として動作する。オペレータは、表示装置118に表示される対話形式による作業内容と手順に従って、入力装置116を操作することで、上述した自動配線整形処理を実行することができる。処理の結果得られた「修正後の配線に関するデータ」は、例えば、HD115に記憶しておいて後日利用できるようにしたり、あるいは、処理結果を表示装置118に視覚的に表示するのに用いてもよい。
なお、図16のコンピュータでは、記憶媒体110に記憶されたプログラムをHD115にインストールするようにしたが、これに限らず、LAN等の情報伝送媒体を介して、コンピュータにインストールされてもよいし、コンピュータに内蔵のHD115に予めインストールされておいてもよい。
本発明によれば、半導体パッケージの基板面上において任意方向に配線設計された直線および/または曲線からなる既存配線を、所定の基準線に対して特定の角度例えば「45×n」度(ただし、nは整数)の方向の線分の組合せからなる配線に、整形する処理を、コンピュータ演算処理により短時間で自動的に実行することができる。本発明は、CSP、PBGA、EBGA、HDSなど各種半導体パッケージの製品設計に適用することができる。
本発明による自動配線整形装置の原理ブロック図である。 半導体パッケージの基板面上のボンディングパッドの配置の一例を示す図である。 本発明の実施例で用いられる座標軸を定義する図である。 本発明の実施例における配線の方向を定義する図である。 半導体パッケージの基板面上において任意方向に配線設計された直線および/または曲線からなる既存配線の一例を示す図である。 本明細書に添付された図面において表記されるビア、ボンディングパッドおよび配線の凡例を説明する図である。 本発明の実施例による自動配線整形方法の動作フローを示すフローチャートである。 本発明の実施例における、クリアランス円に対する等角八角形の設定について説明する図である。 本発明の実施例における、互いに隣接するビア間を通過する線分を有する既存配線に対して設定される等角八角形について説明する図である。 本発明の実施例において、既存配線の線分が当該既存線分に対応する等角八角形と交差する際の所定の基準線に対する角度の判定、および、それに伴う等角八角形の辺の選択について説明する図である。 本発明の実施例において、2つの90度方向の辺の間の結線について説明する図である。 本発明の実施例において、2つの45度もしくは135度方向の辺の間の結線について説明する図である。 本発明の実施例において、2つの等角八角形の辺の延長もしくは短縮について説明する図である。 本発明の実施例による自動配線整形処理の結果を例示する図である。 図5に示す半導体パッケージの基板面上において任意方向に配線設計された直線および/または曲線からなる既存配線に対して、本発明の実施例による自動配線処理を適用した結果を示す図である。 記録媒体に格納されたプログラムにより動作する本発明の実施例の自動配線整形装置の構成を示すブロック図である。
符号の説明
1 自動配線整形装置
11 第1の設定手段
12 第2の設定手段
13 第1の修正手段
14 第2の修正手段
110 記録媒体
111 CPU
112 バス
113 ROM
114 RAM
115 ハードディスク装置(HD)
116 入力装置
117 外部記録媒体ドライブ装置
118 表示装置

Claims (6)

  1. 半導体パッケージの基板面上において任意方向に配線設計された直線および/または曲線からなる既存配線を、所定の基準線に対して「45×n」度(ただし、nは整数)の方向の線分の組合せからなる配線に、演算処理によりに自動的に整形する自動配線整形装置あって、
    ビアもしくは障害物に対するクリアランスを確保する位置を示すクリアランス円に外接する等角八角形を、該等角八角形の一辺が前記所定の基準線と平行となるように設定する第1の設定手段と、
    互いに隣接するビア間、障害物間またはビアと障害物との間を通過する線分を有する既存配線に対して、当該線分に最も近い位置に存在するビアもしくは障害物の中心位置に中心を有するとともに当該線分に接する円、に外接する等角八角形を、該等角八角形の一辺が前記所定の基準線と平行となるように設定する第2の設定手段と、
    前記ビアもしくは障害物付近に位置する前記既存配線について、当該ビアもしくは障害物に対して前記第1の設定手段もしくは前記第2の設定手段によって設定された前記等角八角形のいずれかの辺上に配線が重なることになるように修正する第1の修正手段と、
    前記第1の修正手段が前記既存配線の略配線方向に互いに隣接する前記等角八角形に基づいて前記既存配線について修正することで得られた2つの線分の間を、前記所定の基準線に対して「45×n」度(ただし、nは整数)の方向の線分で結線する第2の修正手段と、
    を備え、
    前記第1の修正手段によって得られた前記2つの線分と、前記第2の修正手段によって得られた前記「45×n」度(ただし、nは整数)の方向の線分と、の組合せからなる配線を、修正後の配線として確定する自動配線整形装置において、
    前記第1の修正手段は、
    対応する前記等角八角形と交差する前記既存配線の線分が、当該等角八角形と前記既存線分との交点において、前記所定の基準線に対して45度以上135度以下の角度を有して位置するか否かを判定する判定手段と、
    前記既存線分の線分が45度以上135度以下の角度を有して位置すると前記判定手段が判定した場合は、当該既存配線の線分とこれに対応して設定された前記等角八角形との交点の近傍の、該等角八角形の辺のうち前記所定の基準線に対して90度方向の辺を選択し、それ以外の場合は、当該既存配線の線分とこれに対応して設定された前記等角八角形との交点の近傍の、該等角八角形の辺のうち前記所定の基準線に対して45度もしくは135度方向の辺を選択する選択手段と、を備え、かつ、
    前記選択手段が選択した辺に重なる線分を、前記第1の修正手段によって得られた前記2つの線分として確定することを特徴とする自動配線整形装置
  2. 前記第1の修正手段は、前記選択手段が選択した辺を所定の長さだけ延長もしくは短縮する変更手段をさらに備え、該変更手段が延長もしくは短縮した辺に重なる線分を、前記第1の修正手段によって得られた前記2つの線分として確定する請求項に記載の自動配線整形装置。
  3. 前記第1の修正手段および前記第2の修正手段によって確定された修正後の配線が、該配線に隣接する他の配線、ビアもしくは障害物との間においてクリアランスが確保できるか否かを検査するクリアランス検査手段と、
    前記第1の修正手段および前記第2の修正手段によって確定された修正後の配線では前記クリアランスを確保できないと前記クリアランス検査手段が判定した場合、少なくとも前記クリアランスが確保されるよう、前記修正後の配線の位置をさらに修正するオフセット手段と、
    をさらに備える請求項に記載の自動配線整形装置。
  4. 前記オフセット手段は、前記変更手段により前記辺の長さを調整することによって、前記クリアランスが確保されるよう前記修正後の配線の位置をさらに修正する請求項に記載の自動配線整形装置。
  5. 前記所定の基準線は、前記半導体パッケージの輪郭の4辺のうちの、整形対象である前記既存配線の引き出し先である一辺である請求項のいずれか一項に記載の自動配線整形装置。
  6. 前記既存配線は既に、該既存配線に隣接する他の既存配線、ビアもしくは障害物との間においてクリアランスが確保されている配線である請求項に記載の自動配線整形装置。
JP2006080581A 2006-03-23 2006-03-23 自動配線整形方法および自動配線整形装置 Expired - Fee Related JP4637043B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006080581A JP4637043B2 (ja) 2006-03-23 2006-03-23 自動配線整形方法および自動配線整形装置
GB0703082A GB2436379B (en) 2006-03-23 2007-02-16 Method and apparatus for automatically shaping traces on surface of substrate of semiconductor package by using computation
US11/723,724 US7627846B2 (en) 2006-03-23 2007-03-21 Method and apparatus for automatically shaping traces on surface of substrate of semiconductor package by using computation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006080581A JP4637043B2 (ja) 2006-03-23 2006-03-23 自動配線整形方法および自動配線整形装置

Publications (2)

Publication Number Publication Date
JP2007257273A JP2007257273A (ja) 2007-10-04
JP4637043B2 true JP4637043B2 (ja) 2011-02-23

Family

ID=37908797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006080581A Expired - Fee Related JP4637043B2 (ja) 2006-03-23 2006-03-23 自動配線整形方法および自動配線整形装置

Country Status (3)

Country Link
US (1) US7627846B2 (ja)
JP (1) JP4637043B2 (ja)
GB (1) GB2436379B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008009851A (ja) 2006-06-30 2008-01-17 Shinko Electric Ind Co Ltd 自動配線整形方法
US9541401B1 (en) * 2013-02-13 2017-01-10 The United States Of America, As Represented By The Secretary Of The Navy Method and system for determining shortest oceanic routes

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05101144A (ja) * 1991-10-03 1993-04-23 Fujitsu Ltd 自動配線方法
JPH09153083A (ja) * 1995-09-26 1997-06-10 Fujitsu Ltd 自動配線設計システムの斜め線分生成装置及び方法
JP2002083006A (ja) * 2000-09-07 2002-03-22 Shinko Electric Ind Co Ltd 半導体パッケージの自動配線方法
JP2002092061A (ja) * 2000-09-19 2002-03-29 Shinko Electric Ind Co Ltd 半導体パッケージの配線編集方法
JP2002123564A (ja) * 2000-10-12 2002-04-26 Shinko Electric Ind Co Ltd 半導体パッケージの配線方法
JP2005310825A (ja) * 2004-04-16 2005-11-04 Shinko Electric Ind Co Ltd クリアランス検査装置および方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555305A (ja) 1991-08-28 1993-03-05 Toshiba Corp 半導体集積回路実装パツケージ
JP3192057B2 (ja) * 1994-03-18 2001-07-23 富士通株式会社 配線プログラム生成方法及びその装置
JP3538158B2 (ja) 1994-03-18 2004-06-14 富士通株式会社 自動配線装置
JPH0969118A (ja) 1995-08-31 1997-03-11 Toshiba Corp 半自動配線装置及び半自動配線方法
US6226560B1 (en) * 1996-03-04 2001-05-01 International Business Machines Corporation Method and apparatus for optimizing the path of a physical wire
JP3027949B2 (ja) 1997-01-17 2000-04-04 日本電気株式会社 半導体集積回路の自動配線方法
JP2938068B2 (ja) 1997-09-29 1999-08-23 松下電器産業株式会社 自動配線設計における配線経路探索方法及び配線経路探索プログラムを記憶した記憶媒体
US6330707B1 (en) * 1997-09-29 2001-12-11 Matsushita Electric Industrial Co., Ltd. Automatic routing method
US6128767A (en) * 1997-10-30 2000-10-03 Chapman; David C. Polygon representation in an integrated circuit layout
JP3453535B2 (ja) 1999-08-03 2003-10-06 松下電器産業株式会社 自動配線設計における配線経路探索方法及び配線経路探索プログラムを記録した記録媒体
US6516447B2 (en) * 2001-06-22 2003-02-04 Cadence Design Systems, Inc. Topological global routing for automated IC package interconnect
JP4467398B2 (ja) * 2004-10-05 2010-05-26 新光電気工業株式会社 自動配線決定装置
JP4592494B2 (ja) * 2005-05-25 2010-12-01 新光電気工業株式会社 自動配線決定装置
JP2008009851A (ja) * 2006-06-30 2008-01-17 Shinko Electric Ind Co Ltd 自動配線整形方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05101144A (ja) * 1991-10-03 1993-04-23 Fujitsu Ltd 自動配線方法
JPH09153083A (ja) * 1995-09-26 1997-06-10 Fujitsu Ltd 自動配線設計システムの斜め線分生成装置及び方法
JP2002083006A (ja) * 2000-09-07 2002-03-22 Shinko Electric Ind Co Ltd 半導体パッケージの自動配線方法
JP2002092061A (ja) * 2000-09-19 2002-03-29 Shinko Electric Ind Co Ltd 半導体パッケージの配線編集方法
JP2002123564A (ja) * 2000-10-12 2002-04-26 Shinko Electric Ind Co Ltd 半導体パッケージの配線方法
JP2005310825A (ja) * 2004-04-16 2005-11-04 Shinko Electric Ind Co Ltd クリアランス検査装置および方法

Also Published As

Publication number Publication date
US7627846B2 (en) 2009-12-01
GB0703082D0 (en) 2007-03-28
US20070238221A1 (en) 2007-10-11
GB2436379B (en) 2011-07-20
JP2007257273A (ja) 2007-10-04
GB2436379A (en) 2007-09-26

Similar Documents

Publication Publication Date Title
JP4592494B2 (ja) 自動配線決定装置
EP1645980A2 (en) Method and apparatus for automatically determining optimal trace positions on a substrate
JP4443450B2 (ja) 自動配線決定装置
JP2009524862A (ja) 部品集合体の切断方法
US7543263B2 (en) Automatic trace shaping method
JP4859513B2 (ja) 配線設計方法及びその設計装置
JP4637043B2 (ja) 自動配線整形方法および自動配線整形装置
US7530038B2 (en) Method and placement tool for designing the layout of an electronic circuit
JP4425044B2 (ja) 半導体パッケージにおける自動配線方法および装置ならびに自動識別装置
JP4562625B2 (ja) 自動配線決定方法、およびこの自動配線決定処理をコンピュータに実行させるためのコンピュータプログラム
JP4177123B2 (ja) 配線図形検証方法、プログラム及び装置
US9864829B2 (en) Multilayer substrate, design method of multilayer substrate, manufacturing method of semiconductor device, and recording medium
JP2009140397A (ja) 自動配線設計方法およびそのコンピュータプログラム
JP2009025969A (ja) 自動配線整形方法およびそのコンピュータプログラム
JP2006049782A (ja) 半導体集積回路装置のレイアウト方法
JP2009288952A (ja) 自動配線設計方法およびコンピュータプログラム
JP2009015366A (ja) 自動配線設計方法
JP2006005186A (ja) Cam設計システム
JP2010123063A (ja) 自動配線整形方法およびこのコンピュータプログラム
JP2006338607A (ja) 配線整形装置およびこの配線整形処理をコンピュータに実行させるためのコンピュータプログラム
JP2009151372A (ja) 自動設計方法およびそのコンピュータプログラム
JP3721304B2 (ja) めっき引き出し線の配線方法
JP2007094511A (ja) Lsi設計支援装置及びlsi設計支援方法
JPH04367076A (ja) Lsiレイアウト設計装置
JP2002279009A (ja) 配線パターン作成システム、配線パターン作成方法、その方法をコンピュータに実行させるプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees