JP2008009851A - 自動配線整形方法 - Google Patents

自動配線整形方法 Download PDF

Info

Publication number
JP2008009851A
JP2008009851A JP2006181426A JP2006181426A JP2008009851A JP 2008009851 A JP2008009851 A JP 2008009851A JP 2006181426 A JP2006181426 A JP 2006181426A JP 2006181426 A JP2006181426 A JP 2006181426A JP 2008009851 A JP2008009851 A JP 2008009851A
Authority
JP
Japan
Prior art keywords
wiring
existing
clearance
line
equiangular
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006181426A
Other languages
English (en)
Inventor
Tamotsu Kitamura
保 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006181426A priority Critical patent/JP2008009851A/ja
Priority to GB0711105A priority patent/GB2439802A/en
Priority to US11/760,975 priority patent/US7543263B2/en
Publication of JP2008009851A publication Critical patent/JP2008009851A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing
    • H10W70/65
    • H10W20/43
    • H10W70/05

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

【課題】半導体パッケージの基板面上に任意方向に設計された配線を所定の基準線に対し特定角度を有する配線に自動整形できる自動配線整形方法を実現する。
【解決手段】自動配線整形方法は、所定の基準線と平行な辺を有する同心円状の等角八角形の組を設定するステップと、隣接するビア間を通過する線分を有する配線を、当該線分に最も近い位置に存在するビアについて設定された等角八角形のいずれかの辺上に当該線分が重なることになるように仮配置する処理を、直前に処理が完了した配線との間でクリアランスが確保できるように配線毎に順次実行するステップと、隣接する他の仮配置済の配線との間においてクリアランスが確保できない仮配置済の配線については、当該隣接する他の仮配置済の配線との間でクリアランスが確保されるよう配線の位置をさらに修正する処理を、仮配置処理の各配線に対する実行順とは逆の順に順次実行するステップとを備える。
【選択図】図6

Description

本発明は、半導体パッケージの基板面上において任意方向に配線設計された直線および/または曲線からなる既存配線を、所定の方向の線分の組合せからなる配線に、演算処理によりに自動的に整形する自動配線整形方法に関する。
LSIやPCBなどにおいては、配線の各セグメントは直線状の線分で形成され、これら各セグメントが90度もしくは45度の方向に連なるようにして配線を設計するのが一般的である(例えば、非特許文献1参照)。LSIやPCBでは、配線周辺部のスペースに比較的余裕があり、障害物の配置位置や形状がある程度の規則性を有しているという配線的特徴から、LSIやPCBなどの配線設計については、コンピュータによる演算処理が可能となるようなルール化が容易であり、既にいくつか提案されている。
例えば、LSIやPCBのための自動配線方法の代表的なものとして、迷路探索法と呼ばれる方法がある(例えば、特許文献1〜4参照)。この迷路探索法では、基板上において、配線のルートを、障害物とのクリアランスを保つように、かつ、障害物に対しては90度の方向に、場合によっては45度の方向に迂回させることで当該障害物と交差しないように設定する。
これに対し、PBGAやEBGAなどの半導体集積回路実装パッケージ(以下、単に「半導体パッケージ」と称する。)では、その基板上には、プレーン(Plane)、ゲート(Gate)、マーク(Mark)、ダミーパッド、パッケージ内部品もしくは他の配線などといったような、配線にとっては障害物となり得るものが多数存在し、その障害物の形状、配置位置あるいは配置角度も多種多様である。また、配線の始点もしくは終点となるべきビア(Via)、ボール(ball)、ボンディングパッド(B/P)、あるいはフリップチップパッド(F/C)などの位置も様々であり、配線の周辺部に十分なスペースを確保できないことも多い。それゆえ、半導体パッケージの配線設計においては、半導体パッケージの基板面上において任意の角度方向に配線することが多い。半導体パッケージの配線設計においては、設計者自身が、例えばCADシステムを用いて仮想平面上で半導体パッケージの配線のルートを自らの技量や経験や勘を頼りに試行錯誤しながら設計するのが一般的である。
半導体パッケージの配線設計方法として、例えば、CADシステムを用いて、例えばビアの周辺部に設計ルールに基づいた円弧を発生させ、この円弧の接線に基づき配線を結合していくことで、設計ルールを満たした配線形状を自動演算処理により生成する自動配線方法が提案されている(例えば、特許文献5)。
また例えば、自動演算処理によらず、手動で経路概略を作成し、半導体素子以外の半導体素子を障害物とみなした場合に最適な経路を決定する半自動配線方法も提案されている(例えば、特許文献6)。
また例えば、特定の角度方向の配線を実現する半導体パッケージの配線設計方法も提案されている(例えば、特許文献7)。
城野、「統合型プリント基板CADツールの運用方法」、デザインウェーブマガジン、CQ出版株式会社、2003年6月、p.51−66 特開平11−161694号公報 特開2001−350813号公報 特開2001−044288号公報 特開平10−209288号公報 特開2002−083006号公報 特開平9−069118号公報 特開平5−055305号公報
上述のように、半導体パッケージにおいては任意方向(任意角度)の配線例えば直線および/または曲線からなる配線が設計されるが、一般にはこれに対応した半導体パッケージ用CADが用いられる。これに対し、LSI用CADでは、所定の基準線に対して「45×n」度(ただし、nは整数)の方向の線分の組合せからなる配線(「45度配線」もしくは「斜め45度配線」とも称する。)の設計を得意とし、任意方向の配線および曲線状の配線機能は弱い。すなわち、半導体パッケージ用CADを用いて設計された配線設計データとLSI用CADを用いて設計された配線設計データとの間には互換性が無い。実際のところ、配線基板の配線設計についてはLSI用CADを用いて行う場合も多く、このような場合には、半導体パッケージについて既に設計が完了していたにもかかわらず、再度、LSI用CADにおいても利用できるようするために配線設計をやり直さなければならない。
また、半導体パッケージ用CADを用いて上記の45度配線を実現する場合には、半導体パッケージ用CADソフト上において配線可能方向を45度に設定した上で、ディスプレイ画面上を見ながら、1線分(1セグメント)ごとまたは1配線ごとにクリアランス(ライン&スペース)要件を満足するよう試行錯誤しながら手動で設計しなければならない。半導体パッケージの基板面上における配線は非常に密であり、配線の周辺部に十分なスペースを確保することは難しいので、45度配線の実現自体が困難を伴うものであると言わざるを得ない。
このような試行錯誤しながらの手動による配線設計では、要求される配線の内容が複雑になるほど、最適な配線を実現するには多大なる労力および時間を要し、難易度も増す。さらに、配線設計済の完成品の品質のバラツキも大きくなる。実際のところ、試行錯誤しながらの手動による配線設計によれば、1製品あたり3〜10日程度を要し、それ以上の日数を配線設計に割り当てることは非経済的であることから、ある程度の設計結果が得られれば「大体この程度で良いだろう」と妥協しているのが現状である。
従って本発明の目的は、上記問題に鑑み、半導体パッケージの基板面上において任意方向に配線設計された直線および/または曲線からなる既存配線を、所定の基準線に対して特定の角度を有する線分のみの組合せからなる配線に、自動的に整形することができる自動配線整形方法を提供することにある。
上記目的を実現するために、本発明の第1の態様においては、半導体パッケージの基板面上において任意方向に配線設計された直線および/または曲線からなる既存配線を、所定の基準線に対して「45×n」度(ただし、nは整数)の方向の線分の組合せからなる配線に、演算処理によりに自動的に整形する自動配線整形方法は、所定の基準線と平行な辺を有する等角八角形の組を、半導体パッケージの基板面上の各ビアごとに設定する設定ステップであって、これら各組における各等角八角形は、少なくとも隣接する配線間のクリアランスを確保するだけの距離を各等角八角形間の間隔とするとともにビアの中心位置を共通の中心とする同心状に設定される設定ステップと、互いに隣接するビア間を通過する線分を有する既存配線を、当該線分に最も近い位置に存在するビアについて設定された等角八角形のいずれかの辺上に当該線分が重なることになるように仮配置する仮配置処理を、直前に当該仮配置処理が完了した既存配線との間では少なくともクリアランスが確保できるように、各既存配線ごとに順次実行していく仮配置ステップと、全ての既存配線についての仮配置ステップにおける仮配置処理の完了後において、隣接する他の仮配置済の既存配線との間においてクリアランスが確保できない仮配置済の既存配線については、当該隣接する他の仮配置済の既存配線との間では少なくともクリアランスが確保されるよう、配線の位置をさらに修正する修正処理を、各仮配置済の既存配線ごとに、仮配置ステップにおける仮配置処理の各既存配線に対する実行順とは逆の順に、順次実行していく修正ステップと、を備える。ここで、所定の基準線とは、半導体パッケージの輪郭の4辺のうち、整形対象である既存配線の引き出し先である一辺である。本発明の第1の態様によれば、配線密度が高い半導体パッケージにおいても、配線間のクリアランスを確実に確保した配線整形を、手動ではなく、コンピュータなどの演算処理装置により自動的に実現することができる。
本発明の第2の態様においては、半導体パッケージの基板面上において任意方向に配線設計された直線および/または曲線からなる既存配線を、所定の基準線に対して「45×n」度(ただし、nは整数)の方向の線分の組合せからなる配線に、演算処理によりに自動的に整形する自動配線整形方法は、所定の基準線と平行な辺を有する等角八角形を設定し、この等角八角形のいずれかの辺上に配線が重なることになるように既存配線の位置を修正することで、既存配線を整形するにあたり、この等角八角形は、基板面上における障害物の輪郭上の頂点を中心とする円である、当該障害物に対するクリアランスを確保する位置を示すクリアランス円に、外接するよう設定される。ここで、所定の基準線とは、半導体パッケージの輪郭の4辺のうち、整形対象である既存配線の引き出し先である一辺である。本発明の第2の態様によれば、半導体パッケージの基板面上に複数の障害物が近接して配置されている場合においても、自動配線整形を実現することができる。
なお、本発明による自動配線整形方法は、コンピュータ等の演算処理装置が実行することができるソフトウェアプログラム形式で実現できる。以上の処理を実施する装置や、以上の処理をコンピュータに実行させるためのコンピュータプログラムを作成することは、以下の説明を理解した当業者には容易に実施できる事項である。また、以上の処理をコンピュータにより実行させるコンピュータプログラムを記録媒体に格納するという事項も当業者には自明である。
本発明によれば、半導体パッケージの基板面上において任意方向に配線設計された直線および/または曲線からなる既存配線を、所定の基準線に対して特定の角度例えば「45×n」度(ただし、nは整数)の角度の方向の線分の組合せからなる配線に、整形する処理を、コンピュータ等の演算処理装置を用いて自動化できる。特に本発明は、半導体パッケージの基板面上における配線の集積度や配線に対する障害物の配置状況などによらず、十分な配線整形結果を得ることができる。
本発明によれば、従来のように設計者自らの技量、経験、勘などに左右されることなく、安定した品質の配線に短時間で容易に変更することができる。例えば、従来、試行錯誤しながらの手動による配線設計によれば3〜10日程度を要していたものが、本発明によれば、半日〜2日程度で自動的に演算処理結果を得ることができる。従来のような試行錯誤しながらの手動による設計を行わずに済むので、要求される配線の内容が複雑になったとしても、高品質の配線を短時間で実現することができる。このような設計時間の短縮および設計者の負担の軽減の結果、半導体パッケージの製造コストも低減できる。
半導体パッケージ用CADを用いて設計された配線設計データとLSI用CADを用いて設計された配線設計データとは互換性が無いが、本発明によれば、半導体パッケージ用CADを用いて設計された配線設計データを、LSI用CADに用いることができる配線設計データに自動的に変更することができる。したがって、従来のように、半導体パッケージについて既に設計が完了していたにもかかわらず、LSI用CADにおいても利用できるようにするために配線設計をやり直さなければならないといった事態を回避することができる。また、本発明によれば、配線密度が高い半導体パッケージについて、容易に45度配線を実現することができる。
本発明の実施例を説明するに先立ち、半導体パッケージの基板面上の配線について簡単に説明する。図1は、半導体パッケージの基板面上のボンディングパッドの配置の一例を示す図である。半導体チップCは、半導体パッケージSの基板面上の中央部付近に装着されている。半導体チップCは四角形状を有しており、チップパッドCPも四角形状を構成するように並んでいる。
ここで、半導体パッケージSの基板面を、該半導体パッケージSの基板面上における対角線、すなわち、図中、点線で示す境界線を用いて4つの領域に分割して考える。四角形状の半導体チップCの輪郭(すなわち周縁)付近に一列に並ぶチップパッドCPは、該一列に並ぶチップパッドCPと同じ領域に属するボンディングパッドBPに対して配線(図示せず)を介して接続される。また、同じく一列に並ぶボンディングパッドBPから、該一列に並ぶボンディングパッドBPと同じ領域に属する半導体パッケージSの輪郭R(すなわち周縁)の方向へ向かって、配線(図示せず)が設けられる。半導体パッケージSの周縁部分には、半導体パッケージSの輪郭Rの方向に直交する向きにメッキ引き出し線(図示せず)が引き出される。なお、半導体パッケージSの周縁部分にメッキ引き出し線が設けられない場合もあるが、この場合は、半導体パッケージSの周縁部分においては配線そのものが半導体パッケージの輪郭Rの方向に直交する向きに設けられる。以下に説明する本発明の実施例では、図1を参照して説明した4つの領域のうちの1つの領域における自動配線整形について説明するが、他の3つの領域の場合についても同様に適用できる。
図2は本発明の実施例で用いられる座標軸を定義する図であり、図3は本発明の実施例における配線の方向を定義する図である。本実施例では、半導体パッケージSの基板面上において図示のようにxy座標軸を定義する。そして、x軸正の方向を0度方向、y軸正の方向を90度方向、x軸負の方向を180度方向、y軸負の方向を270度方向といったように、半導体パッケージSの基板面上における配線の方向を定義する。
ここで、上記所定の基準線を0度方向にとると、「45×n」度(ただし、nは整数)方向に沿うように設けられた配線は、実質的には、図3(b)に示す0度配線、図3(c)に示す45度配線、図3(d)に示す90度配線、および、図3(e)に示す135度配線に集約される。なお、135度配線は45度配線(斜め45度配線)と同質のものであると一般的には取り扱われているものである。本発明による実施例では、上記所定の基準線を、半導体パッケージの輪郭の4辺のうちの、整形対象である既存配線の引き出し先である一辺に設定する。
本発明の実施例では、半導体パッケージの基板面上において任意方向に配線設計された直線および/または曲線からなる既存配線を、当該既存配線に隣接する他の既存配線、ビアもしくは障害物との間においてクリアランスが確保されるよう、既に配線設計された配線であるとする。一例を挙げると図4の通りである。図4は、半導体パッケージの基板面上において任意方向に配線設計された直線および/または曲線からなる既存配線の一例を示す図である。以降、添付される図面において配線が図示される場合は、その配線は、半導体パッケージの基板面上における配線の少なくとも一部について図示するものとする。また、図5は、本明細書に添付された図面において表記されるビア、ボンディングパッドおよび配線の凡例を説明する図である。以降、ビア、ボンディングパッドおよび/または配線に関する図面については、原則として図5の凡例が適用されるものとするが、一部の配線については太線の実線で示す。図4に例示するように、一列に並ぶボンディングパッドから、半導体パッケージの輪郭の方向に向かって、任意方向に(すなわち任意角度で)、直線および曲線の組合せからなる既存配線が配線されている。既存配線は半導体パッケージの輪郭Rと直交するように設けられる。また、接続する必要の無いビアとの交差を回避するために、当該ビア付近における配線は、曲線からなる。
本発明の第1の実施例は、半導体パッケージの基板面上に高密度に設けられた既存配線を、クリアランスを確保しつつ自動的に配線整形するものである。図6は、本発明の第1の実施例による自動配線整形方法の動作フローを示すフローチャートである。
まず、ステップS101において、所定の基準線と平行な辺を有する等角八角形の組を、半導体パッケージ基板面上に存在する各ビアごとに設定する。ここで、これら各組における各等角八角形は、少なくとも隣接する配線間のクリアランスを確保するだけの距離を各等角八角形間の間隔として設定されるとともに各ビアの中心位置を共通の中心とする同心状に設定される。すなわち、同心状の等角八角形の組における最内の前記等角八角形は、ビアに対するクリアランスを確保する位置を示すクリアランス円に外接するよう設定されるので、正八角形となる。なお、本実施例では、上記所定の基準線を、半導体パッケージの輪郭の4辺のうちの、整形対象である既存配線の引き出し先である一辺に設定する。これ以降、本発明の各実施例においては、「所定の基準線」とはこの半導体パッケージの輪郭を意味する。
次に、ステップS102において、互いに隣接するビア間を通過する線分を有する既存配線を、当該線分に最も近い位置に存在するビアについて設定された等角八角形のいずれかの辺上に当該線分が重なることになるように仮配置する仮配置処理を実行する。この仮配置処理は、プログラム的には各既存配線ごとに順次実行されるものであり、ある既存配線について仮配置処理を実行する際は、直前に仮配置処理が完了した既存配線との間では少なくともクリアランスが確保できるように、当該既存配線を仮配置する。同心状の等角八角形の組における最内の前記等角八角形は、前記ビアに対するクリアランスを確保する位置を示すクリアランス円に外接するよう設定される。
ここで、ステップS102における仮配置処理をさらに詳しく説明すると次のとおりである。すなわち、ステップS102における仮配置処理は、互いに隣接するビア間を通過する線分を有する既存配線に対して、当該線分を等角八角形のいずれかの辺上に重なることになるように配置し直す第1のステップと、既存配線の略配線方向に互いに隣接する等角八角形に基づいて仮配置された2つの線分の間を、所定の基準線に対して「45×n」度(ただし、nは整数)の方向の線分で結線する第2のステップと、第1のステップによって得られた2つの線分と、第2のステップによって得られた「45×n」度(ただし、nは整数)の方向の線分と、の組合せからなる配線を、仮配置済の既存配線として設定する第3のステップと、を有する。このうち、第1のステップは、対応する等角八角形と交差する既存配線の線分が、当該等角八角形と既存線分との交点において、所定の基準線に対して45度以上135度以下の角度を有して位置するか否かを判定する判定ステップと、既存線分の線分が45度以上135度以下の角度を有して位置すると判定ステップが判定した場合は、当該既存配線の線分とこれに対応して設定された等角八角形との交点の近傍の、該等角八角形の辺のうち所定の基準線に対して90度方向の辺を選択し、それ以外の場合は、当該既存配線の線分とこれに対応して設定された等角八角形との交点の近傍の、該等角八角形の辺のうち所定の基準線に対して45度もしくは135度方向の辺を選択する選択ステップと、を備える。この選択ステップにおいて選択した辺に重なる線分を、上記第1のステップによって得られた「2つの線分」として確定する。また、第1のステップは、選択ステップにおいて選択した辺を所定の長さだけ延長もしくは短縮する変更ステップをさらに備え、該変更ステップが延長もしくは短縮した辺に重なる線分を、第1のステップによって得られた「2つの線分」として確定する。
全ての既存配線についてのステップS102における仮配置処理の完了後、ステップS103において、仮配置済の既存配線についての修正処理を、各仮配置済の既存配線ごとに、ステップS102における仮配置処理の各既存配線に対するプログラム処理の実行順とは逆の順に、順次実行する。各仮配置済の既存配線についての修正処理においては、隣接する他の仮配置済の既存配線との間においてクリアランスが確保できない仮配置済の既存配線が損壊するか検査し、クリアランスが確保できない仮配置済の既存配線については、当該隣接する他の仮配置済の既存配線との間では少なくともクリアランスが確保されるよう、配線の位置をさらに修正する。
全ての既存配線についてのステップS103における修正処理の完了後、ステップS104において、修正済の既存配線についての配置位置をさらに最適化する最適化処理を、各修正済の既存配線ごとに、ステップS102における仮配置処理の各既存配線に対するプログラム処理のプログラム処理の実行順と同じ順に、換言すればステップS103における修正処理の各仮配置済の既存配線に対する実行順とは逆の順に、順次実行する。
図7〜10は、本発明の第1の実施例による自動配線整形方法を、具体例を挙げて説明する図である。本具体例では、ビアV1〜V4の間を直線線分からなる既存配線が通過する場合を考える。図中、点線で示される円は、各ビアV1〜V4を中心とする同心状のクリアランス円を示す。特に、各ビアに最も近接するクリアランス円はビアに対するクリアランスを確保する位置を示すクリアランス円である。また、同一のビアに対する各クリアランス円の間隔は、配線間のクリアランスを確保するだけの距離を有する。各ビアV1〜V4ごとに等角八角形が設定されるが、これら各等角八角形はそれぞれ対応するクリアランス円に外接するように、なおかつ所定の基準線と平行な辺を有するように、設定されるので、それぞれ正八角形となる。
図7には、ステップS102における仮配置処理を、図中、太線矢印で示すプログラム処理方向に、各既存配線について順次実行したときの結果が例示されている。ある配線に対する仮配置処理において、当該整形対象の配線に隣接する未整形の配線(すなわち、プログラム処理においてその次の段階において整形処理がなされる予定の配線)の存在については考慮していないので、整形対象の配線とこれに隣接する未整形の配線との間のクリアランスが確保できない場合がある。図7に示す例では、2点鎖線で囲まれた部分において既存配線W1と既存配線w2との間のクリアランスが確保されていない。
図8には、図7に示したような仮配置済の既存配線についての修正処理の結果が例示されている。上述したように、ステップS103における仮配置済の既存配線についての修正処理は、各仮配置済の既存配線ごとに、ステップS102における仮配置処理の各既存配線に対するプログラム処理の実行順とは逆の順に、順次実行されるが、図示の例では、太線矢印で示すプログラム処理方向に、順次実行される。図7を参照して説明したように仮配置済の既存配線W1と仮配置済の既存配線W2との間のクリアランスが確保されていないので、図8に示すように、仮配置済の既存配線W1との間でクリアランスが確保されるよう、仮配置済の既存配線W2の位置を修正する。また、このように修正された既存配線W2との間でクリアランスが確保されるよう、仮配置済の既存配線W3の位置についても修正する。またさらに、このように修正された既存配線W3との間でクリアランスが確保されるよう、仮配置済の既存配線W4の位置についても修正する。なお、図8においては、修正済の配線部分を太線の実線で示し、修正する必要の無かった配線部分(すなわち、仮配置の位置でクリアランスを確保できていた配線部分)を太線の点線で示している。このように、本実施例によれば、配線間のクリアランスを確実に確保することができる。
図8に例示する既存配線は、各配線間のクリアランスは確保されているものの、特にステップS103における修正処理の対象となった箇所(図8において2点鎖線で囲まれた部分)には屈曲点が複数発生し、配線が冗長になる。配線間のクリアランスが確保されていれば製品としての品質には特に問題はなく、半導体パッケージ製造における品質についての一応の目標は達成されたといえる。しかしながら実際は、配線間のクリアランスを確実に確保するのみではなく、配線パターンがある程度整然と並んでいる、いわゆる「美しい配線」も要求されることが多い。美しい配線は、冗長な配線部分が少ないので配線距離が短くて経済的であり、製造容易であり、そして製造時における製品エラーの発生率も低い。また、電気的にも安定した性質を示す。さらには、バランスよく配線されることによって、例えば熱による基板の変形が生じてもその変形はほぼ均等なものとなるので、短絡や断線等の配線エラーも生じにくい。またさらには、ある程度整然と配線されている半導体パッケージのほうが見た目にも美しいので、半導体パッケージの完成品の販売政策上有利な点も多い。
そこで、本実施例では、上述のような冗長な配線部分をなくすために、ステップS104における最適化処理を実行する。図9(a)に示すように、修正処理の完了後において既存配線W1と既存配線W2との間にはクリアランスが確保されているが、修正済の既存配線W1に屈曲点が複数存在し、この部分が配線の冗長部分となっている場合を考える。ここで説明を簡明にするために、既存配線W1は、線分w1、w2、w3、w4、w5およびw6からなるものとする。本実施例における最適化処理では、既存配線W1のうち線分w1を図中矢印A1の方向に、線分w4を図中矢印A2の方向に、それぞれ延長し、これら延長線の交点をP1とする。このように交点P1まで各線分w1およびw4を延長したとしても、既存配線W2との間におけるクリアランスを確保することができるので、屈曲点K1を解消するために、これら延長線部分を、最適化された配線の一部とする。一方、既存配線W1のうち線分w3を図中矢印A3の方向に、線分w6を図中矢印A6の方向に、それぞれ延長し、これら延長線の交点をP2とする。このように交点P2まで各線分w3およびw6を延長すると、既存配線W2との間におけるクリアランスを確保することができない。したがって、このような場合は、配線の最適化は不可能であるとして、既に決定した修正後の配線を、最終的に確定した配線とする。このような最適化処理の結果、図9(a)に示した修正済の既存配線W1は、図9(b)に示すように、線分w’1、w’4、w5およびw6からなる配線W’1に、最適化されることになる。
上述のようなステップS104における修正済の既存配線についての最適化処理は、各修正済の既存配線ごとに、ステップS102における仮配置処理の各既存配線に対するプログラム処理の実行順と同じ順に、換言すればステップS103における修正処理の各仮配置済の既存配線に対するプログラム処理の実行順とは逆の順、順次実行されるが、図10に示す例では、図中、太線矢印で示すプログラム処理方向に、順次実行される。なお、図10においては、最適化済の配線部分を太線の実線で示し、最適化する必要の無かった配線部分すなわち仮配置もしくは修正された位置でクリアランスを確保できていた配線部分を太線の点線で示している。このように、本実施例によれば、配線間のクリアランスを確実に確保することができるとともに、冗長な配線部分を無くして、配線の位置を最適化することができる。
本発明の第2の実施例は、半導体パッケージの基板面上に複数の障害物が近接して配置されているにおいて、自動配線整形を実現するものである。本実施例による自動配線整形方法においても、所定の基準線と平行な辺を有する等角八角形を設定し、この等角八角形のいずれかの辺上に配線が重なることになるように既存配線の位置を修正することで、半導体パッケージの基板面上において任意方向に配線設計された直線および/または曲線からなる既存配線を、所定の基準線に対して「45×n」度(ただし、nは整数)の方向の線分の組合せからなる配線に、演算処理によりに自動的に整形する。特に、本実施例による自動配線整形方法では、所定の基準線と平行な辺を有する等角八角形を設定してこの等角八角形のいずれかの辺上に配線が重なることになるように既存配線の位置を修正することで既存配線を整形するにあたり、この等角八角形を、基板面上における障害物の輪郭上の頂点を中心とする円である、当該障害物に対するクリアランスを確保する位置を示すクリアランス円に、外接するよう設定する。
図11は、本発明の第2の実施例による自動配線整形方法を、具体例を挙げて説明する図である。本具体例では、ビアV1およびV2の間に障害物Sが存在しており、その付近には既存配線W1、W2およびW3が存在する場合を考える。
図中、点線で示される円は、各ビアV1およびV2を中心とする同心状のクリアランス円を示す。特に、各ビアに最も近接するクリアランス円はビアに対するクリアランスを確保する位置を示すクリアランス円である。また、同一のビアに対する各クリアランス円の間隔は、配線間のクリアランスを確保するだけの距離を有する。
これに対し、図中、2点鎖線で示される円は、障害物Qの輪郭上の各頂点T1およびT2を中心とする同心状のクリアランス円である。特に、障害物Qの輪郭上の各頂点T1およびT2に最も近接するクリアランス円は、当該障害物Qの各頂点T1およびT2に対するクリアランスを確保する位置を示すクリアランス円である。また、同一の頂点に対する各クリアランス円の間隔は、配線間のクリアランスを確保するだけの距離を有する。
各等角八角形は、対応するクリアランス円に外接するように、かつ所定の基準線と平行な辺を有するように、設定されるので、それぞれ正八角形となる。本実施例では、この等角八角形のいずれかの辺上に配線が重なることになるように既存配線の位置を修正することで、半導体パッケージの基板面上において任意方向に配線設計された直線および/または曲線からなる既存配線を、所定の基準線に対して「45×n」度(ただし、nは整数)の方向の線分の組合せからなる配線に、整形する。図11に示す例では、既存配線W1、W2およびW3(図中、太い点線で示す。)は、配線W’1、W’2およびW’3(図中、太い実線で示す。)に、それぞれ整形される。
次に、本発明の第3の実施例について説明する。通常、半導体パッケージの基板面上においては、半導体パッケージの中心部分に設置される半導体チップから、半導体パッケージの輪郭(すなわち周縁)の方向(以下、単に「垂直配線方向」と称する。)に向かって配線が設けられるが、場合によっては、一部の配線については部分的に当該垂直配線方向とは略直交する方向に配線されることもあり得る。本発明の第3の実施例は、このような場合に対応するものである。本発明の第3の実施例による自動配線整形方法においても、所定の基準線と平行な辺を有する等角八角形を設定し、この等角八角形のいずれかの辺上に配線が重なることになるように既存配線の位置を修正することで、半導体パッケージの基板面上において任意方向に配線設計された直線および/または曲線からなる既存配線を、所定の基準線に対して「45×n」度(ただし、nは整数)の方向の線分の組合せからなる配線に、演算処理によりに自動的に整形する。図12は、本発明の第3の実施例による自動配線整形方法を、具体例を挙げて説明する図である。本具体例では、ビアV1〜V4の間を、直線線分からなる既存配線W1、W2、W3、W4、W5、W6およびW7(図中、太い点線で示す。)が、配線方向とは略直交する方向に通過する場合を考える。図中、点線で示される円は、各ビアV1〜V4を中心とする同心状のクリアランス円を示す。特に、各ビアに最も近接するクリアランス円はビアに対するクリアランスを確保する位置を示すクリアランス円である。また、同一のビアに対する各クリアランス円の間隔は、配線間のクリアランスを確保するだけの距離を有する。各ビアV1〜V4ごとに等角八角形が設定される。各等角八角形は対応するクリアランス円に外接するように、かつ所定の基準線と平行な辺を有するように、設定されるので、それぞれ正八角形となる。そして、上記「所定の基準線」を予め90度回転させ、該基準線を用いて自動配線整形処理を実行する。図12に示す例では、既存配線W1、W2、W3、W4、W5、W6およびW7は、配線W’1、W’2、W’3、W’4、W’5、W’6およびW’7(図中、太い実線で示す。)に、それぞれ整形される。
本発明の第4の実施例は、半導体パッケージの基板面上に複数のビアが近接して存在することにより整形対象の配線の曲線部分が連続して存在する場合において、配線を自動整形するものである。すなわち、本実施例による自動配線整形方法においても、所定の基準線と平行な辺を有する等角八角形を設定し、この等角八角形のいずれかの辺上に配線が重なることになるように既存配線の位置を修正することで、半導体パッケージの基板面上において任意方向に配線設計された直線および/または曲線からなる既存配線を、所定の基準線に対して「45×n」度(ただし、nは整数)の方向の線分の組合せからなる配線に、演算処理によりに自動的に整形する。図13は、本発明の第4の実施例による自動配線整形方法を、具体例を挙げて説明する図である。本具体例では、ビアV1〜V4の間を、直線線分からなる既存配線W1、W2、W3、W4、W5およびW6(図中、太い点線で示す。)が通過する場合を考える。図中、点線で示される円は、各ビアV1〜V4を中心とする同心状のクリアランス円を示す。特に、各ビアに最も近接するクリアランス円はビアに対するクリアランスを確保する位置を示すクリアランス円である。また、同一のビアに対する各クリアランス円の間隔は、配線間のクリアランスを確保するだけの距離を有する。各等角八角形は対応するクリアランス円に外接するように、かつ所定の基準線と平行な辺を有するように、設定されるので、それぞれ正八角形となる。図13に示す例では、既存配線W1、W2、W3、W4、W5およびW6は、配線W’1、W’2、W’3、W’4、W’5およびW’6(図中、太い実線で示す。)に、それぞれ整形される。
本発明の第5の実施例は、半導体パッケージの基板面上に存在するボンディングパッドから引き出される配線の自動整形に関するものである。図14は、本発明の第5の実施例による自動配線整形方法を、具体例を挙げて説明する図である。本具体例では、図14(a)に示すように、ボンディングパッドBP1、BP2、BP3、BP4およびBP5からの既存配線(図中、太い実線で示す。)がビアV1およびV2の方向へ配線されている場合の配線整形を考える。
図中、点線で示される円は、ビアV1を中心とする同心状のクリアランス円を示す。特に、ビアV1に最も近接するクリアランス円はビアに対するクリアランスを確保する位置を示すクリアランス円である。また、同一のビアに対する各クリアランス円の間隔は、配線間のクリアランスを確保するだけの距離を有する。等角八角形は各クリアランス円に外接するように、かつ所定の基準線と平行な辺を有するように、設定されるので、それぞれ正八角形となる。
一般に、ボンディングパッドの形状は、楕円形、長方形もしくは平行四辺形である。ボンディングパッドからの配線は、図14(a)に示すように当該形状の長軸方向に、所定の長さだけ引き出される必要がある。この引き出し部分を「Fan−out部」と称する。Fan−out部における配線は、例えば既存配線W1についてみると、Fan−out引き出し線分w1とFan−out屈曲線分w2とからなる。Fan−out引き出し線分w1は、ボンディングパッドBP1の形状の長軸方向に所定の長さだけ引き出される必要があるので、Fan−out引き出し線分w1の配置方向およびその長さを変更することはできない。このことから本実施例では、Fan−out部における配線に関しては、Fan−out引き出し線分とFan−out屈曲線分とのなす角は45度には限定されず、自由角度でよいものとする。したがって、図14(a)に例示する既存配線W1、W2、W3、W4およびW5は、図14(b)に示すように配線W’1、W’2、W’3、W’4およびW’5(図中、太い実線で示す。)に、それぞれ整形される。
本発明の第6の実施例は、半導体パッケージの基板面上に存在するフリップチップパッドから引き出される配線の自動配線処理に関するものである。図15は、本発明の第6の実施例による自動配線整形方法を、具体例を挙げて説明する図である。図中、太線の丸印はフリップチップパッドF1、F2およびF3を示す。本具体例では、図15(a)に示すように、各フリップチップパッドF1、F2およびF3から、ビアV1、V2およびV3へ、それぞれ既存配線W1、W2およびW3が配線されている場合の配線整形を考える。
フリップチップパッドからの配線の引き出し角度は、次のようにして決定する。すなわち、まず、フリップチップパッドから引き出される既存配線が所定の基準線Rに対して45度以上135度以下の角度を有して位置するか否かを判定する。当該既存線分の線分が45度以上135度以下の角度を有してフリップチップパッドから引き出されると判定された場合は当該既存配線を所定の基準線Rに対して90度方向に引き出し、それ以外の場合は当該既存配線を所定の基準線Rに対して45度(もしくは135度)方向に引き出す。
ビアは、必ずしも格子状に配置されているわけではない。また、ビアと配線との接続に関してはティアドロップ(Tear Drop、「テイパー」とも称する。)が必要なことが多く、ビアのクリアランス円内において配線の屈曲点を設けることができない。このような理由から、ビアに対する既存配線の接続については、所定の基準線Rに対して45度(もしくは135度)方向からの接続が可能である場合は45度(もしくは135度)で接続し、そうでない場合は自由角度で接続する。より具体的には、等角八角形の延長線とビアからの45度(もしくは135度)延長線(すなわち、所定の基準線Rに対して45度(もしくは135度)の角度を有する延長線)とが、当該ビアのクリアランス円外で交差しない場合には、当該配線はビアに対して所定の基準線Rに対して自由角度で接続する。一方、等角八角形の延長線とビアからの45度(もしくは135度)延長線とが、当該ビアのクリアランス円外で交差する場合には、当該配線はビアに対して所定の基準線Rに対して45度(もしくは135度)の角度で接続する。したがって図15(a)に例示する既存配線W1、W2およびW3は、図15(b)に示すように配線W’1、W’2およびW’3(図中、太い実線で示す。)に、それぞれ整形される。
なお、本発明の各実施例では、等角八角形を用いて、任意方向に配線設計された直線および/または曲線からなる既存配線を、所定の基準線に対して「45×n」度(ただし、nは整数)の方向の線分の組合せからなる配線(いわゆる「斜め45度配線」)に、整形した。この変形例として、任意方向に配線設計された直線および/または曲線からなる既存配線を、所定の基準線に対して例えば、「22.5×n」度(ただし、nは整数)の方向の線分の組合せからなる配線(「斜め22.5度配線」)に整形する場合には、等角十六角形を用いればよい。このように等角十六角形を用いるのは、等角十六角形の内角は全て67.5度であり、このような等角八角形の辺上に重なるように配線を設定すれば、その配線は必ず「22.5×n」度(ただし、nは整数)の方向の配線となるからである。また例えば「11.25×n」度(ただし、nは整数)の方向の線分の組合せからなる配線(「斜め11.25度配線」)に整形する場合には、等角三十二角形を用いればよい。また例えば「60」度(ただし、nは整数)の方向の線分の組合せからなる配線(「斜め60度配線」)に整形する場合には、等角十二角形を用いればよい。このように、配線方向に応じて等角多角形を設定すれば、容易に所望の方向の線分からなる配線を実現することができる。
また、本発明は、任意方向に配線設計された直線および/または曲線からなる既存配線がどのような方法で予め配線設計されていても適用することができる。例えば、特開2002−083006号公報(すなわち上記特許文献5)に記載された発明に基づき配線を設計した場合に本発明を適用するには、「ビアの周辺部に設計ルールに基づいて発生させた円弧」を円に復元し、等角八角形を設定すればよい。
上述した本実施例による自動配線整形方法を実現する装置は、コンピュータを用いて実現される。図16は、記録媒体に格納されたプログラムにより動作する本発明の実施例の自動配線整形装置の構成を示すブロック図である。
本発明による自動配線整形をコンピュータに実行させるためのコンピュータプログラムは、図16に示すように、記憶媒体(フレキシブルディスク、CD−ROM、CD−R、CD−RW、DVD等の外部記憶媒体)110に格納されており、例えば、次に説明するような構成によるコンピュータにインストールされて自動配線整形装置として動作する。
CPU111は、自動配線整形装置全体を制御する。このCPU111に、バス112を介してROM113、RAM114、HD(ハードディスク装置)115、マウスやキーボード等の入力装置116、外部記憶媒体ドライブ装置117およびLCD、CRT、プラズマディスプレイ、有機EL等の表示装置118が接続されている。CPU111の制御プログラムはROM113に格納されている。
本発明による自動配線整形処理を実行するコンピュータプログラム(自動配線整形処理プログラム)は、記憶媒体110からHD115にインストール(記憶)される。また、RAM114には、自動配線整形処理をCPU111が実行する際の作業領域や、自動配線整形処理を実行するコンピュータプログラムの一部が記憶される領域が確保されている。また、HD115には、入力データ(例えば、任意方向に配線設計された既存配線に関するデータ)、最終データ(例えば、本発明による修正後の配線に関するデータ)、さらにOS(オペレーティングシステム)等が予め記憶される。
まず、コンピュータの電源を投入すると、CPU111がROM110から制御プログラムを読み出し、さらにHD115からOSを読み込み、OSを起動させる。これによりコンピュータは自動配線整形処理プログラムを記憶媒体110からインストール可能な状態となる。
次に、記憶媒体110を外部記憶媒体ドライブ装置117に装着し、入力装置116から制御コマンドをCPU111に入力し、記憶媒体110に格納された自動配線整形処理プログラムを読み取ってHD115等に記憶する。つまり自動配線整形処理プログラムがコンピュータにインストールされる。
その後は、自動配線整形処理プログラムを起動させると、コンピュータは自動配線整形装置として動作する。オペレータは、表示装置118に表示される対話形式による作業内容と手順に従って、入力装置116を操作することで、上述した自動配線整形処理を実行することができる。処理の結果得られた「修正後の配線に関するデータ」は、例えば、HD115に記憶しておいて後日利用できるようにしたり、あるいは、処理結果を表示装置118に視覚的に表示するのに用いてもよい。
なお、図16のコンピュータでは、記憶媒体110に記憶されたコンピュータプログラムをHD115にインストールするようにしたが、これに限らず、LAN等の情報伝送媒体を介して、コンピュータにインストールされてもよいし、コンピュータに内蔵のHD115に予めインストールされておいてもよい。
本発明は、CSP、PBGA、EBGA、HDSなど各種半導体パッケージの製品設計に適用することができる。
本発明によれば、半導体パッケージの基板面上において任意方向に配線設計された直線および/または曲線からなる既存配線を、所定の基準線に対して特定の角度例えば「45×n」度(ただし、nは整数)の角度の方向の線分の組合せからなる配線に、整形する処理を、コンピュータ等の演算処理装置を用いて自動化できる。特に本発明は、半導体パッケージの基板面上における配線の集積度や配線に対する障害物の配置状況などによらず十分な配線整形結果を得ることができる。本発明によれば、例えば、配線密度が高い半導体パッケージについて、容易に45度配線を実現することができる。
半導体パッケージ用CADを用いて設計された配線設計データとLSI用CADを用いて設計された配線設計データとは互換性が無いが、本発明によれば、半導体パッケージ用CADを用いて設計された配線設計データを、LSI用CADに用いることができる配線設計データに自動的に変更することができる。
半導体パッケージの基板面上のボンディングパッドの配置の一例を示す図である。 本発明の実施例で用いられる座標軸を定義する図である。 本発明の実施例における配線の方向を定義する図である。 半導体パッケージの基板面上において任意方向に配線設計された直線および/または曲線からなる既存配線の一例を示す図である。 本明細書に添付された図面において表記されるビア、ボンディングパッドおよび配線の凡例を説明する図である。 本発明の第1の実施例による自動配線整形方法の動作フローを示すフローチャートである。 本発明の第1の実施例による自動配線整形方法を、具体例を挙げて説明する図(その1)である。 本発明の第1の実施例による自動配線整形方法を、具体例を挙げて説明する図(その2)である。 本発明の第1の実施例による自動配線整形方法を、具体例を挙げて説明する図(その3)である。 本発明の第1の実施例による自動配線整形方法を、具体例を挙げて説明する図(その4)である。 本発明の第2の実施例による自動配線整形方法を、具体例を挙げて説明する図である。 本発明の第3の実施例による自動配線整形方法を、具体例を挙げて説明する図である。 本発明の第4の実施例による自動配線整形方法を、具体例を挙げて説明する図である。 本発明の第5の実施例による自動配線整形方法を、具体例を挙げて説明する図である。 本発明の第6の実施例による自動配線整形方法を、具体例を挙げて説明する図である。 記録媒体に格納されたプログラムにより動作する本発明の実施例の自動配線整形装置の構成を示すブロック図である。
符号の説明
1 自動配線整形装置
11 第1の設定手段
12 第2の設定手段
13 第1の修正手段
14 第2の修正手段
110 記録媒体
111 CPU
112 バス
113 ROM
114 RAM
115 ハードディスク装置(HD)
116 入力装置
117 外部記録媒体ドライブ装置
118 表示装置

Claims (8)

  1. 半導体パッケージの基板面上において任意方向に配線設計された直線および/または曲線からなる既存配線を、所定の基準線に対して「45×n」度(ただし、nは整数)の方向の線分の組合せからなる配線に、演算処理によりに自動的に整形する自動配線整形方法であって、
    前記所定の基準線と平行な辺を有する等角八角形の組を、前記基板面上の各前記ビアごとに設定する設定ステップであって、各前記組における各前記等角八角形は、少なくとも隣接する配線間のクリアランスを確保するだけの距離を各前記等角八角形間の間隔とするとともに各前記ビアの中心位置を共通の中心とする同心状に設定される設定ステップと、
    互いに隣接するビア間を通過する線分を有する既存配線を、当該線分に最も近い位置に存在する前記ビアについて設定された前記等角八角形のいずれかの辺上に当該線分が重なることになるように仮配置する仮配置処理を、直前に当該仮配置処理が完了した前記既存配線との間では少なくともクリアランスが確保できるように、各前記既存配線ごとに順次実行していく仮配置ステップと、
    全ての既存配線についての前記仮配置ステップにおける仮配置処理の完了後において、隣接する他の仮配置済の前記既存配線との間においてクリアランスが確保できない仮配置済の既存配線については、前記隣接する他の仮配置済の既存配線との間では少なくとも前記クリアランスが確保されるよう、配線の位置をさらに修正する修正処理を、各前記仮配置済の既存配線ごとに、前記仮配置ステップにおける仮配置処理の各前記既存配線に対する実行順とは逆の順に、順次実行していく修正ステップと、
    を備えることを特徴とする自動配線整形方法。
  2. 全ての既存配線についての前記修正ステップにおける修正処理の完了後において、修正済の前記既存配線についての配置位置をさらに最適化する最適化処理を、各前記修正済の既存配線ごとに、前記仮配置ステップにおける仮配置処理の各前記既存配線に対する実行順と同じ順に、順次実行していく最適化ステップをさらに備える請求項1に記載の自動配線整形方法。
  3. 前記仮配置ステップは、
    互いに隣接する前記ビア間を通過する線分を有する既存配線に対して、当該線分を前記等角八角形のいずれかの辺上に重なることになるように配置し直す第1のステップと、
    前記既存配線の略配線方向に互いに隣接する前記等角八角形に基づいて仮配置された2つの線分の間を、前記所定の基準線に対して「45×n」度(ただし、nは整数)の方向の線分で結線する第2のステップと、
    前記第1のステップによって得られた前記2つの線分と、前記第2のステップによって得られた前記「45×n」度(ただし、nは整数)の方向の線分と、の組合せからなる配線を、前記仮配置済の既存配線として設定する第3のステップと、
    を有する請求項1に記載の自動配線整形方法。
  4. 前記第1のステップは、
    対応する前記等角八角形と交差する前記既存配線の線分が、当該等角八角形と前記既存線分との交点において、前記所定の基準線に対して45度以上135度以下の角度を有して位置するか否かを判定する判定ステップと、
    前記既存線分の線分が45度以上135度以下の角度を有して位置すると前記判定ステップが判定した場合は、当該既存配線の線分とこれに対応して設定された前記等角八角形との交点の近傍の、該等角八角形の辺のうち前記所定の基準線に対して90度方向の辺を選択し、それ以外の場合は、当該既存配線の線分とこれに対応して設定された前記等角八角形との交点の近傍の、該等角八角形の辺のうち前記所定の基準線に対して45度もしくは135度方向の辺を選択する選択ステップと、を備え、かつ、
    前記選択ステップにおいて選択した辺に重なる線分を、前記第1のステップによって得られた前記2つの線分として確定する請求項3に記載の自動配線整形方法。
  5. 前記第1のステップは、前記選択ステップにおいて選択した辺を所定の長さだけ延長もしくは短縮する変更ステップをさらに備え、該変更ステップが延長もしくは短縮した辺に重なる線分を、前記第1のステップによって得られた前記2つの線分として確定する請求項4に記載の自動配線整形方法。
  6. 前記同心状の等角八角形の組における最内の前記等角八角形は、前記ビアに対するクリアランスを確保する位置を示すクリアランス円に外接するよう設定される請求項1に記載の自動配線整形方法。
  7. 半導体パッケージの基板面上において任意方向に配線設計された直線および/または曲線からなる既存配線を、所定の基準線と平行な辺を有する等角八角形を設定し、該等角八角形のいずれかの辺上に配線が重なることになるように前記既存配線の位置を修正することで、前記所定の基準線に対して「45×n」度(ただし、nは整数)の方向の線分の組合せからなる配線に、演算処理によりに自動的に整形する自動配線整形方法であって、
    前記等角八角形は、前記基板面上における障害物の輪郭上の頂点を中心とする円である、当該障害物に対するクリアランスを確保する位置を示すクリアランス円に、外接するよう設定されることを特徴とする自動配線整形方法。
  8. 前記既存配線は既に、該既存配線に隣接する他の既存配線、ビアもしくは障害物との間においてクリアランスが確保されている配線である請求項1〜7に記載の自動配線整形方法。
JP2006181426A 2006-06-30 2006-06-30 自動配線整形方法 Pending JP2008009851A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006181426A JP2008009851A (ja) 2006-06-30 2006-06-30 自動配線整形方法
GB0711105A GB2439802A (en) 2006-06-30 2007-06-08 Trace shaping using octagons
US11/760,975 US7543263B2 (en) 2006-06-30 2007-06-11 Automatic trace shaping method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006181426A JP2008009851A (ja) 2006-06-30 2006-06-30 自動配線整形方法

Publications (1)

Publication Number Publication Date
JP2008009851A true JP2008009851A (ja) 2008-01-17

Family

ID=38319033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006181426A Pending JP2008009851A (ja) 2006-06-30 2006-06-30 自動配線整形方法

Country Status (3)

Country Link
US (1) US7543263B2 (ja)
JP (1) JP2008009851A (ja)
GB (1) GB2439802A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009091040A1 (ja) 2008-01-18 2009-07-23 Takasago International Corporation (2e,6z,8e)-n-イソブチル-2,6,8-デカトリエナミド(スピラントール)の製造方法、及びそれを含有する飲食品、香粧品、医薬品
JP2010079422A (ja) * 2008-09-24 2010-04-08 Fujitsu Ltd 配線情報生成装置、方法、及びプログラム

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4637043B2 (ja) * 2006-03-23 2011-02-23 新光電気工業株式会社 自動配線整形方法および自動配線整形装置
US7725850B2 (en) * 2007-07-30 2010-05-25 International Business Machines Corporation Methods for design rule checking with abstracted via obstructions
US10806030B2 (en) 2015-01-15 2020-10-13 International Business Machines Corporation Multi-layer circuit using metal layers as a moisture diffusion barrier for electrical performance

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2530373B2 (ja) * 1989-10-13 1996-09-04 富士通株式会社 八角形表現を利用した配線方法およびその装置
JPH0555305A (ja) 1991-08-28 1993-03-05 Toshiba Corp 半導体集積回路実装パツケージ
JPH06301743A (ja) * 1993-04-15 1994-10-28 Hokuriku Nippon Denki Software Kk 配線パターン修正方式
JP3538158B2 (ja) 1994-03-18 2004-06-14 富士通株式会社 自動配線装置
JPH0969118A (ja) 1995-08-31 1997-03-11 Toshiba Corp 半自動配線装置及び半自動配線方法
US6226560B1 (en) * 1996-03-04 2001-05-01 International Business Machines Corporation Method and apparatus for optimizing the path of a physical wire
JP3027949B2 (ja) 1997-01-17 2000-04-04 日本電気株式会社 半導体集積回路の自動配線方法
JP2938068B2 (ja) 1997-09-29 1999-08-23 松下電器産業株式会社 自動配線設計における配線経路探索方法及び配線経路探索プログラムを記憶した記憶媒体
JP3453535B2 (ja) 1999-08-03 2003-10-06 松下電器産業株式会社 自動配線設計における配線経路探索方法及び配線経路探索プログラムを記録した記録媒体
JP3786398B2 (ja) * 2000-09-07 2006-06-14 新光電気工業株式会社 半導体パッケージの配線方法
JP2002092061A (ja) * 2000-09-19 2002-03-29 Shinko Electric Ind Co Ltd 半導体パッケージの配線編集方法
US6516447B2 (en) * 2001-06-22 2003-02-04 Cadence Design Systems, Inc. Topological global routing for automated IC package interconnect
JP4549094B2 (ja) * 2004-04-16 2010-09-22 新光電気工業株式会社 クリアランス検査装置および方法
JP4467398B2 (ja) * 2004-10-05 2010-05-26 新光電気工業株式会社 自動配線決定装置
JP4592494B2 (ja) * 2005-05-25 2010-12-01 新光電気工業株式会社 自動配線決定装置
JP4637043B2 (ja) * 2006-03-23 2011-02-23 新光電気工業株式会社 自動配線整形方法および自動配線整形装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009091040A1 (ja) 2008-01-18 2009-07-23 Takasago International Corporation (2e,6z,8e)-n-イソブチル-2,6,8-デカトリエナミド(スピラントール)の製造方法、及びそれを含有する飲食品、香粧品、医薬品
JP2010079422A (ja) * 2008-09-24 2010-04-08 Fujitsu Ltd 配線情報生成装置、方法、及びプログラム

Also Published As

Publication number Publication date
US20080022234A1 (en) 2008-01-24
GB2439802A (en) 2008-01-09
GB0711105D0 (en) 2007-07-18
US7543263B2 (en) 2009-06-02

Similar Documents

Publication Publication Date Title
JP4467398B2 (ja) 自動配線決定装置
US6596549B2 (en) Automatic wiring method for semiconductor package enabling design of high-speed wiring for semiconductor package with reduced labor
JP4592494B2 (ja) 自動配線決定装置
JP2009049107A (ja) ダミーパターンの配置装置及びその配置方法、プログラム、並びに半導体装置
US20100037197A1 (en) Method and apparatus for integrated circuit design
US7543263B2 (en) Automatic trace shaping method
US6662351B2 (en) Wiring editing method, for semiconductor package, capable of easily editing offset of wiring pattern
JP4443450B2 (ja) 自動配線決定装置
JP4637043B2 (ja) 自動配線整形方法および自動配線整形装置
JP2005303086A (ja) 半導体パッケージにおける自動配線方法および装置ならびに自動識別方法および装置
JP4177123B2 (ja) 配線図形検証方法、プログラム及び装置
JP4859513B2 (ja) 配線設計方法及びその設計装置
US20060030138A1 (en) Layout method for semiconductor integrated circuit device
JP2008305243A (ja) 自動配置位置決定方法
JP2009151372A (ja) 自動設計方法およびそのコンピュータプログラム
JP2009025969A (ja) 自動配線整形方法およびそのコンピュータプログラム
JP2008306041A (ja) ボンディングパッド配置方法
JP7674669B2 (ja) レイアウト設計装置及びレイアウト設計方法
JP2009015366A (ja) 自動配線設計方法
JP2010123063A (ja) 自動配線整形方法およびこのコンピュータプログラム
JP2012190260A (ja) 半導体装置の設計支援装置、設計支援プログラム及びレイアウト情報生成方法
JP2006338607A (ja) 配線整形装置およびこの配線整形処理をコンピュータに実行させるためのコンピュータプログラム
JP3721304B2 (ja) めっき引き出し線の配線方法
JP2009288952A (ja) 自動配線設計方法およびコンピュータプログラム
JP2007094511A (ja) Lsi設計支援装置及びlsi設計支援方法