JP2010097468A - 配線方法、自動配線装置、及びプログラム - Google Patents
配線方法、自動配線装置、及びプログラム Download PDFInfo
- Publication number
- JP2010097468A JP2010097468A JP2008268489A JP2008268489A JP2010097468A JP 2010097468 A JP2010097468 A JP 2010097468A JP 2008268489 A JP2008268489 A JP 2008268489A JP 2008268489 A JP2008268489 A JP 2008268489A JP 2010097468 A JP2010097468 A JP 2010097468A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- area
- rule
- cell
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】最初に生成された1次Gセル(第1分割領域)1203は、内部にある特殊ルール領域1202の頂点により2次Gセルに分割する(S11〜15)。同じ配線ルールが適用される2次Gセルは、横方向のマージ、続く縦方向のマージにより1つにする(S16〜18)。それにより、単一の配線ルールが適用されるようにしつつ、2次Gセルの数を抑える。マージ終了後の2次Gセルが第2分割領域に相当する。
【選択図】図17
Description
可能性がある。例えば図29(b)に示す例では、部分領域毎の小領域への分割を行う場合、部分領域2902の周辺に標準ルールが適用される、より小さいGセルを多数、発生させる。配線上の単位となる小領域の数が多くなるほど、自動配線に必要な計算時間は指数関数的に増大するから、これは望ましくない。単一の配線ルールのみが適用されるようにする小領域への分割では、このことも考慮すべきと考えられる。
図1は、本実施形態による自動配線装置のシステム構成を示す図、図2は、その自動配線装置の構築方法を示す図である。
グラム31を記録した記録媒体30から媒体読取装置40を介して読み出してコンピュータ10が実行することにより実現される。このプログラム(以降「自動配線プログラム」と呼ぶ)31は、通信ネットワーク、或いはハードディスク装置等の記憶装置により配布しても良い。
0は媒体駆動装置106にそれぞれ相当する。コンピュータ10は、例えばコンピュータシステム100が相当する。データ記録装置20は、例えば本体部101に搭載された外部記憶装置が相当する。これらの対応関係は一例であり、システム構成によって対応関係は変化する。
Gセル生成部11は、データ記憶装置20からデータ群D10を入力し、配線領域をGセルに分割する。その分割結果はGセル情報としてGセルリソース計算部12に出力する。
部品配置情報D13は、配線領域に配置される部品毎に、その位置を示すものである。
配線領域内には、配線禁止領域の他に、通常の配線ルール(以降「標準ルール」)とは異なる配線ルール(以降「特殊ルール」と総称)が適用される部分領域が設定可能となっている。図12中に表記の1201は配線禁止領域、1202は特殊ルールが適用される部分領域(以降「特殊ルール領域」)である。図12中、左下に位置する配線禁止領域1201は、第1層の場合、配線禁止領域IDが0の配線禁止領域に相当する。
は部分領域1202を避ける形で決定される。
消費済みリソースグリッド数、消費済み配線トラック数、ラベル伝搬元のGセルID、ラベル値、及びフラグは、経路決定部15によって更新される。
図21は、Gセル生成部11を実現させるGセル生成処理のフローチャートである。図21を参照して、そのGセル生成処理について詳細に説明する。
図15において、縦横に引いた線は境界線を示している。それにより、図15(a)に示すように1次Gセル1203が生成される。
図16(a)に示すように、2次Gセルへの分割は、特殊ルール領域1202の頂点のなかで1次Gセルの頂点と座標が一致していないものを抽出し、抽出した頂点を通る縦横の線をステップS1で生成した境界線と接するまで引くことで行う。図15から追加された線は、抽出した頂点により生成されたものである。図16(a)では、特殊ルール領域1202の頂点は点で示している。抽出した頂点を通る縦横の線のなかで境界線と一致するものは無視される。
Gセルリソース計算部12は、Gセルリソース計算部A13、及びGセルリソース計算部B14を備えた構成である。Gセルリソース計算部B14は部品との関係から特殊ルールが適用されているGセル1203を対象に配線リソースを計算し、Gセルリソース計算部A13はそのような関係を考慮せずに配線ルールが適用されているGセル1203を対象に配線リソースを計算する。Gセルリソース計算部A13、及びGセルリソース計算部B14はそれぞれ、以下の処理を実行することで実現される。図23及び図24を参照して、詳細に説明する。
c1及びGc3は3グリッド、GセルGc2及びGc4は1グリッドとなる。V方向の1本の配線トラックに配置された配線では、GセルGc1及びGc2は3グリッド、GセルGc3及びGc4は1グリッドとなる。H方向から入ってV方向、或いはV方向から入ってH方向にぬける配線では、GセルGc1は6グリッド、GセルGc2及びGc3は4グリッド、GセルGc4は2グリッドとなる。この消費グリッド数は、ピン1801の存在を考慮して計算したものである。
隣り合うピン2001間のピン間隔をD、ピン2001の半径をr、ピン2001と配線間の間隙(クリアランス)をCp、配線幅を2w、配線間の間隙(クリアランス)をClとすると、ピン2001間で配線用に残された距離Lは
L=D−2(r+Cp)
により算出される。このとき、L≧2wの関係が成立していれば配線は少なくとも1つ配置することができ、(L−2w)/(2w+Cl)≧1の関係が成立すれば配線は2つ以上、配置することができる。このことから、最大、配置可能な配線数tは
t=1+floor((L−2w)/(2w+Cl))
により算出される。floorは、()内の数値で最大となる整数値を求める演算子を表している。
Th=t(h−1)
Tv=t(v−1)
により求めることができる。空きグリッド数Gは
G=(Th+h)(Tv+v)−hv
により求めることができる。
、それを仮決定経路(概略経路)として概略経路情報D40に追加する。ラベリングによる探索で使用した伝搬元情報とラベル値は初期化し、仮決定経路を作成したピンのピン情報D15中の孤立情報を更新して0にする。そのようなことを行った後、ステップS64に移行する。ここで伝搬元情報とラベル値は、探索した経路毎に有する、その経路を通るGセル1203のID群、及び各Gセル1203のラベル値のことである。概略経路情報D40に追加(登録)される仮決定経路は、バックトレースによって得られたGセル1203のIDの順序を含む組み合わせである。この仮決定経路の他に、その仮決定経路により接続されるピンのID等も併せて概略経路情報D40に登録される。
11 Gセル生成部
12 Gセルリソース計算部
13 Gセルリソース計算部A
14 Gセルリソース計算部B
15 経路決定部
16 部品付属領域のリソース計算部
20 データ記憶装置
30 記録媒体
31 コンピュータプログラム
40 媒体読取装置
1200 配線領域
1202 特殊ルール領域
1203 Gセル
D11 配線領域情報
D12 Gセル生成ルール情報
D13 部品配置情報
D14 部品情報
D15 ピン情報
D16 配線禁止情報
D17 配線ルール情報
D18 特殊ルール領域情報
D19 ネット情報
D20 線分情報
Claims (10)
- 配線領域データが示す配線領域を分割して複数の第1分割領域を生成する第1生成ステップと、
配線ルールが適用される部分領域を示す配線ルール領域データが複数、前記配線領域に存在する場合に、前記第1分割領域に基づいて、単一の前記配線ルール領域データが適用される第2分割領域を生成する第2生成ステップとをコンピュータに実行させることを特徴とする配線方法。 - 各配線ルール領域データが示す部分領域は矩形であり、
前記第2生成ステップでは、前記配線ルール領域データの示す部分領域の頂点の位置を基に前記第2分割領域を生成することを特徴とする請求項1記載の配線方法。 - 前記第2生成ステップでは、前記配線ルール領域データの示す部分領域の頂点の位置を基に、前記頂点が存在する前記第1分割領域を複数の第3分割領域に分割し、同一の配線ルールが適用される前記配線ルール領域データの示す部分領域と重なり、且つ前記第1分割領域内で隣接する複数の前記第3分割領域を結合して前記第2分割領域を生成することを特徴とする請求項2記載の配線方法。
- 前記配線ルールが示す配線幅および配線との最小限必要な間隔を基に、前記第1分割領域、及び前記第2分割領域で収容可能な配線量を示す配線リソースを算出する算出ステップを更に前記コンピュータに実行させることを特徴とする請求項1乃至3いずれか一項に記載の配線方法。
- 前記配線ルールが示す前記間隔は、前記配線の間で最小限必要な第1間隔および半導体部品と導通する導通部と前記配線の間で最小限必要な第2間隔を含み、
前記算出ステップでは、前記第1分割領域、及び前記第2分割領域のなかで前記半導体部品と導通する前記導通部を複数、有する分割領域は、前記配線ルールが示す配線幅、前記第1間隔および前記第2間隔、並びに前記導通部間の距離を基に、最大となる前記配線リソースを算出することを特徴とする請求項4記載の配線方法。 - 前記第1分割領域および前記第2分割領域のなかに存在するソース分割領域とターゲット分割領域を結ぶ配線の経路を生成するときに、
前記配線に適用すべきでない前記配線ルールと、前記第1分割領域および前記第2分割領域にそれぞれ適用される前記配線ルールを基に、前記経路を生成することを特徴とする請求項1乃至5いずれか一項に記載の配線方法。 - 配線領域データが示す配線領域を分割して複数の第1分割領域を生成する第1生成手段と、
配線ルールが適用される部分領域を示す配線ルール領域データが複数、前記配線領域に存在する場合に、前記第1分割領域に基づいて、単一の前記配線ルール領域データが適用される第2分割領域を生成する第2生成手段とを具備することを特徴とする自動配線装置。 - 前記配線ルールが示す配線幅および配線との最小限必要な間隔を基に、前記第1分割領域、及び前記第2分割領域で収容可能な配線量を示す配線リソースを算出する算出手段を更に具備することを特徴とする請求項7記載の自動配線装置。
- 配線領域データが示す配線領域に存在する配線の経路を自動的に生成する自動配線装置として用いられるコンピュータに、
配線領域データが示す配線領域を分割して複数の第1分割領域を生成する第1生成機能と、
配線ルールが適用される部分領域を示す配線ルール領域データが複数、前記配線領域に存在する場合に、前記第1分割領域に基づいて、単一の前記配線ルール領域データが適用される第2分割領域を生成する第2生成機能とを実現させるためのプログラム。 - 前記配線ルールが示す配線幅および配線との最小限必要な間隔を基に、前記第1分割領域、及び前記第2分割領域で収容可能な配線量を示す配線リソースを算出する算出機能を更に実現させることを特徴とする請求項9記載のプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008268489A JP5309878B2 (ja) | 2008-10-17 | 2008-10-17 | 配線方法、自動配線装置、及びプログラム |
US12/579,730 US8762910B2 (en) | 2008-10-17 | 2009-10-15 | Wiring design method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008268489A JP5309878B2 (ja) | 2008-10-17 | 2008-10-17 | 配線方法、自動配線装置、及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010097468A true JP2010097468A (ja) | 2010-04-30 |
JP5309878B2 JP5309878B2 (ja) | 2013-10-09 |
Family
ID=42109625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008268489A Expired - Fee Related JP5309878B2 (ja) | 2008-10-17 | 2008-10-17 | 配線方法、自動配線装置、及びプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8762910B2 (ja) |
JP (1) | JP5309878B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016184261A (ja) * | 2015-03-26 | 2016-10-20 | 株式会社メガチップス | 半導体集積回路の設計支援装置及び設計支援方法 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013045861A (ja) * | 2011-08-24 | 2013-03-04 | Renesas Electronics Corp | 半導体レイアウト設定装置、半導体レイアウト設定方法、及び半導体レイアウト設定プログラム |
US9117052B1 (en) | 2012-04-12 | 2015-08-25 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for interactively implementing physical electronic designs with track patterns |
US9003349B1 (en) | 2013-06-28 | 2015-04-07 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing a physical electronic design with area-bounded tracks |
US9251299B1 (en) | 2013-06-28 | 2016-02-02 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for associating track patterns with rules for electronic designs |
US8984465B1 (en) | 2013-06-28 | 2015-03-17 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for automatically assigning track patterns to regions for physical implementation of an electronic design |
US8584077B1 (en) * | 2012-07-30 | 2013-11-12 | Agilent Technologies, Inc. | User-controllable connectivity engine for electronic design automation tools |
US9104830B1 (en) | 2013-06-28 | 2015-08-11 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for assigning track patterns to regions of an electronic design |
US9213793B1 (en) | 2012-08-31 | 2015-12-15 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing electronic designs using flexible routing tracks |
US9712375B2 (en) | 2012-12-12 | 2017-07-18 | Microsoft Technology Licensing, Llc | Workload deployment with infrastructure management agent provisioning |
US9165103B1 (en) * | 2013-06-28 | 2015-10-20 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for tessellating and labeling routing space for routing electronic designs |
KR102494048B1 (ko) * | 2016-01-11 | 2023-02-01 | 삼성전자주식회사 | 반도체 장치의 핀 간 라우팅 설계 방법 및 그것을 적용한 설계 시스템 |
US10235490B1 (en) * | 2017-05-08 | 2019-03-19 | Cadence Design Systems, Inc. | Methods and systems for centering of pins during instance abutment |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63304375A (ja) * | 1987-06-04 | 1988-12-12 | Fujitsu Ltd | 自動配線方法 |
JPH03180978A (ja) * | 1989-12-11 | 1991-08-06 | Nec Corp | 迷路法によるプリント基板の配線処理方式 |
JPH10270563A (ja) * | 1997-03-27 | 1998-10-09 | Nec Corp | 集積回路の自動概略配線方法 |
WO2000038228A1 (fr) * | 1998-12-22 | 2000-06-29 | Fujitsu Limited | Appareil et procede de cablage brute et support d'enregistrement conservant un programme de cablage brute |
JP2006294707A (ja) * | 2005-04-06 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 半導体集積回路の配線方法および半導体集積回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63237544A (ja) | 1987-03-26 | 1988-10-04 | Hitachi Ltd | 概略配線経路決定方法 |
JP3017214B1 (ja) | 1999-02-05 | 2000-03-06 | 日本電気通信システム株式会社 | 配線条件自動生成装置及び配線条件自動生成方法 |
US6507941B1 (en) * | 1999-04-28 | 2003-01-14 | Magma Design Automation, Inc. | Subgrid detailed routing |
US20060281221A1 (en) * | 2005-06-09 | 2006-12-14 | Sharad Mehrotra | Enhanced routing grid system and method |
JP2007026170A (ja) | 2005-07-19 | 2007-02-01 | Matsushita Electric Ind Co Ltd | 半導体集積回路の自動レイアウト方法、自動レイアウトプログラム、および自動レイアウト装置 |
US8065652B1 (en) * | 2007-08-13 | 2011-11-22 | Cadence Design Systems, Inc. | Method and system for determining hard and preferred rules in global routing of electronic designs |
-
2008
- 2008-10-17 JP JP2008268489A patent/JP5309878B2/ja not_active Expired - Fee Related
-
2009
- 2009-10-15 US US12/579,730 patent/US8762910B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63304375A (ja) * | 1987-06-04 | 1988-12-12 | Fujitsu Ltd | 自動配線方法 |
JPH03180978A (ja) * | 1989-12-11 | 1991-08-06 | Nec Corp | 迷路法によるプリント基板の配線処理方式 |
JPH10270563A (ja) * | 1997-03-27 | 1998-10-09 | Nec Corp | 集積回路の自動概略配線方法 |
WO2000038228A1 (fr) * | 1998-12-22 | 2000-06-29 | Fujitsu Limited | Appareil et procede de cablage brute et support d'enregistrement conservant un programme de cablage brute |
JP2006294707A (ja) * | 2005-04-06 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 半導体集積回路の配線方法および半導体集積回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016184261A (ja) * | 2015-03-26 | 2016-10-20 | 株式会社メガチップス | 半導体集積回路の設計支援装置及び設計支援方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5309878B2 (ja) | 2013-10-09 |
US8762910B2 (en) | 2014-06-24 |
US20100100862A1 (en) | 2010-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5309878B2 (ja) | 配線方法、自動配線装置、及びプログラム | |
Westra et al. | Probabilistic congestion prediction | |
US8745556B2 (en) | Layout method and system for multi-patterning integrated circuits | |
US10049175B1 (en) | Methods, systems, and articles of manufacture for interactively implementing physical electronic designs with track patterns | |
Ding et al. | Pin accessibility-driven detailed placement refinement | |
US20020170020A1 (en) | Method and system of modifying integrated circuit power rails | |
US7197738B1 (en) | Method and apparatus for routing | |
US9003349B1 (en) | Methods, systems, and articles of manufacture for implementing a physical electronic design with area-bounded tracks | |
US8065649B2 (en) | Method and apparatus for routing | |
US9213793B1 (en) | Methods, systems, and articles of manufacture for implementing electronic designs using flexible routing tracks | |
JP5731837B2 (ja) | 設計支援装置およびその情報処理方法 | |
US8856717B2 (en) | Shielded pattern generation for a circuit design board | |
US10089433B2 (en) | Method for triple-patterning friendly placement | |
US8015529B1 (en) | Methods and apparatus for diagonal route shielding | |
US7519934B2 (en) | System, method and program for designing a semiconductor integrated circuit using intersection ratios with standard cells | |
US7174529B1 (en) | Acute angle avoidance during routing | |
US20230306177A1 (en) | Using topological and geometric routers to produce curvilinear routes | |
US20230282635A1 (en) | Integrated circuit with non-preferred direction curvilinear wiring | |
US6496968B1 (en) | Hierarchical wiring method for a semiconductor integrated circuit | |
Chen et al. | Multilevel full-chip gridless routing with applications to optical-proximity correction | |
Tabrizi et al. | A detailed routing-aware detailed placement technique | |
JP5380969B2 (ja) | レイアウト設計方法、及び装置 | |
JP5900540B2 (ja) | レイアウト設計方法及びレイアウト設計支援プログラム | |
JP7306134B2 (ja) | 回路設計方法、プログラム、及び情報処理装置 | |
Taniguchi et al. | Two-layer Bottleneck Channel Track Assignment for Analog VLSI |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130617 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |