JP4311244B2 - 配線経路決定方法及びシステム - Google Patents

配線経路決定方法及びシステム Download PDF

Info

Publication number
JP4311244B2
JP4311244B2 JP2004079449A JP2004079449A JP4311244B2 JP 4311244 B2 JP4311244 B2 JP 4311244B2 JP 2004079449 A JP2004079449 A JP 2004079449A JP 2004079449 A JP2004079449 A JP 2004079449A JP 4311244 B2 JP4311244 B2 JP 4311244B2
Authority
JP
Japan
Prior art keywords
wiring
processing unit
wiring board
lead
virtual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004079449A
Other languages
English (en)
Other versions
JP2005267302A (ja
Inventor
一平 八谷
哲雄 佐々木
克幸 伊藤
弘之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2004079449A priority Critical patent/JP4311244B2/ja
Priority to US11/083,960 priority patent/US7251802B2/en
Publication of JP2005267302A publication Critical patent/JP2005267302A/ja
Application granted granted Critical
Publication of JP4311244B2 publication Critical patent/JP4311244B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing

Description

本発明はマルチチップモジュール(MCM)、プリント基板(PCB)等の多ピン部品を含んだ配線板の配線設計における端子間の配線パターンを求める配線経路決定方法及び配線経路決定システムに関する。
従来の配線設計は、配線コストを評価しながら配線を求める方法が一般的であり、更に先に求めた配線パターンが後の求める配線パターンの障害とならないようにするための配線順序を決定する特許文献1のような手法が用いられていた。
特開平9−198423号公報
一般的な経路探索のアルゴリズムを用いた場合、端子間を最短となる配線経路を割り当てる。したがって、従来の方法では、バスなどの配線の特性を揃えなければならない信号に対してはスルーホールを用いないという条件で配線するような場合には、適した配線結果が得られない場合がある。図2の左図に示すように、部品の向きや端子の並び順によっては複数の信号間で配線の接続関係が交差する。この場合では、図2の右図に示すように配線順序を制御しても配線パターンを揃えることは困難となる問題があった。
また、図3の左図に示すような線接続関係において配線処理を行った場合、図3の右図の例のように、先に求めた配線経路状態によって未接続の信号が発生するという問題も生じていた。
さらに、束信号のような信号グループが複数あり、同一信号グループ内の信号配線間の間隔に比べ、別の信号グループとの信号配線間の間隔を大きく空けなければならないという配線の制約条件がある場合について考える。例えば図4に示すように、点線の401、403、406、408の信号グループYと、実線の402、404、405、407の信号グループXの2種類の信号グループがあり、他グル−プ間の信号配線間隔の制限値が、同一配線グループ内の信号配線間隔より大きい場合の配線例である。このように、401と402、402と403、405と406、406と407、407と408のように他グループとの信号配線間隔の制約を守るために、配線間隔に必要となる配線領域が大きくなり、結果として他の配線領域を狭くするといった問題もある。
本発明の目的は、部品の向きや端子の並び順によって発生する配線の接続関係の交差を解消するような部品からの引き出し配線経路を求めることにより、使用する配線層を低減し実装密度を高いものにすることにある。
本発明では、配線の接続関係の交差を解消する為に部品の端子からの引き出し配線処理を全体の配線処理に先行して実行する。更に、引出し配線処理を最適に行うため、配線対象に接続された部品を仮想配線板上に移動して配線処理を行う。
実配線板から部品を移動する際、部品周辺の領域を実配線板上から切り出し仮想配線板上に移動する。そして仮想配線板上で部品の向きを最適な方向に回転および平行移動を行って配線にとって最適となる状態に配置して引出し配線方向を決定し、それぞれの端子間の配線を行う。そして、実配線板から切り出した領域に含まれる配線情報を仮想配線板から実配線板上に戻すことで、引出し配線処理が完了する。
最後に引出し配線処理で得られた引出し配線結果を用いて実配線板上で部品間の配線を行うことによって実現できる。
本発明によれば、配線の接続関係の交差を解消することでバスの配線特性を揃えることができ、また配線密度を上げることが可能となる。これにより、使用する配線層を低減して製造コストを下げることができる。
以下、本発明の実施例を図面を用いて説明する。
図1は本発明の第1の実施例に係る配線経路決定方法の処理手続きを示す。101は入力部で、配線板形状、配線禁止領域、部品形状、部品位置情報、ピン位置情報、ピン間の接続情報(以降、結線情報)といった配線板及び配線接続情報10と、束信号情報、配線幅、配線間隔長、配線長制限、ペア配線指示、スルーホールを用いた配線禁止情報といった配線制約情報20と、引出し配線処理を行う際の配線マージン領域や配線順序情報などの引出し配線処理を行う上で必要となる配線設定情報30を入力とする入力処理部である。
102は引出し配線処理部であり、仮想配線板を用いて、ピンから部品周辺の境界までの配線の引出し(以降、引出し配線)を行う。引出し配線処理部では仮想配線板への抽出処理部103、配置処理部104、仮想配線板上での配線処理部105、実配線板への引出し配線フィードバック処理部106の4つの処理部から構成され、引出し配線処理を行う対象ネット群に接続された部品の引出し配線の経路を決定する。以下4つの各処理部について説明する。
103は仮想配線板への抽出処理部であり、該当する信号グループに接続された部品に入力部で指定した配線マージン領域を加えた領域(以降、部品領域)で切り出し情報を仮想配線板上へ配置する。このとき、部品領域内に存在する配線禁止領域や既配線等の情報も抽出し、仮想配線板上に部品情報と一緒に配置する。
104は配置処理部で、仮想配線板上で各々の部品の向きやピンの並びを理想的な状態となるように移動や回転などの配置処理を行う。
105は仮想配線板上での配線処理部で、前記仮想配線板抽出処理部で仮想配線板上に配置した部品間の配線経路を決定する。
106は実配線板への引出し配線フィードバック処理部で、前記仮想配線板上での配線処理部の配線結果から、部品領域で切り出し、部品のピンからの引出し配線情報を実配線板上へフィードバック処理を行う。以上の4つの手続きを行うことで、部品の引出し配線処理が完了する。
107は引出し配線間の配線処理部であり、前記引出し配線処理部で求めた引出し配線の端点間の配線経路を決定する。
108は出力部であり、引出し配線処理部および引出し配線間配線処理部で決定した配線経路情報109を出力する。
以上の手続きにより、部品間の配線処理が完了する。
次に、図5から図9を用いて、図1に示した各処理部の動作説明を行う。
図5は仮想配線板への抽出処理部103の説明図である。511は実配線板であり、この実配線板上に多ピン部品である部品Aと部品Bが配置され、各端子間の接続関係が、507〜510の破線で示されている。ここでは、部品Aと部品Bに接続された4つの信号の引出し配線処理が対象であり、部品Aの配線マージンのX軸、Y軸成分が502、503、部品Bの配線マージンのX軸、Y軸成分が505、506であった場合、これらマージンが付加された部品領域501、504の大きさで切り出し、仮想配線板518の512、513に配置する。このとき、結線情報も同時に抽出され、514〜517の破線に示す。
図6は配置処理部104の動作説明図である。配置処理部では、仮想配線板上に抽出した部品領域を仮想配線板上で適切な位置関係に配置する処理を行う。配線対象であるピンの座標及びピン位置の広がりからそれぞれの部品からの引出し方向を求め、引出し方向が向かい合わせとなるように配置する。
このとき、お互いの切り出し領域の間に処理対象ネットの配線経路が並べられるようにある程度離れた距離に配置する。配置した後、一方の部品を回転させながら各端子間を直線で繋いだ接続線の交差数や距離のばらつきを計算し、これらの値が最も少ない位置関係を決定する。図6は実配線板から抽出した2つの部品領域を仮想配線板へ抽出し、仮想配線板の上で回転や移動などの配置処理を行う例である。まず、一方の部品Aを端子が集まっている辺の方向を引出し方向として配置する。次に部品Bを仮想配線板に配置する際、既配置の部品Aの部品領域601と、部品Bの部品領域602の間に、処理対象の信号の配線経路を並べることができるだけの間を空ける。
次に部品Aを固定した状態で、部品Bを90°ごと回転して交差数やばらつきを評価する。603、604、605、606は部品Bを0°、90°、180°、270°回転した仮想配線板の状態を示す。ここでは、部品Bを180°回転した状態が交差数や各配線のばらつきが最も少ないため、これを一番適切な位置関係と決定する。本実施例では、90°ごとの回転であったが、他の角度での回転を行ってもよい。
図7は仮想配線板上での配線処理部105の説明図である。701は前記配置処理部104での配置処理が完了した状態であり、仮想配線板上に部品と部品領域が配置されている。702〜705は結線情報であって、これらの信号に対して配線処理を行っていく。706は、結線情報702に対して配線処理を行った状態であり、708は配線対象ネットすべてに対して配線処理が完了し、配線処理部での処理が完了した状態である。
図8は実配線板への引出し配線フィードバック処理部106の説明図である。801は前記の仮想配線板上での配線処理が完了した状態であり、前記仮想配線板への抽出処理部で実配線板から仮想配線板上に切り出した部品領域802と803に含まれる配線情報を実配線板である804上の領域805と806にフィードバックを行う。このとき、仮想配線板上での回転処理を行った部品領域802、803は、実配線板上での方向に戻してそれぞれ805、806としてフィードバックする。
807〜810および811〜814は、フィードバック処理によって切り出された引出し配線情報である。このとき、配線領域の境界と引出し配線の接点である端点間が結線情報の端点となる。815〜818は更新された結線情報を示したものである。
図9は引出し配線間配線処理部107の説明図である。901は実配線板であって、部品Aの引出し配線結果902と、部品Bの引出し配線結果903の端点間を図8下図の実配線板の結線情報815〜818に従って配線処理を行う。904は引出し配線間の配線処理結果を示す。
図10は本発明の第2の実施例に係る仮想配線板表示/指示部を持ち、仮想配線板での結果の表示と修正を行う際のフロー図である。実施例1で示した図1の引出し配線処理部102に相当するものが1001で、この引出し配線処理について説明する。
仮想配線板への抽出処理部1002、配置処理部1003、仮想配線板上での配線処理部1004、実配線板への引出し配線フィードバック処理部1006は、実施例1で説明した処理部であり、図1のそれぞれ103、104、105、106と同様である。
1005は仮想配線板表示/指示部であり、仮想配線板上での引出し配線処理部1004での配線結果の表示を行う。また、その結果に対して、部品の配置位置や回転方向、引出し配線方向、配線層、配線経路等の修正を行ったり、或いは、指示情報としてそれらの情報を与えて再度引出し配線処理の指示を行う。訂正指示があった場合は、再度配置処理が必要かどうかを判定し、必要であれば配置処理部1003、又は仮想配線板上での配線処理部1004に遷移し再処理が行われる。
次に図11を用いて、第2の実施例の動作説明を行う。ここでは、引出し配線方向の変更指示ならびに仮想配線板上での引出し配線経路の変更指示の例を示す。
1101は仮想配線板の表示例であって部品Aおよび部品B間の配線結果を示している。また、1103は1101の引出し配線結果がフィードバックされた実配線板を示す。このとき、実配線板上の部品Bの引出し配線方向に配線禁止領域などの障害物
1105があるため、引出し配線間の配線が困難と予想される。そこで、部品Bの引出し配線方向を1104、すなわち仮想配線板における1102の方向に引出し配線方向の修正指示を与えることで、引出し配線処理部で再配置ならびに再配線が行われる。
これによる仮想配線板上の引出し配線結果を1106に示す。また、1113は1106の引出し配線結果がフィードバックされた実配線板を示す。先の引出し配線方向の修正指示によって配線禁止領域を通過しない引出し配線経路が確保されたが、今度は引出し配線経路の一部が相対的に長くなっている。そこで、仮想配線板表示部1106の仮想配線板において配線経路を直接修正する。ここでは、引出し配線経路1107、1108、1109を点線で示した1110、1111、1112のように修正するとする。
これによる仮想配線板上の再引出し配線処理結果を1115に示す。また、1116は1115の引出し配線結果がフィードバックされた実配線板を示す。
図12は本発明の第3の実施例に係るシステム構成図である。実施例1及び実施例2では、仮想配線板上の引出し配線結果を実配線板上にフィードバックした後、実配線板上で引出し配線間の配線処理を行うものであるが、引出し配線間の配線は行わないシステムについても考えることができる。この場合、引出し配線間の配線は一般的な配線処理ツールを用いてもよい。
1201は入力部で、配線板及び配線接続情報10と、配線制約情報20と、配線設定情報30とを入力とする入力処理部である。
1202は引出し配線処理部であり、引出し配線処理部では仮想配線板への抽出処理部1203、配置処理部1204、仮想配線板上での配線処理部1205、実仮想配線板表示/指示部1206、実配線板への引出し配線フィードバック処理部1207の5つの処理部から構成される。
1208は出力部であり、引出し配線処理部1202で決定した配線経路情報1209を出力する。各処理部の動作は、実施例1及び実施例2と同様の処理を行う。
次に、本発明の第4の実施例について説明する。図13は配線制約を持った配線板の例である。グループXとグループYは共に配線グループであり、これらの信号間の配線制約を図14に示す。α1とα2は信号グループXと信号グループYのそれぞれのグループ内信号の配線間の隣接配線間隔の制限値である。βは信号グループXと信号グループYの信号間の隣接配線間隔の制限値である。但し、平行となる部分の配線長が短い場合は、許容できる場合もある。
図15は配線板が隣接信号に関する配線制限を持つ場合についての図1の引出し配線処理部102内の仮想配線板上での配線処理部105の動作説明図である。1513は実配線板であって、部品Eと部品Fが配置され、結線情報が破線1504および1510である。1501は仮想配線板であって、1513における実配線板の部品Eと部品Fに対し、図1で示した仮想配線板における引出し配線処理部の仮想配線板への抽出処理部103、配置処理部104の処理が完了した状態を示す。ここで、1502、1503は部品E、部品Fの部品領域を示し、1504はここでの配線対象となる信号グループの信号配線の結線情報を示す。なお、信号グループ1504内にも信号配線間隔の制限値があるものとする。この条件の元に仮想配線板上での配線処理を行う。
1505は仮想配線板であって、1501の状態に対し図1で示した仮想配線板上での配線処理部105での処理が完了した状態である。1506は配線経路であって、先に示した配線間隔の制限を守った配線となっている。この後、図1で示した実配線板への引出し配線フィードバック処理部106での処理が行われ、部品領域に含まれる配線経路を実配線板に反映させる。1514はフィードバック処理後の実配線板を示す。
1507は仮想配線板であって、先のフィードバック処理が完了した後の1514の部品Eおよび部品Fに対して、信号グループ1510を処理対象として仮想配線板上への抽出処理部103および、配置処理部104での処理が完了した状態を示す。このとき、部品Eおよび部品Fの向きは先の1505の仮想配線板における部品の向きから180°回転した状態が一番適切なものとして選ばれたものとする。また、1508および1509は実配線板から抽出する際に部品領域に含まれていた既配線情報である。また、1510はここでの配線対象となる信号グループの信号配線の結線情報を示す。
1511は仮想配線板であって、1507の状態に対し、図1で示した仮想配線板上での配線処理部105での処理が完了した状態である。1512は配線経路であって、既配線1508と1509との隣接配線間隔の制限値を守った配線となっている。この後、図1で示した実配線板への引出し配線フィードバック処理部106での処理が行われ、部品領域に含まれる配線経路を実配線板に反映される。この結果を1515に示す。以上により対象となるすべての引出し配線処理が完了する。
また、図16は配線板が隣接信号に関する配線制限を持つ場合についての引出し配線間の配線処理部107の動作説明図である。図16の上図は、図15の引出し配線処理がすべて完了し引き出し配線経路が実配線板にフィードバックされた状態を示す。また、1601〜1604は信号グループY、1605〜1608は信号グループXを示す。なお、信号グループXと信号グループYには、図14に示す配線制約を持つ。これらの制約条件の元で引出し配線間の配線処理を行った状態を図16の下図に示す。ここで、1609〜1612は、信号グループYの配線経路であって、1613〜1616は、信号グループXの配線経路を示す。このように同一グループ内の配線間隔や他グループ間の配線間隔を守った配線経路となる。
以上により、配線制約を守った引出し配線処理や、引出し配線間の処理を行うことによって、図4に示した結果と比較すると配線間隔に必要となる配線領域が小さくなり、実装密度を高めた配線となる。
次に、本発明の第5の実施例として、図17を用いて1つの部品に着目して引出し配線を決定する方法について説明する。
1701は実配線板であって、部品G、H、I、Jが配置された状態であり、部品Gから部品H〜Jへの信号が引出し配線処理対象であるとする。
ここで、部品Gを部品領域で仮想配線板への抽出処理を行う。このとき、1702〜1707の結線情報と、これら結線情報と部品領域の外形と交差した点の周辺領域1708〜1710も抽出する。抽出処理結果の仮想配線板の状態を1711に示す。
次に引出し配線対象の信号の部品端子と、交差領域間の配線処理を行う。ここで、接続先の部品が同じとなる1702と1703、1704と1705、1706と1707の信号グループにおいて、それぞれ交差領域1708、1709、1710内の任意の点までの配線経路でよい。
配線処理が完了した仮想配線板の結果を、1712に示す。ここで、1713〜1718は配線対象の信号に接続された部品端子と交差領域間での配線結果である。
次に実配線板へのフィードバック処理が行われる。実配線板へのフィードバック処理後の実配線板の結果を1719に示す。
なお、1つの部品について着目する場合は、仮想配線板ではなく、実配線板での部品領域内の配線経路を求める方法もある。
本発明の構成図の例である。(実施例1) 従来技術での配線実施例1である。 従来技術での配線実施例2である。 従来技術での配線実施例3である。 本発明の仮想配線板への抽出処理部の説明図である。(実施例1) 本発明の配置処理部の説明図である。(実施例1) 本発明の仮想配線板上での配線処理部の説明図である。(実施例1) 本発明の実配線板への引出し配線フィードバック処理部の説明図である。(実施例1) 本発明の引出し配線間の配線処理部の説明図である。(実施例1) 本発明の仮想配線板表示/指示部のフロー図である。(実施例2) 本発明の仮想配線板表示/指示部の説明図である。(実施例2) 本発明の構成図の例である。(実施例3) 隣接信号に関する配線制約を持つ場合の例である。 (実施例4) 隣接信号に関する配線制約の説明図である。(実施例4) 隣接信号に関する配線制約を持つ場合の配線処理部の説明図である。(実施例4) 隣接信号に関する配線制約を持つ場合の引出し配線間の配線処理部の説明図である。(実施例4) 1つの部品に着目し、引出し配線を決定する方法 の説明図である。(実施例5)
符号の説明
101 入力部
102 引出し配線処理部
103 仮想配線板への抽出処理部
104 配置処理部
105 仮想基板上での配線処理部
106 実配線への引出し配線フィードバック処理部
107 引出し配線間の配線処理部
108 出力部

Claims (4)

  1. 多ピン部品を含んだ配線板の配線経路決定システムにおいて、配線板及び配線接続情報と配線制約情報と配線設定情報とを入力する入力部と、前記入力部で入力された各種配線情報により部品ピンから部品周辺の境界までの配線(以下、引出し配線)の配線経路を決定する引出し配線処理部と、前記引出し配線処理部で決定された配線経路情報を出力する出力部とを有する配線経路決定システムであって、前記引出し配線処理部は、ネットに接続された1つ或いは複数の部品を部品周辺の領域で切り出して仮想配線板上に抽出する抽出処理部と、前記抽出処理部で抽出処理を行った後に仮想配線板上で一方の部品を回転させながら各端子間を直接繋いだ接続線数の交差数や距離のばらつきを計算し、交差数やばらつきの値が最も少ない位置関係を決定して各々の部品を配置する配置処理部と、前記配置処理部で前記仮想配線板上に配置した部品間の配線経路を決定する配線処理部と、前記仮想配線板上の配線経路を前記抽出処理部で切り出した大きさで再度切り出した引出し配線情報を元の実配線板上での回転方向に変換し実配線板に戻して引出し配線形状を決定するフィードバック処理部とを有することを特徴とする配線経路決定システム。
  2. 前記引出し配線処理部は、仮想配線板上の引出し配線結果の表示を行い、部品の配置位置や回転方向、引出し配線方向、配線層、配線経路等の修正を行う、或いは、指示情報としてそれらの情報を与えて再度引出し配線処理を行わせる仮想配線板表示/指示部を有することを特徴とする請求項1記載の配線経路決定システム。
  3. 前記引出し配線処理部で決定された引出し配線の配線間の配線経路を決定する引出し配線間配線処理部を有し、前記出力部は前記引出し配線処理部と前記引出し配線間配線処理部で決定した配線経路情報を出力することを特徴とする請求項1乃至2記載の配線経路決定システム。
  4. 前記引出し配線処理部内の配線処理部および前記引出し配線間配線処理部は、隣接信号に関する配線制約を考慮して配線経路を決定することを特徴とする請求項1乃至3記載の配線経路決定システム。
JP2004079449A 2004-03-19 2004-03-19 配線経路決定方法及びシステム Expired - Fee Related JP4311244B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004079449A JP4311244B2 (ja) 2004-03-19 2004-03-19 配線経路決定方法及びシステム
US11/083,960 US7251802B2 (en) 2004-03-19 2005-03-21 Method and system for deciding a wiring route

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004079449A JP4311244B2 (ja) 2004-03-19 2004-03-19 配線経路決定方法及びシステム

Publications (2)

Publication Number Publication Date
JP2005267302A JP2005267302A (ja) 2005-09-29
JP4311244B2 true JP4311244B2 (ja) 2009-08-12

Family

ID=35091782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004079449A Expired - Fee Related JP4311244B2 (ja) 2004-03-19 2004-03-19 配線経路決定方法及びシステム

Country Status (2)

Country Link
US (1) US7251802B2 (ja)
JP (1) JP4311244B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8060849B2 (en) * 2008-02-26 2011-11-15 Mentor Graphics Corporation Automatic bus routing
US8479134B2 (en) * 2009-12-23 2013-07-02 Cadence Design Systems, Inc. Method and system for specifying system level constraints in a cross-fabric design environment
US8527929B2 (en) * 2009-12-23 2013-09-03 Cadence Design Systems, Inc. Method and system for optimally connecting interfaces across multiple fabrics
US9710595B2 (en) * 2010-02-24 2017-07-18 International Business Machines Corporation Multi-view user interface for server cabling display
JP5531731B2 (ja) * 2010-03-31 2014-06-25 富士通株式会社 配線設計支援方法、配線設計支援プログラム、及び配線設計支援装置
US9026982B2 (en) 2013-03-04 2015-05-05 Simplify Design Automation, Inc. Wiring board design system and wiring board design method
JP6314619B2 (ja) 2014-04-10 2018-04-25 富士通株式会社 設計支援プログラム、設計支援方法及び設計支援装置
US11126780B1 (en) * 2018-11-12 2021-09-21 Synopsys, Inc. Automatic net grouping and routing
CN113626909B (zh) * 2021-07-26 2023-07-21 武汉大学 基于图算法的电气回路自动化分析与图纸生成方法及设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61199166A (ja) * 1985-03-01 1986-09-03 Nec Corp 配線経路探索装置
US5361214A (en) * 1990-07-09 1994-11-01 Kabushiki Kaisha Toshiba Method for automatically determining wiring routes
US5729469A (en) * 1992-12-07 1998-03-17 Matsushita Electric Industrial Co., Ltd. Wiring method and system for integrated circuit
JPH09198423A (ja) 1996-01-23 1997-07-31 Fujitsu Ltd 自動配線方法および自動配線装置
JP4515544B2 (ja) * 1998-09-25 2010-08-04 株式会社日立製作所 半導体集積回路の配線条件処理方法
JP3196894B2 (ja) * 1999-07-08 2001-08-06 インターナショナル・ビジネス・マシーンズ・コーポレ−ション プリント配線基板設計装置及び設計方法
JP4136495B2 (ja) * 2001-08-08 2008-08-20 株式会社日立製作所 方向性結合器を含む回路の設計支援装置、その設計支援プログラム、及び回路の設計方法
JP2003249591A (ja) * 2002-02-26 2003-09-05 Nec Electronics Corp エリアio型半導体装置の配線基板の設計方法
JP3963843B2 (ja) * 2002-03-22 2007-08-22 シャープ株式会社 回路基板の接続構造およびその形成方法、ならびに回路基板の接続構造を有する表示装置
JP2004287681A (ja) * 2003-03-20 2004-10-14 Hitachi Ltd 配線設計支援システム、および、配線設計支援方法
US7073149B2 (en) * 2004-03-03 2006-07-04 Xilinx, Inc. System for representing the logical and physical information of an integrated circuit

Also Published As

Publication number Publication date
US7251802B2 (en) 2007-07-31
JP2005267302A (ja) 2005-09-29
US20050235243A1 (en) 2005-10-20

Similar Documents

Publication Publication Date Title
US7251802B2 (en) Method and system for deciding a wiring route
US20050229138A1 (en) Automatic wiring method and apparatus for semiconductor package and automatic identifying method and apparatus for semiconductor package
US8225268B2 (en) Wiring design method for wiring board
EP1705590A1 (en) Automatic trace determination method and computer program thereof
JP4859513B2 (ja) 配線設計方法及びその設計装置
JP4562625B2 (ja) 自動配線決定方法、およびこの自動配線決定処理をコンピュータに実行させるためのコンピュータプログラム
US7389486B2 (en) Arc routing system and method
JP3157732B2 (ja) 対話型配線パターン作成システム
JP4663473B2 (ja) 半導体装置設計支援装置、半導体装置設計支援方法、その方法をコンピュータにより実行可能なプログラム、及び、そのプログラムを記録した記録媒体
JP2827271B2 (ja) プリント板cad装置
JPH07296027A (ja) プリント基板の自動束配線ルート決定方法
JP2002334124A (ja) プリント配線板における配線幅調整装置及び配線幅調整方法
JP2566788B2 (ja) プリント板の配線方式
JPH1065007A (ja) 半導体集積回路の設計装置および設計方法
US20090007049A1 (en) Automatic trace design method
JPH0314181A (ja) 部品の自動配置処理方式
JP3063415B2 (ja) 印刷配線板の計算機支援設計装置
TW201928721A (zh) 依據模板資料於模板上布線之系統及其方法
JP2713969B2 (ja) 自動配線パターン設定方式
JP2620005B2 (ja) 配置配線決定方法
JPH0798723A (ja) プリント板部品配置評価方法
JP2523703B2 (ja) 半導体集積回路の自動配線方法
JP2867522B2 (ja) 回路接続情報の表示装置
JP2005174014A (ja) 部品クリアランスチェック装置
JPH09198423A (ja) 自動配線方法および自動配線装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060424

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090421

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090504

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120522

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120522

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120522

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130522

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130522

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees