JP2011128817A - プリント基板設計支援プログラムおよび支援方法 - Google Patents
プリント基板設計支援プログラムおよび支援方法 Download PDFInfo
- Publication number
- JP2011128817A JP2011128817A JP2009285768A JP2009285768A JP2011128817A JP 2011128817 A JP2011128817 A JP 2011128817A JP 2009285768 A JP2009285768 A JP 2009285768A JP 2009285768 A JP2009285768 A JP 2009285768A JP 2011128817 A JP2011128817 A JP 2011128817A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- layer
- return current
- signal
- interlayer distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】 本発明に係る設計支援方法は、絶縁層を挟む複数の導電層とを有する多層構造のプリント基板における信号電流に対するリターン電流経路を検査するための設計支援方法であって、前記プリント基板の設計情報を取得する取得ステップと、前記設計情報を用いて前記複数の導電層を特定する特定ステップと、前記設計情報を用いて、前記特定された導電層間の層間距離を取得する取得ステップと、前記層間距離に基づき、前記特定された導電層に対するリターン電流の経路の検査を行うか否かを設定する設定ステップとを有する。
【選択図】 図4
Description
図1は、本実施形態を実施するためのプリント基板設計支援装置を含むコンピュータ装置の概略構成を説明するための図である。図1において、中央処理装置(CPU)10は、装置全体を制御する装置である。主記憶装置11は、読み出し専用記憶装置(ROM)やCPU10が計算処理時に一時的な読み書きを行う記憶装置(RAM)を含む装置である。表示装置12は、ブラウン管や液晶ディスプレイなどに代表される装置である。入力装置13は、ユーザが各指示を入力するためのマウスやキーボードに代表される装置である。外部記憶装置14は、ハードディスク、フロッピー(登録商標)ディスク、CD、DVD、MD等の記録媒体へのデータの読み書きに利用される装置である。出力装置15は、表示装置12に出力された計算結果等を印刷するためのプリンタなどに代表される装置である。バス16は、アドレスバス、データバス、制御バスなど各構成間において情報を伝達する。処理プログラム14aは、コンピュータ装置内にインストールまたは保持されたプログラムである。設計情報14bは、プリント基板に関わる情報である。具体的には、以下の情報を含む。まず、多層構造のプリント基板の層構成および層間距離に関する情報である。加えて、プリント基板に実装される部品の位置座標や端子が接続される導電体部分の形状および大きさ等の部品情報、部品間配線の配線名および配線図形を構成する各点の位置座標等の配線情報である。電流配分率データ14cは、信号層から上下両側に絶縁層を挟んで隣接する隣接導電層までの層間距離とそれぞれの層間距離に対する電流配分率の値がそれぞれ記録されたデータである。
以下、本実施例にかかるプリント基板設計支援プログラムの動作を図4のフローチャートと図5から図11までの図面を用いて説明する。
次に、本実施例にかかるプリント基板設計支援プログラムの処理動作を図6から図11を用いて詳細に説明する。
本実施例では、信号層に対する近接側隣接導電層は、チェック対象層として必ず設定される例を挙げて説明した。これは、一般に信号電流に対するリターン電流経路を確保することが必要とされており、その上で電流配分率の大きい近接側隣接導電層に対してはリターン電流経路の確保を確実に実施すべきだからである。リターン電流の分断または迂回に起因する放射ノイズの大きさは、分断された、または迂回するリターン電流が大きくなるにつれ、大きくなる。一方で、リターン電流が小さい場合は放射ノイズが小さいため、リターン電流が分断または迂回していても問題とならない場合がある。最大閾値ymaxを50[%]以上に設定する必要がある場合には、近接側隣接導電層に対してもチェック対象層にするかどうかの判定を行ってもよい。この場合、図3(b)に示す電流配分率データには、x2の最小値としてx1よりも小さい近い値まで記載される。そして、信号層の上下両側の隣接導電層に対して、ステップS405の処理でリターン電流配分率を算出すればよい。
本実施例では、電流配分率データ14cを用いない。したがって、本実施例の装置構成は図1の装置構成から外部記憶情報14内の電流配分率データ14cを省略したものとなる。その他の装置構成は、実施例1と同様であるため、詳細な説明は省略する。また、本実施例を実施するための機能構成は、図2において電流配分率算出部22cおよび電流配分率データ14cを省略した構成となる。また、チェック対象層判定部22d以外の各機能部分の機能内容は、実施例1と同様であるため、説明を省略する。そして、チェック対象層判定部22dには、条件設定部22aで入力した閾値と比較するための比較値を算出する機能が追加されている。
本実施例のプリント基板設計支援方法およびプログラムの処理手順を説明するフローチャートは、実施例1で説明した図4のフローチャートと同様である。ただし、ステップS401で設定する判定条件およびステップS405で算出する比較値が実施例1とは異なる。したがって、ステップS401およびステップS405以外の処理に関わる説明を省略する。また、特に記載が無い限り、フローチャートにおける各ステップはCPU10によって処理・制御される。
以下、図6のプリント基板の模式的図面に本実施例における図4のフローチャートを適用した場合の処理動作について詳細に説明する。ただし、本実施例におけるフローチャートの説明の場合と同様、ステップS401およびステップS405以外の処理動作については、実施例1と同様であるので、簡潔に説明する。
本実施例の装置構成は、実施例1で示した図1の装置構成と同様である。したがって、詳細な説明を省略する。本実施例の機能構成は、実施例1で示した図2の機能構成からチェック対象層判定部22dを省略した構成となる。したがって、詳細な説明は省略する。
図13は、本実施例によるプリント基板設計支援方法およびプログラムにおける処理手順の好適な一例を説明するためのフローチャートである。図13のフローチャートは、図4のフローチャートのステップS401およびステップS409がステップS1300およびステップS1301に置き換えられ、ステップS406からステップS408が省略され、さらにステップS1302が追加されている。
以下、図13のフローチャートを図14のプリント基板の模式的図面に適用した場合の処理動作について説明する。
Claims (12)
- 絶縁層を挟む複数の導電層とを有する多層構造のプリント基板における信号電流に対するリターン電流経路を検査するための設計支援プログラムであって、
前記プリント基板の設計情報を取得する取得ステップと、
前記設計情報を用いて前記複数の導電層を特定する特定ステップと、
前記設計情報を用いて、前記特定された導電層間の層間距離を取得する取得ステップと、
前記層間距離に基づき、前記特定された導電層に対するリターン電流の経路の検査を行うか否かを設定する設定ステップと
を有することを特徴とする設計支援プログラム。 - 前記層間距離に対する閾値を取得する閾値取得ステップとをさらに有し、
前記設定ステップは、前記閾値と前記層間距離とに基づき、前記リターン電流の経路の検査を行うか否かを設定することを特徴とする請求項1に記載の設計支援プログラム。 - 前記特定ステップは、前記信号電流が流れる配線を含む信号層と、前記信号層を挟む2つの前記絶縁層を挟んで隣り合う2つの隣接導電層を特定することを特徴とする請求項1又は2に記載の設計支援プログラム。
- 前記層間距離に対する閾値を取得する閾値取得ステップとをさらに有し、
前記閾値は、前記2つの隣接導電層におけるリターン電流の配分率に対する閾値であることを特徴とする請求項3に記載の設計支援プログラム。 - 前記設定ステップは、前記閾値を用いて、前記2つの隣接導電層のうちの前記信号層から前記隣接導電層までの層間距離が小さい方の片側の前記隣接導電層か、または前記2つの隣接導電層うちの両方の前記隣接導電層かのいずれかを判定し、前記判定された隣接導電層におけるリターン電流の検査を行うか否か設定することを特徴とする請求項4に記載の設計支援プログラム。
- 前記閾値は、前記信号層から前記2つの隣接導電層までのそれぞれの前記層間距離の比率に対する閾値であることを特徴とする請求項4に記載の設計支援プログラム。
- 前記設定ステップにより前記検査を行うと設定された導電層について、前記設計情報を用いて前記リターン電流の経路を算出する算出ステップと、
前記算出ステップにより算出された経路を報知する報知ステップとを、
さらに有することを特徴とする請求項1乃至6のいずれか1項に記載の設計支援プログラム。 - 前記報知ステップは、前記算出された経路の分断箇所を報知することを特徴とする請求項7に記載の設計支援プログラム。
- 前記設定ステップは、前記層間距離と前記配分率との関係を示す電流配分率情報を取得する取得ステップとを備え、
前記配分率を、前記層間距離と前記電流配分率情報とに基づいて算出する算出ステップとを、さらに有することを特徴とする請求項4に記載の設計支援プログラム。 - 前記閾値取得ステップは、前記信号電流の周波数または遷移時間に対する第2の閾値をさらに取得し、
前記設定ステップは、前記第2の閾値を用いて、前記2つの隣接導電層のうちの前記信号層から前記隣接導電層までの層間距離が小さい方の片側の前記隣接導電層か、または前記2つの隣接導電層のうちの両方の隣接導電層かのいずれかを判定し、前記判定された隣接導電層におけるリターン電流の経路の検査を行うか否かを設定することを特徴とする請求項4に記載の設計支援プログラム。 - 前記設定ステップは、前記算出された経路それぞれに前記配分率に基づいて重み付けを付与することを特徴とする請求項9に記載の設計支援プログラム。
- 絶縁層を挟む複数の導電層とを有する多層構造のプリント基板における信号電流に対するリターン電流経路を検査するための設計支援方法であって、
前記プリント基板の設計情報を取得する取得工程と、
前記設計情報を用いて前記複数の導電層を特定する特定工程と、
前記設計情報を用いて、前記特定された導電層間の層間距離を取得する取得工程と、
前記層間距離に基づき、前記特定された導電層に対するリターン電流の経路の検査を行うか否かを設定する設定工程と
を有することを特徴とする設計支援方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009285768A JP2011128817A (ja) | 2009-12-16 | 2009-12-16 | プリント基板設計支援プログラムおよび支援方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009285768A JP2011128817A (ja) | 2009-12-16 | 2009-12-16 | プリント基板設計支援プログラムおよび支援方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011128817A true JP2011128817A (ja) | 2011-06-30 |
Family
ID=44291358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009285768A Pending JP2011128817A (ja) | 2009-12-16 | 2009-12-16 | プリント基板設計支援プログラムおよび支援方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011128817A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012155489A (ja) * | 2011-01-25 | 2012-08-16 | Canon Inc | 設計支援装置およびその情報処理方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000331048A (ja) * | 1999-05-19 | 2000-11-30 | Nec Corp | プリント基板のリターンパス分断チェックシステム |
JP2002056043A (ja) * | 2000-06-02 | 2002-02-20 | Sony Corp | プリント基板の配線構造チェックシステム |
JP2007011629A (ja) * | 2005-06-29 | 2007-01-18 | Toshiba Corp | プリント配線基板のリターンパスチェックシステム |
JP2007226566A (ja) * | 2006-02-23 | 2007-09-06 | Fujitsu Ltd | リターンルート探索装置、回路設計装置、リターンルート探索プログラム、および回路設計プログラム |
JP2008198002A (ja) * | 2007-02-14 | 2008-08-28 | Sony Corp | 配線チェックシステム及び配線チェック方法 |
JP2009146271A (ja) * | 2007-12-17 | 2009-07-02 | Sharp Corp | 基板評価装置、基板評価方法、基板評価プログラム、および基板評価プログラムを格納した記録媒体 |
-
2009
- 2009-12-16 JP JP2009285768A patent/JP2011128817A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000331048A (ja) * | 1999-05-19 | 2000-11-30 | Nec Corp | プリント基板のリターンパス分断チェックシステム |
JP2002056043A (ja) * | 2000-06-02 | 2002-02-20 | Sony Corp | プリント基板の配線構造チェックシステム |
JP2007011629A (ja) * | 2005-06-29 | 2007-01-18 | Toshiba Corp | プリント配線基板のリターンパスチェックシステム |
JP2007226566A (ja) * | 2006-02-23 | 2007-09-06 | Fujitsu Ltd | リターンルート探索装置、回路設計装置、リターンルート探索プログラム、および回路設計プログラム |
JP2008198002A (ja) * | 2007-02-14 | 2008-08-28 | Sony Corp | 配線チェックシステム及び配線チェック方法 |
JP2009146271A (ja) * | 2007-12-17 | 2009-07-02 | Sharp Corp | 基板評価装置、基板評価方法、基板評価プログラム、および基板評価プログラムを格納した記録媒体 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012155489A (ja) * | 2011-01-25 | 2012-08-16 | Canon Inc | 設計支援装置およびその情報処理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7350175B2 (en) | Circuit board design system, design data analysis method and recording medium with analysis program recorded thereon | |
KR101139080B1 (ko) | 프린트 기판 시험 지원 장치, 프린트 기판 시험 지원 방법 및 프린트 기판 시험 지원 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 | |
JP5731837B2 (ja) | 設計支援装置およびその情報処理方法 | |
JP5212296B2 (ja) | 配線設計支援装置、配線設計支援方法、及び配線設計支援プログラム | |
JP2007011629A (ja) | プリント配線基板のリターンパスチェックシステム | |
JP2010020644A (ja) | プリント基板設計支援プログラム、記録媒体及びプリント基板設計支援方法 | |
JP4633666B2 (ja) | 基板設計支援装置及び基板設計支援プログラム | |
JP2011128817A (ja) | プリント基板設計支援プログラムおよび支援方法 | |
US8132145B2 (en) | Printed circuit board design support method and apparatus | |
JP5949759B2 (ja) | 配線チェック装置及び配線チェックシステム | |
JP4283647B2 (ja) | レイアウトチェックシステム | |
JP2009211405A (ja) | 多層プリント配線基板のプレーン跨ぎ配線チェックシステム、方法、プログラム、及び情報記録媒体 | |
JP5082793B2 (ja) | プリント基板設計支援装置、プリント基板設計支援方法およびプリント基板設計支援プログラム | |
JP2009146271A (ja) | 基板評価装置、基板評価方法、基板評価プログラム、および基板評価プログラムを格納した記録媒体 | |
WO2012073917A1 (ja) | 配線チェック装置及び配線チェックシステム | |
JP2006127495A (ja) | 配線基板の設計システム、設計データの解析方法および解析プログラム | |
JP2000331048A (ja) | プリント基板のリターンパス分断チェックシステム | |
JP5253244B2 (ja) | プリント基板設計支援プログラム、方法及び装置 | |
JP5991034B2 (ja) | 電気特性検出方法及び検出装置 | |
JP4082906B2 (ja) | プリント基板cadにおけるクリアランスチェック方法及びコンピュータプログラム | |
JP2011210085A (ja) | 図面検証システム | |
JP4946753B2 (ja) | 多層回路基板解析システム、多層回路基板解析方法及び多層回路基板解析プログラム | |
White et al. | Simultaneous determination of electrical conductivity and thickness of nonmagnetic metallic foils using two-sided multifrequency eddy current techniques | |
JP2011043981A (ja) | 帰路電流経路チェックシステム、帰路電流経路チェック方法および電子機器 | |
JP2008158566A (ja) | シミュレーション装置、シミュレーションプログラム、シミュレーションプログラムが格納された記録媒体およびシミュレーション方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130924 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131203 |