JP2012155489A - 設計支援装置およびその情報処理方法 - Google Patents

設計支援装置およびその情報処理方法 Download PDF

Info

Publication number
JP2012155489A
JP2012155489A JP2011013373A JP2011013373A JP2012155489A JP 2012155489 A JP2012155489 A JP 2012155489A JP 2011013373 A JP2011013373 A JP 2011013373A JP 2011013373 A JP2011013373 A JP 2011013373A JP 2012155489 A JP2012155489 A JP 2012155489A
Authority
JP
Japan
Prior art keywords
path
route
information
point
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011013373A
Other languages
English (en)
Other versions
JP5731837B2 (ja
Inventor
Toshitomo Sadamatsu
俊智 定松
Shinichi Hama
伸一 濱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2011013373A priority Critical patent/JP5731837B2/ja
Priority to US13/347,078 priority patent/US8832637B2/en
Priority to KR1020120006493A priority patent/KR101461598B1/ko
Publication of JP2012155489A publication Critical patent/JP2012155489A/ja
Application granted granted Critical
Publication of JP5731837B2 publication Critical patent/JP5731837B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking
    • G06F30/3308Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312Timing analysis
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00Details relating to the type of the circuit
    • G06F2115/12Printed circuit boards [PCB] or multi-chip modules [MCM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/12Timing analysis or timing optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】 信号線の信号に対応するリターン電流の経路が分断される分断箇所において、信号線の近傍を通るリターン電流の迂回経路を示す情報を作成する。
【解決手段】 情報抽出部21は、プリント基板における少なくとも部品、導電層の配置、各導電層の導体パターン、および、導電層の間を電気的に接続するビアのレイアウトを示すレイアウト情報をメモリから取得する。信号経路情報作成部221は、レイアウト情報を参照して、一つの信号線の経路を示す情報を作成する。分断箇所検出部222は、レイアウト情報および信号経路情報を参照して、信号線の信号に対応するリターン電流の経路が分断される分断箇所を検出する。分断近傍点特定部224から迂回経路作成部228は、レイアウト情報および信号経路情報を参照して、分断箇所において、リターン電流が迂回する迂回経路を示す情報を作成する。
【選択図】 図2

Description

本発明は、プリント基板の設計支援に関する。
電子機器の高速化、高機能化に伴い、電子機器が高い周波数成分を含む信号(以下、高速信号)を扱うようになり、電子機器から発生する放射ノイズの問題が顕在化している。放射ノイズの主な発生要因として、高速信号の信号路の近傍に誘起される「リターン電流」の分断や迂回が知られている。
プリント基板の設計段階においてリターン電流の分断や迂回を回避するには、プリント基板のコンピュータ支援設計(CAD)データに基づき、簡易的にリンターン電流の経路(以下、リターン経路)を導出してリターン経路を可視化する。そして、プリント基板の設計者または検図者がリターン電流の分断や迂回を視覚的に判定し、導体パターンや部品配置を修正する必要性を判断して、必要な場合は導体パターンや部品配置を修正する。
リターン経路の導出方法として、次の技術が提案されている。
特許文献1の発明は、信号線の曲折点、層間接続用のビア、リターン電流が誘起される導体パターンの境界と信号線の交点を、信号線に沿って番号付したノードとする。次に、各ノードから、リターン経路が通る可能性があるノードをリターンノード候補として選択する。そして、番号順にリターンノード候補を結んだ経路をリターン経路とする。
また、特許文献2の発明は、信号線が布線された層(以下、信号層)ごとにチェック対象の層を選択し、選択した層においてリターン経路がスリット(非導体部)を跨ぐ箇所を抽出する。次に、スリットを跨ぐ箇所ごとに、その周囲に配置されたバイパスコンデンサとビアを抽出し、バイパスコンデンサやビアがリターン電流をバイパスできるか否か、言い換えればバイパス経路が存在するか否かを判定する。そして、判定範囲を示す情報に基づき、判定範囲内にバイパス経路が存在するか否か、言い換えればバイパス経路が有効か否かを判定する。
また、特許文献3の発明は、信号線の線幅を第一の係数で拡大した拡大領域と各層の電位が固定された領域(例えばグラウンドパターンや電源パターンなど)が重なる重畳領域を検出する。次に、重畳領域が拡大領域内で連続する場合は、その拡大領域を通るリターン経路を探索する。他方、重畳領域が拡大領域内で不連続の場合は、不連続部分において第一の係数よりも大きい第二の係数で信号線の線幅を拡大した範囲を迂回し、連続部分において拡大領域内を通るリターン経路を探索する。
ところで、信号線の近傍に誘起されるリターン電流は、信号層に隣接する層(以下、隣接層)においてスリットにより分断されると、多くの場合、信号層の電位が固定された領域(以下、固定電位領域)を流れる。
特許文献1の発明は、リターンノード候補の間のリターン経路の候補として、信号層の固定電位領域を通る経路を抽出する。しかし、スリットを迂回する経路の長さが、固定電位領域を通る経路より短い場合、スリットを迂回する経路をリターン経路として採用する。つまり、リターン電流の分断箇所を迂回する経路として、信号線の近傍を通る経路が優先されるとは限らない。
また、特許文献2の発明は、リターン電流の分断箇所の周囲のビアやバイパスコンデンサを抽出してバイパス経路が存在するか否かの判定、バイパス経路が有効か否かの判定を行う。しかし、バイパス経路の具体的な導出方法についての説明はない。
また、特許文献3の発明は、拡大領域と、信号層の固定電位領域との重畳領域において、不連続箇所(つまり、リターン電流の分断箇所)がある場合、隣接層においてリターン経路を導出するわけではない。つまり、文献1の発明と同様に、リターン電流の分断箇所を迂回する経路として、信号線の近傍を通る経路が導出されるとは限らない。
特開2009-146271号公報 特開2007-11629号公報 特許第3977638号公報
本発明は、信号線の信号に対応するリターン電流の経路が分断される分断箇所において、信号線の近傍を通るリターン電流の迂回経路を示す情報を作成することを目的とする。
本発明は、前記の目的を達成する一手段として、以下の構成を備える。
本発明にかかる設計支援装置は、プリント基板の設計を支援する設計支援装置であって、プリント基板における少なくとも部品、導電層の配置、各導電層の導体パターン、および、導電層の間を電気的に接続するビアのレイアウトを示すレイアウト情報をメモリから取得するレイアウト情報の取得手段と、前記レイアウト情報を参照して、一つの信号線の経路を示す情報を作成する信号経路情報の作成手段と、前記レイアウト情報および前記信号経路情報を参照して、前記信号線の信号に対応するリターン電流の経路が分断される分断箇所を検出する検出手段と、前記レイアウト情報および前記信号経路情報を参照して、前記分断箇所において、前記リターン電流が迂回する迂回経路を示す情報を作成する迂回経路情報の作成手段とを有することを特徴とする。
本発明によれば、信号線の信号に対応するリターン電流の経路が分断される分断箇所において、信号線の近傍を通るリターン電流の迂回経路を示す情報を作成することができる。
実施例の設計支援処理を実行するコンピュータ装置の構成例を説明するブロック図。 実施例の設計支援処理を実行する支援プログラムの機能構成例を説明するブロック図。 プリント基板のレイアウト情報の一例を示す図。 プリント基板のレイアウト情報の一例を示す図。 経路探索処理の一例を説明するフローチャート。 迂回経路の作成処理の詳細を説明するフローチャート。 迂回経路の作成処理の詳細を説明するフローチャート。 投影経路を説明する図。 導電層における分断箇所付近を拡大した様子を示す図。 迂回経路の表示例を示す図。 迂回経路の別の表示例を示す図。 迂回経路を評価を説明する図。 実施例2の経路探索処理を説明するフローチャート。 条件の設定画面の一例を示す図。 実施例2のプリント基板のレイアウト情報の一例を示す図。 導電層における分断箇所付近を拡大した様子を示す図。 導電層における分断箇所付近を拡大した様子を示す図。 迂回経路の表示例を示す図。 迂回経路の別の表示例を示す図。 迂回経路情報の一例を示す図。
以下、本発明にかかる実施例の設計支援装置およびその情報処理を図面を参照して詳細に説明する。なお、以下では、簡単のために、リターン電流が通るリターン経路が接地電位の導体パターンであるグラウンドパターンに存在するとして説明する。しかし、電位が固定された電源パターンや静電シールド用の導体パターンなど、固定電位領域にもリターン経路が存在可能であることは言うまでもない。
[装置の構成]
図1のブロック図により実施例の設計支援処理を実行するコンピュータ装置の構成例を説明する。
CPU101は、RAM102をワークメモリとして、ROM103やハードディスクドライブ(HDD)108などの不揮発性メモリに格納されたOSを含む各種プログラムを実行し、システムバス107を介して、後述する構成を制御する。HDD108が格納する各種プログラムには、後述するプリント基板設計支援プログラムが含まれる。
汎用インタフェイス(I/F)104は、例えばUSBのようなシリアルバスインタフェイスで、マウスやキーボードなどの入力デバイス111が接続される。ビデオカード(VC)105は、ビデオインタフェイスで、LCDなどのモニタ113が接続される。汎用I/F106は、例えばUSBなどのシリアルバスインタフェイスで、例えばプリンタ114のような出力デバイスが接続される。なお、汎用I/F104と106は一つにまとめることもできる。
CPU101は、モニタ113にユーザインタフェイス(UI)を表示する。ユーザは、入力デバイス111を操作して、UIに対して指示やデータや入力する。CPU101は、入力デバイス111からユーザ指示やデータを入力し、それら入力に従いプログラムを実行して各種処理を行う。
HDD108は、プリント基板を設計するためのコンピュータ支援設計(CAD)プログラム、プリント基板に関わるレイアウト情報(以下、レイアウト情報)、プリント基板に実装される部品に関する情報(以下、部品情報)を格納する。なお、CPU101は、これらプログラムや情報を、図示しないディスクドライブやカードリーダによって各種の記録媒体から読み込み、あるいは、図示しないネットワークを介してサーバ装置から取得して、HDD108に格納することができる。
●レイアウト情報
レイアウト情報は、次の情報などを含むが、すべてが必須とは限らない。
・プリント基板の層構成および層間距離に関する情報、
・プリント基板に実装される部品(以下、実装部品)の回路記号情報、
・実装部品の実装座標、
・実装部品の形状、
・実装部品情報(実装部品の端子の実装座標および形状、並びに、端子が接続される導電体部の形状および信号名など)、
・実装部品を特定する部品番号情報(部品情報との照合用)、
・部品間配線の信号名および配線情報、
・層間を電気的に接続する導電部の座標や大きさ(径)などを示すビア情報、
・ドリル孔情報(ドリル孔の座標や形状など)、
・金属露出情報(金属の露出領域を示す各点の座標など)、
・基板外形情報(プリント基板の外形を構成する各点の座標など)。
なお、以下では、実装部品の端子が接続される導電体部を「パッド」と呼ぶ。また、部品間配線の配線情報には、配線の位置および太さ、配線を構成する図形の頂点(以下、構成点)の座標などが含まれる。
●部品情報
部品情報は、次の情報などを含むが、すべてが必須とは限らない。また、部品情報は、ネットワークを介して部品データベース(DB)から取得することもできる。
・部品番号情報(プリント基板設計時の部品に関する情報、部品固有の番号を特定する)
・材質情報(部品を構成する材質を示す)、
・部品名称情報(コネクタ、抵抗器、ICなど名称)、
・端子情報(電源、グラウンド、入出力などの端子を示す)。
[支援プログラム]
図2のブロック図により実施例の設計支援処理を実行する支援プログラムの機能構成例を説明する。支援プログラムは、プリント基板を設計するためのCADプログラムの一部であり、CPU101が支援プログラムを実行することによって図2の機能構成が実現される。
入力部20は、ユーザが入力デバイス111を操作して入力した各種指示やデータを経路探索部22に入力する。情報抽出部21は、入力部20を介してレイアウト情報や部品情報の入力が指示されると、指示された情報をHDD108から読み出して、経路探索部22に入力する。経路探索部22は、次の八つの機能部を有する。なお、八つの機能部が作成する情報は、それら機能部が互いに参照するために、RAM102やHDD108の所定領域に格納される。
信号経路情報作成部221は、レイアウト情報を参照して、リターン経路の導出対象である信号線の経路情報を作成する。なお、信号線の経路情報は、部品端子から部品端子に至る配線を構成する導体ライン、導体面、ビアの順番と、それらの形状およびそれらが配置された層を示す情報である。
分断箇所検出部222は、信号線の経路情報から抽出した導体ラインまたは導体面が配置された層の情報、および、レイアウト情報から信号線が布線された導電層(以下、信号層)に隣接する導電層(以下、隣接層)のグラウンドパターンの形状情報を抽出する。そして、信号線の経路の導体ラインまたは導体面の形状情報および隣接層のグラウンドパターンの形状情報から、リターン経路が分断されている分断箇所を検出する。
分断点特定部223は、詳細は後述するが、信号線の経路情報と分断箇所の座標から、リターン経路の分断が始まる点と分断が終わる点を特定し、特定した点の一方を第一の分断点、他方を第二の分断点とする分断点ペアを作成する。
分断近傍点特定部224は、レイアウト情報から信号層におけるグラウンドパターンの形状情報を抽出して、各分断点の近傍に位置する、グラウンドパターン上の点を特定する。そして、分断点ペアの第一の分断点に対応する点を第一の分断近傍点、第二の分断点に対応する点を第二の分断近傍点とする分断近傍点ペアを作成する。
近傍経路作成部225は、信号線の経路情報、信号層のグラウンドパターンの形状情報および分断近傍点ペアの座標から、グラウンドパターン内かつ信号線の経路の近傍を通り、分断近傍点ペアを結ぶ近傍経路を作成する。なお、近傍経路は、当該経路の始点、終点、曲折点および層を示す情報によって表される。
ビア抽出部226は、レイアウト情報から、少なくとも信号層と隣接層の両方のグラウンドパターンを電気的に接続するビア(以下、グラウンドビア)の座標を抽出する。なお、一つまたは複数のグラウンドビアが検出される。
ビア経路作成部227は、隣接層のグラウンドパターンの形状情報、第一の分断点の座標、および、抽出されたグラウンドビアの座標から、隣接層のグラウンドパターン内において第一の分断点とグラウンドビアを結ぶビア経路RA1を算出する。また、信号層のグラウンドパターンの形状情報、第一の分断近傍点の座標、および、抽出されたグラウンドビアの座標から、信号層のグラウンドパターン内において第一の分断近傍点とグラウンドビアを結ぶビア経路RA2を算出する。そして、同一のグラウンドビアを始点または終点とするビア経路RA1とビア経路RA2を結んだ第一のビア経路を作成する。
また、ビア経路作成部227は、隣接層のグラウンドパターンの形状情報、第二の分断点の座標、および、抽出されたグラウンドビアの座標から、隣接層のグラウンドパターン内において第二の分断点とグラウンドビアを結ぶビア経路RB1を算出する。また、信号層のグラウンドパターンの形状情報、第二の分断近傍点の座標、および、抽出されたグラウンドビアの座標から、信号層のグラウンドパターン内において第二の分断近傍点とグラウンドビアを結ぶのビア経路RB2を算出する。そして、同一のグラウンドビアを始点または終点とするビア経路RB1とビア経路RB2を結んだ第二のビア経路を作成する。
迂回経路作成部228は、第一および第二のビア経路を結んだ迂回経路を作成する。
出力部23は、迂回経路作成部228が作成した迂回経路を経路探索部22による探索結果として出力する。なお、探索結果の出力には、例えばモニタ113に探索結果の迂回経路を表示する、HDD108の所定領域に探索結果の迂回経路を信号線に対応させて記録するなどが含まれる。さらに、経路探索部22による迂回経路の評価結果を出力して、例えば、モニタ113に表示することもできる。
●プリント基板のレイアウト例
図3と図4によりプリント基板のレイアウト情報の一例を示す。図3に示すように、プリント基板は四つの導電層60、61、62、63を有する四層基板である。各導電層の間は絶縁層64によって電気的に絶縁されている。
図4(a)から図4(d)は、導電層60-63を部品の搭載面側から観た状態を示し、各導電層はグラウンドパターン600、610、620、630を有する。電子部品601の端子6001は、信号線6020、ビア6500(導電層60)、ビア6500、信号線6220、ビア6501(導電層62)、ビア6501、信号線6021(導電層60)を経て、電子部品602の端子6002に電気的に接続されている。以下では、信号路として利用されるビアを「信号ビア」と呼ぶ。
また、電子部品601の端子6003は信号線6030を経てグラウンドパターン600に電気的に接続されている。同様に、電子部品602の端子6004は信号線6031を経てグラウンドパターン600に電気的に接続されている。
また、図4(a)から図4(d)において白抜きの領域6010、6011、6110、6111、6210、6310、6311、6312は、信号線とグラウンドパターンの間の絶縁部を示す。とくに、絶縁部6312は、信号線6220の経路を導電層63へ投影した場合に、投影経路を分断する位置に配置されている。
また、図4(a)から図4(d)において黒丸で示すビア6600、6601、6602、6603、6604、6605、6606、6608は、グラウンドパターン600、610、620、630を電気的に接続するためのビアである。これらグラウンドパターンを相互に電気的に接続するビアは「グラウンドビア」である。
●経路探索処理
図5のフローチャートにより経路探索処理の一例を説明する。
経路探索部22は、入力部20を介して経路探索処理の実行が指示されると、情報抽出部21を制御して、経路探索処理の対象であるプリント基板のレイアウト情報を取得する(S301)。そして、信号経路情報作成部221によってレイアウト情報に含まれる信号線の一つを選択する(S302)。
処理対象のプリント基板を特定する情報は、ユーザから入力部20を介して入力される。また、ユーザは、入力部20を介して、処理対象の信号線を示す情報を入力してもよいし、処理対象の信号線を選択してもよい。処理対象の信号線は、例えば、信号名や配線名の選択、または、プリント基板上に配置される部品の端子の選択によって行う。
次に、経路探索部22は、信号経路情報作成部221によって、選択した信号線の導体ライン、導体面、ビア、および、当該信号線に接続される部品の端子のパッドとその形状情報をレイアウト情報から抽出する(S303)。
次に、経路探索部22は、信号経路情報作成部221によって、抽出した導体ライン、導体面、ビアおよびパッドの接続関係から、信号路における部品の端子、導体ライン、導体面および信号ビアの接続順を特定する。そして、導体ライン、導体面、信号ビアおよびパッドそれぞれの形状情報と接続順を示す信号線の経路情報を作成する(S304)。
次に、経路探索部22は、詳細は後述するが、分断箇所検出部222から迂回経路作成部228の機能部によって、信号線の経路情報およびレイアウト情報から、選択した信号線に対応するリターン経路における迂回経路を作成する(S305)。
次に、経路探索部22は、迂回経路の作成ができたか否かを判定し(S306)、迂回経路の作成ができた場合は、出力部23を制御して、作成した迂回経路を示す迂回経路情報を出力する(S307)。迂回経路情報は、分断点特定部223が特定した分断点ペアの間をリターン経路が迂回する、分断点、分断近傍点、グラウンドビア、曲折点などに代表される特徴点の接続を示す情報である。
迂回経路情報の出力方法としては、例えば、各層のレイアウトと迂回経路を色分けした画像をモニタ113に表示すればよい。あるいは、信号線を隣接層へ投影した経路のうち分断されていない部分(非分断部)と、迂回経路を合わせたリターン経路をモニタ113に表示してもよい。また、迂回経路情報をHDD108などに記録する場合は、迂回経路情報が含む特徴点の座標と配置層を、経路順に文字列として記載した形式のファイルにすればよい。
一方、迂回経路の作成ができなかった場合、経路探索部22は、出力部23を制御して、迂回経路の作成ができなかった旨を示す警告を出力する(S308)。この場合、分断近傍点特定部224により分断近傍点が未特定、近傍経路作成部225により近傍経路が未作成、ビア抽出部226によりグラウンドビアが未抽出、ビア経路作成部227によりビア経路が未作成など、迂回経路の少なくとも一部が未作成である。
警告の出力方法としては、例えば、分断点特定部223が特定した分断点ペア、または、信号線のうち迂回経路の作成ができなかった分断点ペアをモニタ113に表示すればよい。あるいは、迂回経路の作成ができなかった要因、例えば、分断近傍点が未特定、近傍経路が未作成、グラウンドビアが未抽出、ビア経路が未作成などを表示してもよい。また、迂回経路の作成ができなかった信号名または配線名、分断点ペアの座標、要因などを記載した形式のファイルをHDD108などに記録してもよい。
次に、経路探索部22は、すべての信号線(または、ユーザが指定する信号線のすべて)について迂回経路を作成したか否かを判定する(S309)。そして、未了の場合は処理をステップS302に戻し、すべての信号線について迂回経路を作成するまでステップS302からS308の処理を繰り返す。
●迂回経路の作成
図6と図7のフローチャートにより迂回経路の作成処理(S304)の詳細を説明する。
分断箇所検出部222は、信号線の経路情報から隣接層を特定し(S401)、レイアウト情報から隣接層のグラウンドパターンの形状情報を抽出する(S402)。そして、信号線の経路情報に基づき信号線の経路を隣接層に投影して、グラウンドパターンの形状情報に基づき投影経路を分断する隣接層の絶縁部に依存する分断箇所を検出する(S403)。言い換えれば、投影経路と隣接層に存在する(または配置された)絶縁部が交差する領域(交差部)を分断箇所として検出する。
分断箇所検出部222は、信号線の経路情報が示す各導体ラインとグラウンドパターンの境界線の交点、つまり導体ラインがグラウンドパターン外へ出る交点とグランドパターン内に入る交点を分断箇所として検出する。
また、信号配線が導体面を有する場合、分断箇所検出部222は、信号線の経路情報が示す導体面の境界線とグラウンドパターンの境界線の交点を検出する。その際、例えば、導体面の形状が信号の伝達方向に延びた四辺形の場合、信号の伝達方向に沿う二本の境界線がグラウンドパターン外へ出る二つの交点を結ぶ線分の中点と、グランドパターン内に入る二つの交点を結ぶ線分の中点を分断箇所として検出する。
なお、迂回経路情報の出力(S306)において、リターン経路の全体を表示する場合は、ステップS403において投影経路を示す情報をRAM102やHDD108に格納する。
次に、分断箇所検出部222は、分断箇所を検出したか否かを判定し(S404)、分断箇所を検出しかった場合はリターン経路の迂回は発生しないので迂回経路の作成処理を終了する。言い換えれば、分断箇所が検出されない場合は投影経路がリターン経路である。
分断箇所が検出されると、分断点特定部223は、信号線の経路情報、分断箇所、および、隣接層のグラウンドパターンの形状情報から分断点ペアを特定する(S405)。分断点特定部223は、信号線がグラウンドパターン外へ出る交点(または中点)と、続いて、グラウンドパターン外へ出た信号線がグラウンドパターン内へ入る交点(または中点)を分断点ペアとして特定する。そして、一方を第一の分断点、他方を第二の分断点とする。
次に、分断近傍点特定部224は、特定された分断点ペアの一つを選択する(S406)。ここでは、分断点AとBの分断点ペアが選択されたものとする。続いて、分断近傍点特定部224は、レイアウト情報から信号層のグラウンドパターンの形状情報を抽出し(S407)、信号層のグラウンドパターン内、かつ、分断点A、Bそれぞれの近傍に位置する点A1、B1(分断近傍点ペア)を特定する(S408)。
分断近傍点特定部224は、分断点において信号線に垂直な直線を引き、当該直線と信号層のグラウンドパターンの境界線の交点のうち最も当該分断点に近い交点を分断近傍点にする。また、次の分断近傍点の特定方法が考えられる。
・分断点から引く直線に所定の幅を与え、当該直線と信号層のグラウンドパターンが重複する領域の任意の頂点または中心を分断近傍点にする。
・分断点と信号層のグラウンドパターンの最近接点を算出して分断近傍点にする。
・レイアウト情報から配線間スペースの最小間隔を抽出し、分断点を中心とする、最小間隔に所定の係数を掛けた範囲の領域と信号層のグラウンドパターンが重複する領域の頂点、中心または重心を分断近傍点にする。
・分断点を中心とする、信号層に最も近い、隣接層と信号層を除く配線層の間の距離(層間距離)の範囲の領域と信号層のグラウンドパターンが重複する領域の頂点、中心または重心を分断近傍点にする。
次に、分断近傍点特定部224は、分断近傍点ペアの特定ができたか否かを判定し(S409)、分断近傍点ペアの特定ができなかった場合は処理をステップS423へ進める。
分断近傍点ペアが特定されると、近傍経路作成部225は、信号線の経路情報、分断近傍点ペアおよび信号層のグラウンドパターンの形状情報から、グラウンドパターン内かつ信号線の経路の近傍を通り、分断近傍点ペアを結ぶ近傍経路を作成する(S410)。
近傍経路作成部225は、分断近傍点A1から信号層のグラウンドパターンの境界線に沿って分断近傍点B1に到達する二経路のうち、信号線の近くを通る経路を近傍経路として選択する。あるいは、分断点AとBの間に相当する信号線を細分割し、各セグメントから最近の、信号層のグラウンドパターンの境界線上の位置を求め、それら位置が示すグラウンドパターンの境界線を近傍経路としてもよい。
次に、近傍経路作成部225は、近傍経路の作成ができたか否かを判定し(S411)、近傍経路の作成ができなかった場合は処理をステップS423へ進める。なお、近傍経路の作成ができない場合とは、例えば、信号層のグラウンドパターンが分断近傍点AとBの間で完全に分離した複数のパターンになっている場合などである。
近傍経路が作成されると、ビア抽出部226は、レイアウト情報から、少なくとも信号層と隣接層のグラウンドパターンを電気的に接続する一つまたは複数のグラウンドビアを抽出する(S412)。そして、グラウンドビアの抽出ができたか否かを判定し(S413)、グラウンドビアの抽出ができなかった場合は処理をステップS423へ進める。
グラウンドビアが抽出されると、ビア経路作成部227は、分断点A、抽出されたグラウンドビア、隣接層のグラウンドパターンの形状情報から、隣接層のグラウンドパターンを通り分断点Aと当該グラウンドビアを結ぶビア経路RA1を作成する(S414)。続いて、分断近傍点A1、抽出されたグラウンドビア、信号層のグラウンドパターンの形状情報から、信号層のグラウンドパターンを通り、分断近傍点A1と当該グラウンドビアを結ぶビア経路RA2を作成する(S415)。そして、同じグラウンドビアを始点または終点にもつビア経路RA1とビア経路RA2を結んでビア経路A2とする(S416)。
次に、ビア経路作成部227は、分断点B、抽出されたグラウンドビア、隣接層のグラウンドパターンの形状情報から、隣接層のグラウンドパターンを通り、分断点Bと当該グラウンドビアを結ぶビア経路RB1を作成する(S417)。続いて、分断近傍点B1、抽出されたグラウンドビア、信号層のグラウンドパターンの形状情報から、信号層のグラウンドパターンを通り、分断近傍点B1とグラウンドビアを結ぶビア経路RB2を作成する(S418)。そして、同じグラウンドビアを始点または終点にもつビア経路RB1とビア経路RB2を結んでビア経路B2とする(S419)。
なお、グラウンドビアが複数抽出された場合、ビア経路作成部227は、同じグラウンドビアを始点または終点にもつビア経路RA1とRA2、ビア経路RB1とRB2を結んだ経路のうち、経路長が最短の経路をビア経路とする。
次に、ビア経路作成部227は、ビア経路A2、B2の作成ができたか否かを判定し(S420)、ビア経路A2、B2の何れかの作成ができなかった場合は処理をステップS423へ進める。
ビア経路A2、B2が作成されると、迂回経路作成部228は、近傍経路およびビア経路A2、B2から、分断点A、Bの間の迂回経路を作成する(S421)。なお、迂回経路を示す情報は、信号線と分断箇所に対応付けられてRAM102やHDD108に格納される。
迂回経路が作成されると、経路探索部22は、すべての分断点ペアについて迂回経路を作成したか否かを判定する(S422)。そして、未選択の分断点ペアがある場合、処理をステップS406に戻し、未選択の分断点ペアがなくなるまでステップS406からS422の処理が繰り返される。
他方、分断近傍点ペアが未特定、近傍経路が未作成、グラウンドビアが未抽出、ビア経路A2、B2の何れかが未作成の場合、迂回経路作成部228は警告情報を作成する(S423)。警告情報は、迂回経路の作成ができなかった信号線の信号名または配線名、分断箇所を示す情報、迂回経路の作成ができなかった原因などを含む。
[経路探索処理の具体例]
次に、図4に示したレイアウト情報を有するプリント基板において経路探索処理を実施する例を説明する。
経路探索部22は、経路探索処理を開始すると、図4に示すプリント基板のレイアウト情報を取得して(S301)、信号線の一つを選択する(S302)。図4に示すレイアウトにおいて、電子部品601の端子6001と電子部品602の端子6002を接続する信号線が選択される。なお、この信号名をnet-Aとする。
次に、経路探索部22は、信号線の経路情報を作成する(S303-S304)。つまり、信号経路情報作成部221は、レイアウト情報からnet-Aの信号名を有する次の導体を抽出して、それらの接続関係を順に追ってnet-Aの信号線の経路情報を作成する。
・端子(パッド)6001、6002、
・導体ライン6020、6021、6220、
・信号ビア6500、6501。
つまり、ここで得られる信号線の経路情報は、パッド6001→導体ライン6020→信号ビア6500→導体ライン6220→信号ビア6501→導体ライン6021→パッド6002の順の座標と層を示す情報である。なお、信号線の経路情報として、信号線を構成する導体の情報を順に並べる例を示したが、例えば、各導体の情報に順番を示す符号で加える形式でもよい。勿論、パッド6002を始点として信号線の経路情報を作成してもよい。
次に、経路探索部22は、分断箇所検出部222により分断箇所を検出する(S401-S404)。ここで、net-Aの信号線のうち、導体ライン6220に着目し、隣接層として導電層63が選択されたとする。図8により投影経路を説明する。図8において投影経路700は破線で示される。
分断箇所検出部222は、レイアウト情報から導電層63のグラウンドパターン630の形状情報として次を抽出する。
・グラウンドパターン630の外形を示す境界線、
・信号ビア6500、6501を囲む絶縁部6310、6311の形状に対応する境界線、
・絶縁部6312の形状に対応する境界線。
従って、分断箇所検出部222は、絶縁部6310、6311、6312の形状に対応する境界線と、投影経路700の交点710、711、712、713を分断箇所として検出する。
次に、経路探索部22は、分断点特定部223により分断点ペアを特定する(S405)。分断点特定部223は、分断箇所として検出された交点710から713のうち、投影経路がグラウンドパターン630外に出る交点とグラウンドパターン630内に入る交点を分断点ペアとして特定する。つまり、外に出る交点711と内に入る交点712が分断点ペアとして特定される。
なお、交点710は導電層61の絶縁体6110により分断される交点との分断点ペアとして特定され、同様に、交点713は導電層61の絶縁体6111により分断される交点との分断点ペアとして特定される。これら分断点ペアについては、導電層61と63を電気的に接続するグラウンドビアを抽出し、抽出したグラウンドビアを経由して分断点ペアを結ぶ経路を算出するが、これら分断点ペアの迂回経路の作成については、その詳細説明を省略する。
次に、経路探索部22は、分断近傍点特定部224により分断点ペアの一つを選択する(S406)。この例では、分断点711、712が分断点ペアとして選択される。そして、分断点711、712のそれぞれに対して、信号層のグラウンドパターン内の分断近傍点が特定される(S407-S409)。
図9により導電層62、63における分断箇所付近を拡大した様子を示す。分断近傍点特定部224は、レイアウト情報から信号層のグラウンドパターン620および絶縁部6210を抽出する。そして、図9(a)に示すように、分断点711において信号線6220に垂直な直線811を引き、直線811とグラウンドパターン620の境界線の交点を探索し、分断点711に最近の交点を分断近傍点821にする。同様に、分断点712において信号線6220に垂直な直線812を引き、直線812とグラウンドパターン620の境界線の交点を探索し、分断点712に最近の交点を分断近傍点822にする。
次に、経路探索部22は、近傍経路作成部225により分断近傍点821と822の間の近傍経路を作成する(S410-S411)。近傍経路作成部225は、図9(a)に示すように、絶縁部6210の形状情報を抽出し、絶縁部6210の境界線に沿って分断近傍点821から分断近傍点822に至る経路823を近傍経路として作成する。近傍経路をグラウンドパターンまたは絶縁部の境界線に沿って作成することで、短時間かつ信号線に最も近い近傍経路を作成することができる。
次に、経路探索部22は、ビア抽出部226により少なくとも信号層と隣接層のグラウンドパターンを電気的に接続するグラウンドビアを抽出する(S412-S413)。ビア抽出部226は、分断点711、712と同電位、かつ、信号層と隣接層のグラウンドパターン620、630を電気的に接続するグラウンドビア6600-6608を抽出する。
次に、経路探索部22は、ビア経路作成部227により、分断点711と分断近傍点821、分断点712と分断近傍点822の間において、何れかのグラウンドビアを経由するビア経路を作成する(S414-S420)。以下では、分断点711から分断近傍点821に至るビア経路の作成例を説明する。
ビア経路作成部227は、分断点711が存在する導電層63のグラウンドパターン630および絶縁部(スロット)6312の外形を示す形状情報から、分断点711から各グラウンドビア6600-6608に至る経路が導出する。図9(b)は、分断点711からグラウンドビア6603と6606に至る経路830、831を示す。なお、経路は、グラウンドパターン630内の沿面最短経路とすることが好ましい。また、グラウンドパターン630が囲む絶縁部のうち、面積が小さい絶縁部を省略して最短経路を導出するなどして、処理時間を短縮することもできる。
次に、ビア経路作成部227は、分断近傍点821が存在する導電層62のグラウンドパターン620および絶縁部6210の外形を示す形状情報から、分断点721からグラウンドビア6600-6608に至る経路を導出する。図9(a)は、分断近傍点821からグラウンドビア6603と6606に至る経路832、833を示す。
次に、ビア経路作成部227は、同じグラウンドビアを始点または終点に有する経路を結合する。例えば、グラウンドビア6603を始点に有する経路832とグラウンドビア6603を終点に有する経路830が結合され、グラウンドビア6606を始点に有する経路833とグラウンドビア6606を終
点に有する経路831が結合される。ビア経路作成部227は、結合後の各経路の経路長を比較して、最短の経路長を有する経路832と経路830を結合した経路をビア経路A2とする。同様に、グラウンドビア6606を経由する経路834と経路835を結合した経路を、分断点712から分断近傍点822に至るビア経路B2とする。
次に、経路探索部22は、迂回経路作成部228により近傍経路823、ビア経路A2、ビア経路B2を結んだ迂回経路が作成する(S421)。図4に示すレイアウト例においては、すべての分断点ペアについて迂回経路を作成したことになるので、ステップS422の判定により、迂回経路の作成(S305)は終了し、経路探索部22は、迂回経路情報を出力する(S307)。
図10により迂回経路の表示例を示す。なお、上記では図9に示す経路830、832、823、835、834を結合した迂回経路が作成される例を説明したが、図10には、信号線6220の左右両側のグラウンドパターン620上の迂回経路を作成した例を示す。つまり、図10は、経路930、932、923、935、934を結合した迂回経路を追加した、分断箇所の拡大表示である。一般に、信号線の左右両側におけるグラウンドパターンまでの距離は等しく、信号線の両側に同程度のリターン電流が発生する。従って、図10に示すように、信号線6220の左右両側において迂回経路を作成することが好ましい。
図11により迂回経路の別の表示例を示す。図11に示すように、信号線の投影経路(破線)、部品のグラウンド端子から信号線の投影経路の端点までを結んだリターン経路全体を表示するようにしてもよい。つまり、図10に示す迂回経路に加えて、経路1000、1001、1002、1003、1004、1005、1006、1007、1008、1009、1010を表示してもよい。
以上で、図4に示すレイアウト例においては、すべての信号線について迂回経路を作成したことになるので、経路探索部22は、ステップS309の判定により経路探索処理を終了する。
[変形例]
上記では、信号層62の隣接層として導電層63を設定する例を説明したが、隣接層の設定として次の方法がある。
例えば、信号層62の隣接層として、導電層61と63を設定し、両方の隣接層における分断箇所を検出してもよい。
また、信号層との間の層間隔、および、信号層上の信号線とグラウンドパターンの距離に基づき隣接層を設定してもよい。例えば、図3に示す導電層60と61、導電層61と62、導電層62と63の間の層間隔がそれぞれ100μm、1000μm、100μmとする。まず、レイアウト情報から導電層62の信号線6220、グラウンドパターン620、絶縁部6210の形状情報を取得する。そして、信号線6220とグラウンドパターン6210の形状情報から、それらの間の距離を算出する(例えば150μm)。また、レイアウト情報から層間隔を抽出する。
そして、距離が近い順に分断箇所の検出対象にする。この例では、距離が100μmの導電層63(隣接層)、距離が150μmの導電層62(信号層)、距離が1000μmの導電層61、距離が1100μ超の導電層60の順に分断箇所の検出対象になる。例えば、導電層62(信号層)における迂回経路の作成ができなかった場合、導電層61で迂回経路の作成を試み、それでも作成できない場合は、導電層60で迂回経路の作成を試みることになる。勿論、すべての導電層において迂回経理の作成ができなかった場合は警告を発する。
この場合、信号層以外の導電層における迂回経路も、上記の経路探索処理を適用することが可能である。つまり、迂回経路の作成対象層のグラウンドパターンにおいて、分断点の近傍に分断近傍点を特定する。例えば、分断点の投影位置が迂回経路の作成対象層のグラウンドパターン内にあれば、分断点の投影位置を分断近傍点にすればよい。そうではない場合も、分断点から最近の点、最近ではないが信号線の投影経路近傍の点を分断近傍点とすればよい。そして、迂回経路の作成対象層のグラウンドパターンの、投影経路に沿う経路を近傍経路とすればよい。
また、迂回経路の作成対象層と信号層の間に一層以上の導電層が挟まる場合、迂回経路の作成対象層のグラウンドパターン内の分断近傍点間の沿面最短経路を近傍経路としてもよい。
また、分断点ペアに特定された二つの分断点が存在するグラウンドパターン(または電源パターン)の電位が異なる場合、分断近傍点を次のように設定する。まず、それら二つの電位を結ぶ受動部品をレイアウト情報から抽出する。そして、抽出した受動部品の二つの電位につながる二端子を分断近傍点に設定する。もし、該当する受動部品が複数ある場合は、すべての迂回経路を作成し、最短の経路を示す受動部品を選択するか、分断箇所に最も近い受動部品を選択する。
このように、本実施例の経路探索処理は、信号層を介する迂回経路に限らず、その他の導電層を迂回する場合にも適用することができる。
また、上記では、処理結果の出力として、迂回経路情報を記載したファイルの格納や、迂回経路またはリターン経路全体をモニタ113に表示する例を説明したが、処理結果の迂回経路を評価する方法も考えられる。例えば、リターン電流の迂回で問題になる迂回面積による評価が可能である。
図12により迂回経路を評価を説明する。経路探索部22は、信号線6220と迂回経路によって囲まれる迂回領域1100を算出する。そして、迂回領域1100の迂回面積をプリント基板の積層方向の勾配を考慮して算出する。次に、分断点711と712の間の信号線6220の距離と、隣接層までの層間隔から、分断がない場合の理想面積を算出する。そして、迂回面積と理想面積の割合を算出し、所定の閾値と比較した結果を通知する。
つまり、R=迂回面積/理想面積>1であり、所定の閾値をTh≧1とすると、R≦Thであれば例えば「良好:迂回面積は制限値以下です」、R>Thであれば例えば「不良:迂回面積が制限値を超えます」のような評価結果を出力する。なお、閾値Thは、入力部20を介してユーザが設定可能である。
また、迂回経路の評価だけではなく、リターン経路全体でも同様に評価することが可能である。迂回経路やリターン経路の表示だけではなく、迂回面積などの評価を加えれば、ユーザは、所望する条件によるリターン経路・迂回経路の評価が可能になり、プリント基板のレイアウトを修正するか否かの判断の効率化を図ることができる。
このように、信号線の近傍を通るリターン経路を探索してユーザに明示することにより、ユーザによるレイアウトの修正判断および修正を、効率よく、かつ、適切に実施させることができる。
以下、本発明にかかる実施例2の情報処理を説明する。なお、実施例2において、実施例1と略同様の構成については、同一符号を付して、その詳細説明を省略する。
実施例1では、迂回経路の作成に条件を設定しない例を説明した。実施例2では、迂回経路の作成における条件を設定する例を説明する。
[経路探索処理]
図13のフローチャートにより実施例2の経路探索処理を説明する。なお、図13に示す経路探索処理は、図5に示す経路探索処理にステップS311を加えたものである。つまり、経路探索部22は、入力部20または情報抽出部21を介して、経路探索処理を介する際に迂回経路の作成における条件を取得する(S311)。迂回経路の作成における条件としては、グラウンドビアの抽出範囲、近傍経路を作成する際の信号線からの作成可能範囲などが考えられる。
図14により条件の設定画面の一例を示す。
経路探索部22は、図14に示すダイアログをモニタ113に表示する。そして、入力部20を介してユーザから条件、ビアの抽出範囲および近傍経路の作成可能範囲などの入力を受け付ける。また、ユーザが条件を記録したテキスト形式のファイルをHDD108の所定領域に格納してもよい。
ビアの抽出範囲はビア経路の作成時間を短縮するための条件であり、ユーザは、作成時間の上限を想定して所望する値を入力する。また、ユーザは、意図しない遠回りの迂回経路が作成されないように、近傍経路の作成可能範囲に所望の値を入力する。ただし、リターン電流は信号のできるだけ近傍に現れる点を考慮すると、分断箇所を検出した隣接層と信号層を除く導電層の中で、最も近い層までの層間隔以下の値を入力することが好ましい。また、迂回経路の作成対象層を信号線に近い順に設定している場合は、各迂回経路の作成対象層に対して、信号層と次の迂回経路の作成対象層の間の層間隔を自動設定してもよい。
[経路探索処理の具体例]
次に、図15に示したレイアウト情報を有するプリント基板において経路探索処理を実施する例を説明する。なお、図15に示すレイアウト情報は、図4に示すレイアウト情報とほぼ同一であるが、信号線6220を囲む絶縁部6210の形状が符号6210aで示す一部において異なる。また、プリント基板の層方向の構成は示さないが、図3と同一である。
経路探索部22は、実施例1と同様に処理を進めて、分断点ペア711、712を選択し、分断点ペアに対して、信号層のグラウンドパターン内の分断近傍点を特定する(S301-S409)。
図16により導電層62、63における分断箇所付近を拡大した様子を示す。図16において、分断近傍点特定部224は、分断近傍点1521、1523、1522、1524を特定する。
次に、経路探索部22は、近傍経路作成部225により分断近傍点1521と1522、1523と1524の間の近傍経路を作成する(S410-S411)。以下では、分断近傍点1521と1522の間の近傍経路の作成を説明する。
図15の一点鎖線により近傍経路の作成可能範囲1501、1502を示す。つまり、信号線6220と作成可能範囲1501または1502に挟まれたグラウンドパターン620の境界線に沿って近傍経路が作成可能である。近傍経路作成部225は、分断近傍点1521から絶縁部6210の境界線に沿って近傍経路を延伸し曲折点1510を検出する。そして、曲折点1510が近傍経路の作成可能範囲に含まれるか否かを判定する。曲折点1510は近傍経路の作成可能範囲に含まれるので、曲折点1510から絶縁部6210の境界線に沿って近傍経路を延伸し分断近傍点1522に到達する。つまり、分断近傍点ペア1521、1522の間の近傍経路が作成されたことになる。
次に、近傍経路作成部225は、分断近傍点1523から絶縁部6210の境界線に沿って近傍経路を延伸し曲折点1511を検出する。曲折点1511は近傍経路の作成可能範囲に含まれるので、曲折点1511から絶縁部6210の境界線に沿って近傍経路を延伸し曲折点1512を検出する。曲折点1512は近傍経路の作成可能範囲に含まれるので、曲折点1512から絶縁部6210の境界線に沿って近傍経路を延伸し曲折点1513を検出する。曲折点1513は、近傍経路の作成可能範囲に含まれない。従って、曲節点1513を検出した時点で、分断近傍点ペア1523、1524の間の近傍経路の作成は中断され、分断近傍点ペア1523、1524の間の近傍経路が作成されなかったことが記録される。
なお、近傍経路の作成後に、近傍経路が近傍経路の作成可能範囲内か否かを判定し、作成可能範囲外の近傍経路を削除してもよい。
次に、経路探索部22は、ビア抽出部226により、分断近傍点1520、1521を中心とするビアの抽出範囲内において、少なくとも信号層と隣接層のグラウンドパターンを電気的に接続するグラウンドビアを抽出する(S412-S413)。
図17により導電層62、63における分断箇所付近を拡大した様子を示す。図17(a)に示す一点鎖線の円1600、1601は、分断近傍点1520、1522を中心とするビアの抽出範囲を表す。従って、ビア抽出部226は、グラウンドビアとして、分断近傍点1521に対してグラウンドビア6603のみを、分断近傍点1522に対してグラウンドビア6606のみを抽出する。
次に、経路探索部22は、ビア経路作成部227によりビア経路を作成する(S414-S420)。ビア経路作成部227は、経路1610と経路1611を結合して、分断点711と分断近傍点1521の間のビア経路A2とする。また、経路1612と経路1613を結合して、分断点712と分断近傍点1522の間のビア経路B2とする。
このように、ビアの抽出範囲の設定により、グラウンドビアの抽出数を低減してビア経路の作成回数を低減し、ビア経路の作成時間を削減することができる。
次に、経路探索部22は、迂回経路作成部228により近傍経路1530、ビア経路A2、ビア経路B2を結んだ迂回経路を作成する(S421)。そして、経路探索部22は、迂回経路情報を出力する(S307)。
図18により迂回経路の表示例を示す。図18に示すように、分断箇所の拡大表示において、経路1611、1610、1530、1612、1613を結合した迂回経路が表示される。
図19により迂回経路の別の表示例を示す。図19に示すように、信号線の投影経路(破線)、部品のグラウンド端子から信号線の投影経路の端点までを結んだリターン経路全体を表示するようにしてもよい。
また、上記の例では、近傍経路作成部225は、信号線6220の一方の側に対応する近傍経路の作成ができたが、他方の側に対応する近傍経路の作成ができなかった。そこで、経路探索部22は、警告情報を作成する(S423)。
図20により迂回経路情報の一例を示す。表形式の迂回経路情報は、信号線名、分断層、分断箇所(の座標)、迂回経路の長さ(迂回長)を示すフィールドのほかに、迂回経路が作成できなかった原因を記録するフィールドを有する。図20に示す迂回経路情報の二行目は迂回経路が作成されたことを示すが、一行目は近傍経路が作成不可のために迂回経路がさくせいされなかったことを示す。なお、このような迂回経路情報をモニタ113に出力してもよい。
このように、迂回経路の作成における条件を設定することで、経路探索処理における処理時間の短縮を図り、意図しない遠回りの迂回経路の作成を回避することができる。
[その他の実施例]
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステムあるいは装置のコンピュータ(又はCPUやMPU等)がプログラムを読み出して実行する処理である。

Claims (10)

  1. プリント基板の設計を支援する設計支援装置であって、
    プリント基板における少なくとも部品、導電層の配置、各導電層の導体パターン、および、導電層の間を電気的に接続するビアのレイアウトを示すレイアウト情報をメモリから取得するレイアウト情報の取得手段と、
    前記レイアウト情報を参照して、一つの信号線の経路を示す情報を作成する信号経路情報の作成手段と、
    前記レイアウト情報および前記信号経路情報を参照して、前記信号線の信号に対応するリターン電流の経路が分断される分断箇所を検出する検出手段と、
    前記レイアウト情報および前記信号経路情報を参照して、前記分断箇所において、前記リターン電流が迂回する迂回経路を示す情報を作成する迂回経路情報の作成手段とを有することを特徴とする設計支援装置。
  2. 前記検出手段は、前記信号線が布線された導電層である信号層に隣接する導電層である隣接層に前記信号線の経路を投影し、前記投影した経路と前記隣接層に存在する絶縁部が交差する交差部を前記分断箇所として検出することを特徴とする請求項1に記載された設計支援装置。
  3. 前記迂回経路情報の作成手段は、
    前記分断箇所において、前記投影した経路が前記隣接層のグラウンドパターン外に出る第一の分断点、および、前記グラウンドパターン外に出た前記投影した経路が前記グラウンドパターン内に入る第二の分断点を特定する手段と、
    前記信号層のグラウンドパターンにおいて、前記第一の分断点の近傍に位置する第一の分断近傍点、および、前記第二の分断点の近傍に位置する第二の分断近傍点を特定する分断近傍点の特定手段と、
    前記信号層のグラウンドパターンの境界に沿って、前記第一および第二の分断近傍点を結ぶ近傍経路を作成する近傍経路の作成手段と、
    少なくとも前記信号層のグラウンドパターンと前記隣接層のグラウンドパターンを電気的に接続するビアを抽出する手段と、
    前記抽出されたビアを介して前記第一の分断点と前記第一の分断近傍点を結ぶ第一のビア経路、および、前記抽出されたビアを介して前記第二の分断点と前記第二の分断近傍点を結ぶ第二のビア経路を作成する手段と、
    前記近傍経路、並びに、前記第一および第二のビア経路を結合して前記迂回経路を作成する手段とを有することを特徴とする請求項2に記載された設計支援装置。
  4. 前記分断近傍点の特定手段は、前記信号線の両側の前記信号層のグラウンドパターンにおいて、前記第一および前記第二の分断近傍点を特定し、
    前記近傍経路の作成手段は、前記信号線の両側の前記信号層のグラウンドパターンの境界に沿って、前記近傍経路を作成することを特徴とする請求項3に記載された設計支援装置。
  5. さらに、前記第一または第二の分断近傍点の特定ができない場合、前記近傍経路の作成ができない場合、前記ビアの抽出ができない場合、あるいは、前記第一または第二のビア経路が作成できない場合は、前記迂回経路情報の作成ができない旨を警告する警告手段を有することを特徴とする請求項3または請求項4に記載された設計支援装置。
  6. さらに、前記ビアの抽出範囲を制限する条件を入力する手段を有することを特徴とする請求項3から請求項5の何れか一項に記載された設計支援装置。
  7. さらに、前記近傍経路の作成可能範囲を制限する条件を入力する手段を有することを特徴とする請求項3から請求項6の何れか一項に記載された設計支援装置。
  8. さらに、前記迂回経路情報を出力する出力手段を有することを特徴とする請求項1から請求項7の何れか一項に記載された設計支援装置。
  9. レイアウト情報の取得手段、信号経路情報の作成手段、検出手段、迂回経路情報の作成手段を有し、プリント基板の設計を支援する設計支援装置の情報処理方法であって、
    前記レイアウト情報の取得手段が、プリント基板における少なくとも部品、導電層の配置、各導電層の導体パターン、および、導電層の間を電気的に接続するビアのレイアウトを示すレイアウト情報をメモリから取得し、
    前記信号経路情報の作成手段が、前記レイアウト情報を参照して、一つの信号線の経路を示す情報を作成し、
    前記検出手段が、前記レイアウト情報および前記信号経路情報を参照して、前記信号線の信号に対応するリターン電流の経路が分断される分断箇所を検出し、
    前記迂回経路情報の作成手段が、前記レイアウト情報および前記信号経路情報を参照して、前記分断箇所において、前記リターン電流が迂回する迂回経路を示す情報を作成することを特徴とする情報処理方法。
  10. コンピュータを請求項1から請求項8の何れか一項に記載された設計支援装置の各手段として機能させることを特徴とするプログラム。
JP2011013373A 2011-01-25 2011-01-25 設計支援装置およびその情報処理方法 Active JP5731837B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011013373A JP5731837B2 (ja) 2011-01-25 2011-01-25 設計支援装置およびその情報処理方法
US13/347,078 US8832637B2 (en) 2011-01-25 2012-01-10 Support apparatus and information processing method thereof
KR1020120006493A KR101461598B1 (ko) 2011-01-25 2012-01-20 설계 지원장치 및 그 정보처리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011013373A JP5731837B2 (ja) 2011-01-25 2011-01-25 設計支援装置およびその情報処理方法

Publications (2)

Publication Number Publication Date
JP2012155489A true JP2012155489A (ja) 2012-08-16
JP5731837B2 JP5731837B2 (ja) 2015-06-10

Family

ID=46545120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011013373A Active JP5731837B2 (ja) 2011-01-25 2011-01-25 設計支援装置およびその情報処理方法

Country Status (3)

Country Link
US (1) US8832637B2 (ja)
JP (1) JP5731837B2 (ja)
KR (1) KR101461598B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015194869A (ja) * 2014-03-31 2015-11-05 富士通株式会社 基板設計支援プログラム、基板設計支援方法、及び基板設計支援装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5935658B2 (ja) * 2012-10-26 2016-06-15 富士通株式会社 設計支援プログラム,方法及び装置
US9122833B2 (en) * 2013-11-21 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method of designing fin field effect transistor (FinFET)-based circuit and system for implementing the same
TWI646440B (zh) * 2017-07-03 2019-01-01 和碩聯合科技股份有限公司 電路比對方法及電子裝置
US10789408B2 (en) * 2018-04-20 2020-09-29 Mentor Graphics Corporation Systems and methods for photolithographic design
US10671792B2 (en) * 2018-07-29 2020-06-02 International Business Machines Corporation Identifying and resolving issues with plated through vias in voltage divider regions
JP2022072307A (ja) * 2020-10-29 2022-05-17 富士通株式会社 訓練データ生成プログラム、訓練データ生成方法および情報処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003196340A (ja) * 2001-12-27 2003-07-11 Zuken Inc プリント基板における帰還電流経路の計算方法、その装置、コンピュータ読み取り可能な記録媒体およびプログラム
JP2007272342A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 基板設計支援装置及び基板設計支援プログラム
JP2009146271A (ja) * 2007-12-17 2009-07-02 Sharp Corp 基板評価装置、基板評価方法、基板評価プログラム、および基板評価プログラムを格納した記録媒体
JP2011128817A (ja) * 2009-12-16 2011-06-30 Canon Inc プリント基板設計支援プログラムおよび支援方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007011629A (ja) 2005-06-29 2007-01-18 Toshiba Corp プリント配線基板のリターンパスチェックシステム
US20070083841A1 (en) * 2005-10-06 2007-04-12 Lantz John E Assessing bypass capacitor locations in printed circuit board design
US7882469B2 (en) * 2007-11-27 2011-02-01 International Business Machines Corporation Automatic verification of adequate conductive return-current paths

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003196340A (ja) * 2001-12-27 2003-07-11 Zuken Inc プリント基板における帰還電流経路の計算方法、その装置、コンピュータ読み取り可能な記録媒体およびプログラム
JP2007272342A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 基板設計支援装置及び基板設計支援プログラム
JP2009146271A (ja) * 2007-12-17 2009-07-02 Sharp Corp 基板評価装置、基板評価方法、基板評価プログラム、および基板評価プログラムを格納した記録媒体
JP2011128817A (ja) * 2009-12-16 2011-06-30 Canon Inc プリント基板設計支援プログラムおよび支援方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015194869A (ja) * 2014-03-31 2015-11-05 富士通株式会社 基板設計支援プログラム、基板設計支援方法、及び基板設計支援装置
US9507905B2 (en) 2014-03-31 2016-11-29 Fujitsu Limited Storage medium storing circuit board design assistance program, circuit board design assistance method, and circuit board design assistance device

Also Published As

Publication number Publication date
JP5731837B2 (ja) 2015-06-10
KR20120086258A (ko) 2012-08-02
KR101461598B1 (ko) 2014-11-13
US20120192140A1 (en) 2012-07-26
US8832637B2 (en) 2014-09-09

Similar Documents

Publication Publication Date Title
JP5731837B2 (ja) 設計支援装置およびその情報処理方法
JP5309878B2 (ja) 配線方法、自動配線装置、及びプログラム
US8479140B2 (en) Automatically creating vias in a circuit design
US9075949B2 (en) Supporting design of electronic equipment
JP2007329361A (ja) 設計支援プログラム、該プログラムを記録した記録媒体、設計支援方法、および設計支援装置
JP2011029285A (ja) プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム
JP2010020644A (ja) プリント基板設計支援プログラム、記録媒体及びプリント基板設計支援方法
JP5725840B2 (ja) 設計支援装置およびその情報処理方法
JP4633666B2 (ja) 基板設計支援装置及び基板設計支援プログラム
JP2011198143A (ja) 設計支援プログラム、設計支援装置および設計支援方法
JP6349871B2 (ja) 基板設計支援プログラム、基板設計支援方法、及び基板設計支援装置
JP6365264B2 (ja) 配線のトポロジ表示プログラム、配線のトポロジ表示方法、および情報処理装置
JP2009146271A (ja) 基板評価装置、基板評価方法、基板評価プログラム、および基板評価プログラムを格納した記録媒体
JP2000331048A (ja) プリント基板のリターンパス分断チェックシステム
JP3769141B2 (ja) 電子回路基板設計用cadシステムとそれに使用するプログラムを記憶した記録媒体
JP6464763B2 (ja) レイアウト検証装置、レイアウト検証方法およびレイアウト検証プログラム
JP4350789B2 (ja) 電気回路図自動生成装置
JP6214251B2 (ja) 検査ポイント設定装置、及びプログラム
US9792401B2 (en) Insulation distance check device
JPH0789357B2 (ja) 自動配線処理機能を用いた未配線区間表示装置
JP2006172370A (ja) 干渉ノイズチェック装置、干渉ノイズチェック方法および干渉ノイズチェックプログラム
JP2009059383A (ja) 電気回路図自動生成装置
JP2009059384A (ja) 電気回路図自動生成装置
JP2006309391A (ja) 自動配線方法、自動配線装置及びプログラム
JP2009032297A (ja) 電気回路図自動生成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150410

R151 Written notification of patent or utility model registration

Ref document number: 5731837

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151