JP2012155489A - 設計支援装置およびその情報処理方法 - Google Patents
設計支援装置およびその情報処理方法 Download PDFInfo
- Publication number
- JP2012155489A JP2012155489A JP2011013373A JP2011013373A JP2012155489A JP 2012155489 A JP2012155489 A JP 2012155489A JP 2011013373 A JP2011013373 A JP 2011013373A JP 2011013373 A JP2011013373 A JP 2011013373A JP 2012155489 A JP2012155489 A JP 2012155489A
- Authority
- JP
- Japan
- Prior art keywords
- path
- route
- information
- point
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/3312—Timing analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/12—Timing analysis or timing optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】 情報抽出部21は、プリント基板における少なくとも部品、導電層の配置、各導電層の導体パターン、および、導電層の間を電気的に接続するビアのレイアウトを示すレイアウト情報をメモリから取得する。信号経路情報作成部221は、レイアウト情報を参照して、一つの信号線の経路を示す情報を作成する。分断箇所検出部222は、レイアウト情報および信号経路情報を参照して、信号線の信号に対応するリターン電流の経路が分断される分断箇所を検出する。分断近傍点特定部224から迂回経路作成部228は、レイアウト情報および信号経路情報を参照して、分断箇所において、リターン電流が迂回する迂回経路を示す情報を作成する。
【選択図】 図2
Description
図1のブロック図により実施例の設計支援処理を実行するコンピュータ装置の構成例を説明する。
レイアウト情報は、次の情報などを含むが、すべてが必須とは限らない。
・プリント基板の層構成および層間距離に関する情報、
・プリント基板に実装される部品(以下、実装部品)の回路記号情報、
・実装部品の実装座標、
・実装部品の形状、
・実装部品情報(実装部品の端子の実装座標および形状、並びに、端子が接続される導電体部の形状および信号名など)、
・実装部品を特定する部品番号情報(部品情報との照合用)、
・部品間配線の信号名および配線情報、
・層間を電気的に接続する導電部の座標や大きさ(径)などを示すビア情報、
・ドリル孔情報(ドリル孔の座標や形状など)、
・金属露出情報(金属の露出領域を示す各点の座標など)、
・基板外形情報(プリント基板の外形を構成する各点の座標など)。
部品情報は、次の情報などを含むが、すべてが必須とは限らない。また、部品情報は、ネットワークを介して部品データベース(DB)から取得することもできる。
・部品番号情報(プリント基板設計時の部品に関する情報、部品固有の番号を特定する)
・材質情報(部品を構成する材質を示す)、
・部品名称情報(コネクタ、抵抗器、ICなど名称)、
・端子情報(電源、グラウンド、入出力などの端子を示す)。
図2のブロック図により実施例の設計支援処理を実行する支援プログラムの機能構成例を説明する。支援プログラムは、プリント基板を設計するためのCADプログラムの一部であり、CPU101が支援プログラムを実行することによって図2の機能構成が実現される。
図3と図4によりプリント基板のレイアウト情報の一例を示す。図3に示すように、プリント基板は四つの導電層60、61、62、63を有する四層基板である。各導電層の間は絶縁層64によって電気的に絶縁されている。
図5のフローチャートにより経路探索処理の一例を説明する。
図6と図7のフローチャートにより迂回経路の作成処理(S304)の詳細を説明する。
・分断点から引く直線に所定の幅を与え、当該直線と信号層のグラウンドパターンが重複する領域の任意の頂点または中心を分断近傍点にする。
・分断点と信号層のグラウンドパターンの最近接点を算出して分断近傍点にする。
・レイアウト情報から配線間スペースの最小間隔を抽出し、分断点を中心とする、最小間隔に所定の係数を掛けた範囲の領域と信号層のグラウンドパターンが重複する領域の頂点、中心または重心を分断近傍点にする。
・分断点を中心とする、信号層に最も近い、隣接層と信号層を除く配線層の間の距離(層間距離)の範囲の領域と信号層のグラウンドパターンが重複する領域の頂点、中心または重心を分断近傍点にする。
次に、図4に示したレイアウト情報を有するプリント基板において経路探索処理を実施する例を説明する。
・端子(パッド)6001、6002、
・導体ライン6020、6021、6220、
・信号ビア6500、6501。
・グラウンドパターン630の外形を示す境界線、
・信号ビア6500、6501を囲む絶縁部6310、6311の形状に対応する境界線、
・絶縁部6312の形状に対応する境界線。
上記では、信号層62の隣接層として導電層63を設定する例を説明したが、隣接層の設定として次の方法がある。
図13のフローチャートにより実施例2の経路探索処理を説明する。なお、図13に示す経路探索処理は、図5に示す経路探索処理にステップS311を加えたものである。つまり、経路探索部22は、入力部20または情報抽出部21を介して、経路探索処理を介する際に迂回経路の作成における条件を取得する(S311)。迂回経路の作成における条件としては、グラウンドビアの抽出範囲、近傍経路を作成する際の信号線からの作成可能範囲などが考えられる。
次に、図15に示したレイアウト情報を有するプリント基板において経路探索処理を実施する例を説明する。なお、図15に示すレイアウト情報は、図4に示すレイアウト情報とほぼ同一であるが、信号線6220を囲む絶縁部6210の形状が符号6210aで示す一部において異なる。また、プリント基板の層方向の構成は示さないが、図3と同一である。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステムあるいは装置のコンピュータ(又はCPUやMPU等)がプログラムを読み出して実行する処理である。
Claims (10)
- プリント基板の設計を支援する設計支援装置であって、
プリント基板における少なくとも部品、導電層の配置、各導電層の導体パターン、および、導電層の間を電気的に接続するビアのレイアウトを示すレイアウト情報をメモリから取得するレイアウト情報の取得手段と、
前記レイアウト情報を参照して、一つの信号線の経路を示す情報を作成する信号経路情報の作成手段と、
前記レイアウト情報および前記信号経路情報を参照して、前記信号線の信号に対応するリターン電流の経路が分断される分断箇所を検出する検出手段と、
前記レイアウト情報および前記信号経路情報を参照して、前記分断箇所において、前記リターン電流が迂回する迂回経路を示す情報を作成する迂回経路情報の作成手段とを有することを特徴とする設計支援装置。 - 前記検出手段は、前記信号線が布線された導電層である信号層に隣接する導電層である隣接層に前記信号線の経路を投影し、前記投影した経路と前記隣接層に存在する絶縁部が交差する交差部を前記分断箇所として検出することを特徴とする請求項1に記載された設計支援装置。
- 前記迂回経路情報の作成手段は、
前記分断箇所において、前記投影した経路が前記隣接層のグラウンドパターン外に出る第一の分断点、および、前記グラウンドパターン外に出た前記投影した経路が前記グラウンドパターン内に入る第二の分断点を特定する手段と、
前記信号層のグラウンドパターンにおいて、前記第一の分断点の近傍に位置する第一の分断近傍点、および、前記第二の分断点の近傍に位置する第二の分断近傍点を特定する分断近傍点の特定手段と、
前記信号層のグラウンドパターンの境界に沿って、前記第一および第二の分断近傍点を結ぶ近傍経路を作成する近傍経路の作成手段と、
少なくとも前記信号層のグラウンドパターンと前記隣接層のグラウンドパターンを電気的に接続するビアを抽出する手段と、
前記抽出されたビアを介して前記第一の分断点と前記第一の分断近傍点を結ぶ第一のビア経路、および、前記抽出されたビアを介して前記第二の分断点と前記第二の分断近傍点を結ぶ第二のビア経路を作成する手段と、
前記近傍経路、並びに、前記第一および第二のビア経路を結合して前記迂回経路を作成する手段とを有することを特徴とする請求項2に記載された設計支援装置。 - 前記分断近傍点の特定手段は、前記信号線の両側の前記信号層のグラウンドパターンにおいて、前記第一および前記第二の分断近傍点を特定し、
前記近傍経路の作成手段は、前記信号線の両側の前記信号層のグラウンドパターンの境界に沿って、前記近傍経路を作成することを特徴とする請求項3に記載された設計支援装置。 - さらに、前記第一または第二の分断近傍点の特定ができない場合、前記近傍経路の作成ができない場合、前記ビアの抽出ができない場合、あるいは、前記第一または第二のビア経路が作成できない場合は、前記迂回経路情報の作成ができない旨を警告する警告手段を有することを特徴とする請求項3または請求項4に記載された設計支援装置。
- さらに、前記ビアの抽出範囲を制限する条件を入力する手段を有することを特徴とする請求項3から請求項5の何れか一項に記載された設計支援装置。
- さらに、前記近傍経路の作成可能範囲を制限する条件を入力する手段を有することを特徴とする請求項3から請求項6の何れか一項に記載された設計支援装置。
- さらに、前記迂回経路情報を出力する出力手段を有することを特徴とする請求項1から請求項7の何れか一項に記載された設計支援装置。
- レイアウト情報の取得手段、信号経路情報の作成手段、検出手段、迂回経路情報の作成手段を有し、プリント基板の設計を支援する設計支援装置の情報処理方法であって、
前記レイアウト情報の取得手段が、プリント基板における少なくとも部品、導電層の配置、各導電層の導体パターン、および、導電層の間を電気的に接続するビアのレイアウトを示すレイアウト情報をメモリから取得し、
前記信号経路情報の作成手段が、前記レイアウト情報を参照して、一つの信号線の経路を示す情報を作成し、
前記検出手段が、前記レイアウト情報および前記信号経路情報を参照して、前記信号線の信号に対応するリターン電流の経路が分断される分断箇所を検出し、
前記迂回経路情報の作成手段が、前記レイアウト情報および前記信号経路情報を参照して、前記分断箇所において、前記リターン電流が迂回する迂回経路を示す情報を作成することを特徴とする情報処理方法。 - コンピュータを請求項1から請求項8の何れか一項に記載された設計支援装置の各手段として機能させることを特徴とするプログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011013373A JP5731837B2 (ja) | 2011-01-25 | 2011-01-25 | 設計支援装置およびその情報処理方法 |
US13/347,078 US8832637B2 (en) | 2011-01-25 | 2012-01-10 | Support apparatus and information processing method thereof |
KR1020120006493A KR101461598B1 (ko) | 2011-01-25 | 2012-01-20 | 설계 지원장치 및 그 정보처리 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011013373A JP5731837B2 (ja) | 2011-01-25 | 2011-01-25 | 設計支援装置およびその情報処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012155489A true JP2012155489A (ja) | 2012-08-16 |
JP5731837B2 JP5731837B2 (ja) | 2015-06-10 |
Family
ID=46545120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011013373A Active JP5731837B2 (ja) | 2011-01-25 | 2011-01-25 | 設計支援装置およびその情報処理方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8832637B2 (ja) |
JP (1) | JP5731837B2 (ja) |
KR (1) | KR101461598B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015194869A (ja) * | 2014-03-31 | 2015-11-05 | 富士通株式会社 | 基板設計支援プログラム、基板設計支援方法、及び基板設計支援装置 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5935658B2 (ja) * | 2012-10-26 | 2016-06-15 | 富士通株式会社 | 設計支援プログラム,方法及び装置 |
US9122833B2 (en) * | 2013-11-21 | 2015-09-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of designing fin field effect transistor (FinFET)-based circuit and system for implementing the same |
TWI646440B (zh) * | 2017-07-03 | 2019-01-01 | 和碩聯合科技股份有限公司 | 電路比對方法及電子裝置 |
US10789408B2 (en) * | 2018-04-20 | 2020-09-29 | Mentor Graphics Corporation | Systems and methods for photolithographic design |
US10671792B2 (en) * | 2018-07-29 | 2020-06-02 | International Business Machines Corporation | Identifying and resolving issues with plated through vias in voltage divider regions |
JP2022072307A (ja) * | 2020-10-29 | 2022-05-17 | 富士通株式会社 | 訓練データ生成プログラム、訓練データ生成方法および情報処理装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003196340A (ja) * | 2001-12-27 | 2003-07-11 | Zuken Inc | プリント基板における帰還電流経路の計算方法、その装置、コンピュータ読み取り可能な記録媒体およびプログラム |
JP2007272342A (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Ltd | 基板設計支援装置及び基板設計支援プログラム |
JP2009146271A (ja) * | 2007-12-17 | 2009-07-02 | Sharp Corp | 基板評価装置、基板評価方法、基板評価プログラム、および基板評価プログラムを格納した記録媒体 |
JP2011128817A (ja) * | 2009-12-16 | 2011-06-30 | Canon Inc | プリント基板設計支援プログラムおよび支援方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007011629A (ja) | 2005-06-29 | 2007-01-18 | Toshiba Corp | プリント配線基板のリターンパスチェックシステム |
US20070083841A1 (en) * | 2005-10-06 | 2007-04-12 | Lantz John E | Assessing bypass capacitor locations in printed circuit board design |
US7882469B2 (en) * | 2007-11-27 | 2011-02-01 | International Business Machines Corporation | Automatic verification of adequate conductive return-current paths |
-
2011
- 2011-01-25 JP JP2011013373A patent/JP5731837B2/ja active Active
-
2012
- 2012-01-10 US US13/347,078 patent/US8832637B2/en active Active
- 2012-01-20 KR KR1020120006493A patent/KR101461598B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003196340A (ja) * | 2001-12-27 | 2003-07-11 | Zuken Inc | プリント基板における帰還電流経路の計算方法、その装置、コンピュータ読み取り可能な記録媒体およびプログラム |
JP2007272342A (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Ltd | 基板設計支援装置及び基板設計支援プログラム |
JP2009146271A (ja) * | 2007-12-17 | 2009-07-02 | Sharp Corp | 基板評価装置、基板評価方法、基板評価プログラム、および基板評価プログラムを格納した記録媒体 |
JP2011128817A (ja) * | 2009-12-16 | 2011-06-30 | Canon Inc | プリント基板設計支援プログラムおよび支援方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015194869A (ja) * | 2014-03-31 | 2015-11-05 | 富士通株式会社 | 基板設計支援プログラム、基板設計支援方法、及び基板設計支援装置 |
US9507905B2 (en) | 2014-03-31 | 2016-11-29 | Fujitsu Limited | Storage medium storing circuit board design assistance program, circuit board design assistance method, and circuit board design assistance device |
Also Published As
Publication number | Publication date |
---|---|
JP5731837B2 (ja) | 2015-06-10 |
KR20120086258A (ko) | 2012-08-02 |
KR101461598B1 (ko) | 2014-11-13 |
US20120192140A1 (en) | 2012-07-26 |
US8832637B2 (en) | 2014-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5731837B2 (ja) | 設計支援装置およびその情報処理方法 | |
JP5309878B2 (ja) | 配線方法、自動配線装置、及びプログラム | |
US8479140B2 (en) | Automatically creating vias in a circuit design | |
US9075949B2 (en) | Supporting design of electronic equipment | |
JP2007329361A (ja) | 設計支援プログラム、該プログラムを記録した記録媒体、設計支援方法、および設計支援装置 | |
JP2011029285A (ja) | プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム | |
JP2010020644A (ja) | プリント基板設計支援プログラム、記録媒体及びプリント基板設計支援方法 | |
JP5725840B2 (ja) | 設計支援装置およびその情報処理方法 | |
JP4633666B2 (ja) | 基板設計支援装置及び基板設計支援プログラム | |
JP2011198143A (ja) | 設計支援プログラム、設計支援装置および設計支援方法 | |
JP6349871B2 (ja) | 基板設計支援プログラム、基板設計支援方法、及び基板設計支援装置 | |
JP6365264B2 (ja) | 配線のトポロジ表示プログラム、配線のトポロジ表示方法、および情報処理装置 | |
JP2009146271A (ja) | 基板評価装置、基板評価方法、基板評価プログラム、および基板評価プログラムを格納した記録媒体 | |
JP2000331048A (ja) | プリント基板のリターンパス分断チェックシステム | |
JP3769141B2 (ja) | 電子回路基板設計用cadシステムとそれに使用するプログラムを記憶した記録媒体 | |
JP6464763B2 (ja) | レイアウト検証装置、レイアウト検証方法およびレイアウト検証プログラム | |
JP4350789B2 (ja) | 電気回路図自動生成装置 | |
JP6214251B2 (ja) | 検査ポイント設定装置、及びプログラム | |
US9792401B2 (en) | Insulation distance check device | |
JPH0789357B2 (ja) | 自動配線処理機能を用いた未配線区間表示装置 | |
JP2006172370A (ja) | 干渉ノイズチェック装置、干渉ノイズチェック方法および干渉ノイズチェックプログラム | |
JP2009059383A (ja) | 電気回路図自動生成装置 | |
JP2009059384A (ja) | 電気回路図自動生成装置 | |
JP2006309391A (ja) | 自動配線方法、自動配線装置及びプログラム | |
JP2009032297A (ja) | 電気回路図自動生成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141017 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150410 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5731837 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |