JP4350789B2 - 電気回路図自動生成装置 - Google Patents
電気回路図自動生成装置 Download PDFInfo
- Publication number
- JP4350789B2 JP4350789B2 JP2008291909A JP2008291909A JP4350789B2 JP 4350789 B2 JP4350789 B2 JP 4350789B2 JP 2008291909 A JP2008291909 A JP 2008291909A JP 2008291909 A JP2008291909 A JP 2008291909A JP 4350789 B2 JP4350789 B2 JP 4350789B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuit diagram
- symbol
- logic
- electric circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
子が変更されたり、素子が削除/追加されたような場合)、前回生成された電気回路図と
は別に、変更された接続情報に基づいて新たに電気回路図を最初から作り直すため、変更前後で回路図の内容が大きく変化する場合もあり、回路を確認するためには最初からやり直さなければならないという問題がある。
ッファ/コイル/スイッチ等)が介在すると、送信素子と受信素子との間の接続情報を得
ることができないという問題がある。
差分抽出手段を設けてもよい。この場合、電気回路図生成手段は、電気回路差分抽出手段から出力される回路差分情報に基づいて、新たに生成される電気回路図上に前回の回路図からの変更箇所を他の箇所から区別できるよう強調表示することができる。
きる。
ットリスト)に基づいて電気回路図を生成する電気回路生成手段10を中心に、複数の手
段およびディスクから構成されている。入力された電気回路ネットリストは、第1のディスク11に記録される。電気回路生成手段10がネットリストを受け取ってネットリストに含まれる回路素子の情報を回路シンボル生成手段12に渡すと、回路シンボル生成手段12は回路素子のシンボルを自動的に生成して電気回路生成手段10に返す。電気回路生成手段10は、一枚の無限領域で表される回路図上にシンボルを配置すると共に、回路素子間を自動的に配線して電気回路図を生成する。回路図をページに分割せず一枚の図面に表すことにより、接続関係の把握が容易となる。
により第2のディスク14に記録される。電気回路図が一旦生成された後に接続情報が変更された場合には、第1のディスク11に記録された変更後のネットリストと、第2のディスク14に記録された前回生成した電気回路図情報とが電気回路差分抽出手段15に入力され、変更前後の回路差分が抽出される。電気回路生成手段10は、抽出された回路差分に基づき、第2のディスク14に記憶された電気回路図からの変更が可能な限り小さくなるように変更後のネットリストに基づいて新たな電気回路図を生成する。また、新たな電気回路図には、電気回路差分抽出手段15から出力される回路差分情報に基づいて、前回の回路図からの変更箇所が他の箇所から区別できるよう強調表示される。
ボルを生成する場合には、矩形形状の4方向にシンボルピンを配置する(ラジアル型)と共に、出力ピンの機能のみに着目した出力シンボル(図2(b)、中心から放射状に信号が流
れる)と、入力ピンの機能のみに着目した入力シンボル(図2(c)、周辺から中心に信号が流れる)との2つのシンボルを自動的に生成する。近年の電子機器(例えばディジタルカメラや携帯電話等)では、内蔵されるLSIの高集積化により、1チップのLSIを中心とした回
路を形成することが多いが、コアとなる回路素子を中心にしてラジアル型にピンを配置することにより、論理回路と実装回路とをリンクさせて考えやすくなるという利点もある。
A)に示すように、プレーン(無限領域)の左上から順に信号が左から右へ流れるように各
シンボルを配置し、ピン数の多いコアとなる素子を含む場合には、図3(B)に示すように、プレーンの中心に入力シンボルと出力シンボルとを配置し、それぞれの周囲に関連するシンボルを配置する。その後、配置された電気回路シンボルのピン間を自動的に結線する。これにより、電気回路シンボル内の信号の流れる方向が一定方向になり、信号の流れを容易に確認できるようになる。
力ピンに関する情報を得て、ステップS6でシンボルを生成して左側に入力ピン、右側に出力ピンを配置する。コア回路素子である場合(ステップS3、No)には、ステップS7で出力ピンの情報を得てステップS8で出力シンボルを生成して4方向に出力ピンを設定し、ステップS9で入力ピンの情報を得てステップS10で入力シンボルを生成して4方向に入力ピンを設定する。これらステップS3〜S10の処理をステップS11で全てのシンボルについて終了したと判断されるまで繰り返す。なお、ステップS6、S8、S10では、予め規定されたピン間の間隔と、ピンの本数とに基づいて、ピンを配置するために必要な矩形のサイズを計算することによってシンボルを生成している。
1、Yes)、ステップS12において配置パターンにストリーム型が指示されたか否かが判断される。ストリーム型が指示されている場合(ステップS12、Yes)には、ステップS
13でプレーン(無限領域)の左上隅から順に関連する回路素子シンボルを配置する。ストリーム型が指示されていない場合(ステップS12、No)には、ステップS14でプレーン(無限領域)の中心にコア回路素子の出力シンボル、入力シンボルを配置し、ステップS15で出力シンボルの上側、左側、下側、右側に関連するシンボルを配置すると共に、ステップS16で入力シンボルの上側、左側、下側、右側に関連するシンボルを配置する。最後に、ステップS17でシンボル間の配線を実行し、この図4の処理を終了する。
示す回路図中で回路素子シンボルE2を他の素子に変更する場合、変更後のシンボルE3が変更前のシンボルE1の位置に書き込める場合には、図5(D)に示すようにシンボルE3に変更すると共に、素子変更がわかるように表示色を変更する。一方、変更後のシンボルE4が変更前のシンボルE3の位置に書き込みきれない場合には、元の状態を極力維持すため、他のシンボルを移動させず、図5(E)に示すように、回路図上の空き領域に破線で示すような追加素子配置エリアを定義し、ここに変更するシンボルを表示色を変更して配置する。
104で追加素子配置エリアを表示し、ステップS105でエリア内にシンボルを表示色を変えて追加する。「追加」でない場合(ステップS102、No)には、ステップS103で「削除」か否かが判断される。「削除」(ステップS103、Yes)の場合には、削除さ
れた回路素子シンボルの位置に破線でゴースト図形を表示する(ステップS106)。「追加」でも「削除」でもない場合、すなわち「変更」の場合(ステップS103、No)には、ステップS107で変更後の素子が元の素子の位置に入るか否かが判断され、入らない場合にはステップS108で元の回路素子シンボルの位置にゴースト図形を表示し、ステップS104、105で追加素子配置エリア内に変更後の素子を表示する。元の位置に入る場合(ステップS107、Yes)には、変更後の回路素子シンボルを表示色を変えて置換す
る。
テップS208、Yes)には、回路論理を探索する際には単に削除すればよいため、ステップS209で送信素子に接続しているのとは反対側のピンを2つ目のピンとして設定し直し、ステップS204の判定に戻る。
で、論理透過強制指示手段22は、例えば図11(B)に示すように、一方の接続先に強制的に接続して回路論理の探索を可能にする。
子:ダンピング抵抗やバッファ等、接続点、順次経路、折れ曲がり経路等)に対応した各
種の抽象表現用のタイルパターンを用意しており、これらのタイルパターンを移動、回転して配置することで図15(B)に示すような抽象化回路を形成し表示する。
プS506)。ステップS507では、全ての回路素子に対応するタイルパターンを配置
し終わったか否かを判断し、配置し終わるまで上記の処理を繰り返し実行する。
電気回路に含まれる回路素子のシンボルを自動的に生成する回路シンボル生成手段と、
入力される接続情報にしたがって一枚の無限領域で表される回路図上に前記シンボルを配置すると共に、回路素子間を自動的に配線して電気回路図を生成する電気回路図生成手段と
を備え、
前記回路シンボル生成手段は、入出力ピンが混在する回路素子については、入力ピンの機能のみに着目した入力シンボルと、出力ピンの機能のみに着目した出力シンボルとの2つのシンボルを自動的に生成し、
前記電気回路図生成手段は、前記入力シンボルと出力シンボルとを信号の流れる方向が画一化されるよう配置する
ことを特徴とする電気回路図自動生成装置。
入力される接続情報にしたがって回路図上に回路素子のシンボルを配置すると共に、回路素子間を自動的に配線して電気回路図を生成する電気回路図生成手段と、
生成された電気回路図を記憶する生成電気回路記憶手段と
を備え、
前記電気回路図生成手段は、前記電気回路図が一旦生成された後に前記接続情報が変更された際に、前記生成電気回路記憶手段に記憶された電気回路図の情報と前記変更後の接続情報とに基づいて、前記生成電気回路記憶手段に記憶された電気回路図からの変更が可能な限り小さくなるように変更後の接続情報に基づいて新たな電気回路図を生成する
ことを特徴とする電気回路図自動生成装置。
前記電気回路図が一旦生成された後に前記接続情報が変更された際に、前記生成電気回路記憶手段に記憶された電気回路図の情報と前記変更後の接続情報との回路差分を抽出する電気回路差分抽出手段
を備え、
前記電気回路図生成手段は、前記電気回路差分抽出手段から出力される回路差分情報に基づいて、新たに生成される電気回路図上に前回の回路図からの変更箇所を他の箇所から区別できるよう強調表示する
ことを特徴とする付記2に記載の電気回路図自動生成装置。
入力される接続情報にしたがって回路図上に回路素子のシンボルを配置すると共に、回路素子間を自動的に配線して電気回路図を生成する電気回路図生成手段と、
生成された電気回路図中の接続経路の回路論理を探索する回路経路探索手段と、
前記回路経路探索手段が接続経路の回路論理を探索する際に、回路論理を変更しない素子を論理透過素子定義情報に基づいて自動的に判別する論理透過自動判別手段と
を備え、
前記回路経路探索手段は、前記論理透過自動判別手段により回路論理を変更しないと判別された素子を除外して接続経路の回路論理を探索する
ことを特徴とする電気回路図自動生成装置。
前記論理透過自動判別手段による判別が不可能な場合に、強制的に接続先を指定することにより前記回路経路探索手段による回路論理の探索を可能にする論理透過強制指示手段を備える
ことを特徴とする付記4に記載の電気回路図自動生成装置。
入力される接続情報にしたがって回路図上に回路素子のシンボルを配置すると共に、回路素子間を自動的に配線して電気回路図を生成する電気回路図生成手段と、
生成された電気回路図中の接続経路の回路論理を探索する回路経路探索手段と、
前記回路経路探索手段により探索された回路経路に関する情報を保持する探索経路保持手段と
を備え、
前記回路経路探索手段は、前記探索経路保持手段に保存されている経路については、前回までの探索情報を呼び出すことにより重複した探索を避ける
ことを特徴とする電気回路図自動生成装置。
入力される接続情報にしたがって回路図上に回路素子のシンボルを配置すると共に、回
路素子間を自動的に配線して電気回路図を生成する電気回路図生成手段と、
生成された電気回路図中の接続経路の回路論理を探索する回路経路探索手段と、
前記回路経路探索手段により探索された接続経路を前記電気回路図から抽出し、抽象化したシンボルで表現する特定回路抽象化手段と
を備えることを特徴とする電気回路図自動生成装置。
2 回路表示手段
2a パーソナルコンピュータ
2b CRTディスプレイ
10 電気回路生成手段
11 第1のディスク
12 回路シンボル生成手段
13 生成電気回路記憶手段
14 第2のディスク
15 電気回路差分抽出手段
20 回路経路探索手段
21 論理透過自動判別手段
22 論理透過強制指示手段
23 探索経路保持手段
24 特定回路抽象化手段
Claims (1)
- 入力される接続情報にしたがって回路図上に回路素子のシンボルを配置すると共に、回路素子間を自動的に配線して電気回路図を生成する電気回路図生成手段と、
生成された電気回路図中の接続経路の回路論理を探索する回路経路探索手段と、
前記回路経路探索手段により探索された接続経路を前記電気回路図から抽出し、前記電気回路上に出現する回路素子に対応した各抽象化表示用のタイルパターンを移動、回転して配置することによって、抽象化して表現する特定回路抽象化手段と
を備えることを特徴とする電気回路図自動生成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008291909A JP4350789B2 (ja) | 2008-11-14 | 2008-11-14 | 電気回路図自動生成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008291909A JP4350789B2 (ja) | 2008-11-14 | 2008-11-14 | 電気回路図自動生成装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003089356A Division JP4249523B2 (ja) | 2003-03-27 | 2003-03-27 | 電気回路図自動生成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009032298A JP2009032298A (ja) | 2009-02-12 |
JP4350789B2 true JP4350789B2 (ja) | 2009-10-21 |
Family
ID=40402674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008291909A Expired - Fee Related JP4350789B2 (ja) | 2008-11-14 | 2008-11-14 | 電気回路図自動生成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4350789B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10424518B2 (en) | 2016-09-08 | 2019-09-24 | Samsung Electronics Co., Ltd. | Integrated circuit designing system and a method of manufacturing an integrated circuit |
-
2008
- 2008-11-14 JP JP2008291909A patent/JP4350789B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10424518B2 (en) | 2016-09-08 | 2019-09-24 | Samsung Electronics Co., Ltd. | Integrated circuit designing system and a method of manufacturing an integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2009032298A (ja) | 2009-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7921390B2 (en) | Method and system for creating, viewing, editing, and sharing output from a design checking system | |
US8479140B2 (en) | Automatically creating vias in a circuit design | |
JP2007233455A (ja) | レイアウトエディタ装置、配線表示方法、及び配線表示プログラム | |
JP5731837B2 (ja) | 設計支援装置およびその情報処理方法 | |
JP5113676B2 (ja) | 制御盤設計支援システム | |
JP4249523B2 (ja) | 電気回路図自動生成装置 | |
JP4350789B2 (ja) | 電気回路図自動生成装置 | |
US20070204254A1 (en) | Circuit diagram drafting system and method and computer program product | |
JP2009059384A (ja) | 電気回路図自動生成装置 | |
JP2009059383A (ja) | 電気回路図自動生成装置 | |
JP2009032297A (ja) | 電気回路図自動生成装置 | |
CN1316412C (zh) | 半导体集成电路的设计数据的处理方法 | |
JP2002366597A (ja) | Fpga設計システムおよびfpga設計プログラム | |
JP3150527B2 (ja) | プリント配線板の改造支援装置 | |
JP2003091566A (ja) | 配置配線構想設計装置 | |
JP4648865B2 (ja) | プリント基板パターン設計装置およびプログラム | |
JP5595224B2 (ja) | ラダープログラム比較方法 | |
JP3262099B2 (ja) | バッファレイアウト設計装置および方法 | |
JP2008112388A (ja) | Cadシステム | |
JP5151671B2 (ja) | 表示制御装置、表示制御方法及び表示制御プログラム | |
JP4071546B2 (ja) | 半導体装置の回路設計支援装置およびレイアウト変更方法 | |
JPH0250267A (ja) | 配線経路表示装置 | |
JP4180969B2 (ja) | プラントにおけるプラント構成設備の計装制御回路の隔離支援方法及び隔離支援システム | |
JP5489529B2 (ja) | 情報処理装置および情報処理装置の制御方法 | |
CN118031773A (zh) | 孔数量确定方法、装置、存储介质及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090707 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090722 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4350789 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |