JP2007233455A - レイアウトエディタ装置、配線表示方法、及び配線表示プログラム - Google Patents
レイアウトエディタ装置、配線表示方法、及び配線表示プログラム Download PDFInfo
- Publication number
- JP2007233455A JP2007233455A JP2006050787A JP2006050787A JP2007233455A JP 2007233455 A JP2007233455 A JP 2007233455A JP 2006050787 A JP2006050787 A JP 2006050787A JP 2006050787 A JP2006050787 A JP 2006050787A JP 2007233455 A JP2007233455 A JP 2007233455A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- display
- output terminal
- input terminal
- segment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Abstract
【解決手段】1つの出力端子と第1の入力端子との間を繋ぐ第1の配線を構成する各配線セグメントを、その物理的長さに比例する表示長及び物理的幅を反映した表示幅で、第1の方向のみに延展するように繋げていくことで第1の配線を直線として描画し、更に、描画された第1の配線上の分岐点の位置を示すマークを描画し、分岐点と第2の入力端子との間を繋ぐ第2の配線を構成する各配線セグメントを、その物理的長さに比例する表示長及び物理的幅を反映した表示幅で、第1の配線上の分岐点から第1の方向に垂直な第2の方向に所定距離だけずれた位置から第1の方向のみに延展するように繋げていくことで第2の配線を直線として描画する各段階を含むことを特徴とする。
【選択図】図4
Description
21〜34 配線セグメント
40 出力端子
41〜43 入力端子
81 マウスポインタ
82 挿入セル
510 コンピュータ
511 CPU
512 RAM
513 ROM
514 二次記憶装置
515 可換媒体記憶装置
516 インターフェース
520 ディスプレイ装置
521 キーボード
522 マウス
523 通信装置
Claims (10)
- プログラム、回路の論理設計データ、及び該回路のレイアウトデータを格納するデータメモリと、
表示画面の表示データを格納するイメージフレームメモリと、
該メモリに格納された該プログラムに基づき該論理設計データ及び該レイアウトデータに対して処理を行う演算処理ユニットを含み、
該演算処理ユニットは、該プログラムを実行することにより、着目ネットを構成する少なくとも1つの出力端子、1つ又は複数の入力端子、各配線セグメント、及び該各配線セグメントの物理的長さ及び物理的幅を示す着目ネットデータを該データメモリの該レイアウトデータから抽出し、該着目ネットデータに基づいて該イメージフレームメモリに表示画面を描画する際に、
該着目ネットの1つの出力端子を描画し、
該1つの出力端子と該1つ又は複数の入力端子のうちの第1の入力端子との間を繋ぐ第1の配線を構成する各配線セグメントを、その物理的長さに比例する表示長及び物理的幅を反映した表示幅で、該表示画面上において該1つの出力端子から第1の方向のみに延展するように繋げていくことで該第1の配線を直線として描画し、
該1つの出力端子から延びる該第1の配線の終端に該第1の入力端子を描画し、
該1つの出力端子に結合される第2の入力端子がある場合には、該直線として描画された第1の配線上の分岐点の位置を示すマークを描画し、該分岐点と該第2の入力端子との間を繋ぐ第2の配線を構成する各配線セグメントを、その物理的長さに比例する表示長及び物理的幅を反映した表示幅で、該表示画面上において該第1の配線上の該分岐点から該第1の方向に垂直な第2の方向に所定距離だけずれた位置から該第1の方向のみに延展するように繋げていくことで該第2の配線を直線として描画し、該ずれた位置から延びる該第2の配線の終端に該第2の入力端子を描画する
ことを特徴とするレイアウトエディタ装置。 - 該イメージフレームメモリに描画された配線セグメントは、配線セグメントの配置される配線層、配線セグメントの所定の近傍領域内におけるセルを挿入可能なスペースの大きさ、配線セグメントの所定の近傍領域内における配線の混雑度の度合い、及び配線セグメントに隣接する配線セグメントの有無のうちの少なくとも1つを示す情報とともに表示されることを特徴とする請求項1記載のレイアウトエディタ装置。
- 該イメージフレームメモリに描画された出力端子、配線セグメント、及び入力端子は、それぞれ出力端子の駆動能力、配線セグメント上の信号劣化の度合い、及び入力端子の負荷を示す情報とともに表示されることを特徴とする請求項1記載のレイアウトエディタ装置。
- 該着目ネットデータに基づいて描画された表示画面上で該着目ネットに変更を加える指示が入力されると、該変更後の該着目ネットに対して、出力端子の駆動能力、配線セグメント上の信号劣化の度合い、及び入力端子の負荷を示す情報とともに出力端子、配線セグメント、及び入力端子が表示されることを特徴とする請求項3記載のレイアウトエディタ装置。
- 該演算処理ユニットは該プログラムを実行することにより、該データメモリに格納される該レイアウトデータの少なくとも一部に対応する2次元回路配置図を、上記着目ネットの表示画面とは異なる表示画面として、該イメージフレームメモリに描画することを特徴とする請求項1記載のレイアウトエディタ装置。
- 該着目ネットデータに基づいて描画された表示画面上で該着目ネットに変更を加える指示が入力されると、該指示に応じて該論理設計データ及び該レイアウトデータを変更することを特徴とする請求項1記載のレイアウトエディタ装置。
- 着目ネットの1つの出力端子を表示画面に描画し、
該1つの出力端子と第1の入力端子との間を繋ぐ第1の配線を構成する各配線セグメントを、その物理的長さに比例する表示長及び物理的幅を反映した表示幅で、該表示画面上において該1つの出力端子から第1の方向のみに延展するように繋げていくことで該第1の配線を直線として描画し、
該1つの出力端子から延びる該第1の配線の終端に該第1の入力端子を描画し、
該1つの出力端子に結合される第2の入力端子がある場合には、該直線として描画された第1の配線上の分岐点の位置を示すマークを描画し、
該分岐点と該第2の入力端子との間を繋ぐ第2の配線を構成する各配線セグメントを、その物理的長さに比例する表示長及び物理的幅を反映した表示幅で、該表示画面上において該第1の配線上の該分岐点から該第1の方向に垂直な第2の方向に所定距離だけずれた位置から該第1の方向のみに延展するように繋げていくことで該第2の配線を直線として描画し、
該ずれた位置から延びる該第2の配線の終端に該第2の入力端子を描画する
各段階を含むことを特徴とする配線表示方法。 - 前記描画された配線セグメントは、配線セグメントの配置される配線層、配線セグメントの所定の近傍領域内におけるセルを挿入可能なスペースの大きさ、配線セグメントの所定の近傍領域内における配線の混雑度の度合い、及び配線セグメントに隣接する配線セグメントの有無のうちの少なくとも1つを示す情報とともに表示されることを特徴とする請求項7記載の配線表示方法。
- 前記描画された出力端子、配線セグメント、及び入力端子は、それぞれ出力端子の駆動能力、配線セグメント上の信号劣化の度合い、及び入力端子の負荷を示す情報とともに表示されることを特徴とする請求項7記載の配線表示方法。
- 着目ネットの1つの出力端子を表示画面に描画し、
該1つの出力端子と第1の入力端子との間を繋ぐ第1の配線を構成する各配線セグメントを、その物理的長さに比例する表示長及び物理的幅を反映した表示幅で、該表示画面上において該1つの出力端子から第1の方向のみに延展するように繋げていくことで該第1の配線を直線として描画し、
該1つの出力端子から延びる該第1の配線の終端に該第1の入力端子を描画し、
該1つの出力端子に結合される第2の入力端子がある場合には、該直線として描画された第1の配線上の分岐点の位置を示すマークを描画し、
該分岐点と該第2の入力端子との間を繋ぐ第2の配線を構成する各配線セグメントを、その物理的長さに比例する表示長及び物理的幅を反映した表示幅で、該表示画面上において該第1の配線上の該分岐点から該第1の方向に垂直な第2の方向に所定距離だけずれた位置から該第1の方向のみに延展するように繋げていくことで該第2の配線を直線として描画し、
該ずれた位置から延びる該第2の配線の終端に該第2の入力端子を描画する
各段階をコンピュータに実行させるよう構成されることを特徴とする配線表示プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006050787A JP4644614B2 (ja) | 2006-02-27 | 2006-02-27 | レイアウトエディタ装置、配線表示方法、及び配線表示プログラム |
US11/419,909 US7353482B2 (en) | 2006-02-27 | 2006-05-23 | Routing display facilitating task of removing error |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006050787A JP4644614B2 (ja) | 2006-02-27 | 2006-02-27 | レイアウトエディタ装置、配線表示方法、及び配線表示プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007233455A true JP2007233455A (ja) | 2007-09-13 |
JP4644614B2 JP4644614B2 (ja) | 2011-03-02 |
Family
ID=38445488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006050787A Expired - Fee Related JP4644614B2 (ja) | 2006-02-27 | 2006-02-27 | レイアウトエディタ装置、配線表示方法、及び配線表示プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7353482B2 (ja) |
JP (1) | JP4644614B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010237906A (ja) * | 2009-03-31 | 2010-10-21 | Fujitsu Ltd | 設計支援装置、設計支援方法及び設計支援プログラム |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8658542B2 (en) | 2006-03-09 | 2014-02-25 | Tela Innovations, Inc. | Coarse grid design methods and structures |
US8541879B2 (en) | 2007-12-13 | 2013-09-24 | Tela Innovations, Inc. | Super-self-aligned contacts and method for making the same |
US7956421B2 (en) | 2008-03-13 | 2011-06-07 | Tela Innovations, Inc. | Cross-coupled transistor layouts in restricted gate level layout architecture |
US7446352B2 (en) | 2006-03-09 | 2008-11-04 | Tela Innovations, Inc. | Dynamic array architecture |
US9563733B2 (en) | 2009-05-06 | 2017-02-07 | Tela Innovations, Inc. | Cell circuit and layout with linear finfet structures |
US8653857B2 (en) | 2006-03-09 | 2014-02-18 | Tela Innovations, Inc. | Circuitry and layouts for XOR and XNOR logic |
US7763534B2 (en) | 2007-10-26 | 2010-07-27 | Tela Innovations, Inc. | Methods, structures and designs for self-aligning local interconnects used in integrated circuits |
US7577933B1 (en) * | 2006-11-17 | 2009-08-18 | Sun Microsystems, Inc. | Timing driven pin assignment |
US8667443B2 (en) | 2007-03-05 | 2014-03-04 | Tela Innovations, Inc. | Integrated circuit cell library for multiple patterning |
US8453094B2 (en) * | 2008-01-31 | 2013-05-28 | Tela Innovations, Inc. | Enforcement of semiconductor structure regularity for localized transistors and interconnect |
JPWO2012124117A1 (ja) * | 2011-03-17 | 2014-07-17 | 富士通株式会社 | タイミングエラー除去方法、設計支援装置、及びプログラム |
CN103294839A (zh) * | 2012-02-29 | 2013-09-11 | 鸿富锦精密工业(深圳)有限公司 | 长度计算系统及长度计算方法 |
US8584077B1 (en) | 2012-07-30 | 2013-11-12 | Agilent Technologies, Inc. | User-controllable connectivity engine for electronic design automation tools |
US10013521B2 (en) | 2015-11-13 | 2018-07-03 | International Business Machines Corporation | Layouting of interconnect lines in integrated circuits |
US10169515B2 (en) * | 2015-11-16 | 2019-01-01 | Taiwan Semiconductor Manufacturing Company Ltd. | Layout modification method and system |
US10295988B2 (en) * | 2016-08-31 | 2019-05-21 | Synopsys, Inc. | Electronic virtual layer |
CN109992715B (zh) * | 2019-03-28 | 2021-08-03 | 网易传媒科技(北京)有限公司 | 信息展示方法、装置、介质和计算设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1078974A (ja) * | 1996-09-04 | 1998-03-24 | Nec Corp | 配線パターン強調表示システム |
JP2000011009A (ja) * | 1998-06-17 | 2000-01-14 | Nec Corp | 配線表示システム及びその表示方法並びにその制御プログラムを記録した記録媒体 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5691913A (en) * | 1994-03-28 | 1997-11-25 | Matsushita Electric Ind. Co. | Layout designing apparatus for circuit boards |
US7016801B2 (en) * | 2002-07-31 | 2006-03-21 | The Boeing Company | System and method for interconnection analysis |
-
2006
- 2006-02-27 JP JP2006050787A patent/JP4644614B2/ja not_active Expired - Fee Related
- 2006-05-23 US US11/419,909 patent/US7353482B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1078974A (ja) * | 1996-09-04 | 1998-03-24 | Nec Corp | 配線パターン強調表示システム |
JP2000011009A (ja) * | 1998-06-17 | 2000-01-14 | Nec Corp | 配線表示システム及びその表示方法並びにその制御プログラムを記録した記録媒体 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010237906A (ja) * | 2009-03-31 | 2010-10-21 | Fujitsu Ltd | 設計支援装置、設計支援方法及び設計支援プログラム |
Also Published As
Publication number | Publication date |
---|---|
JP4644614B2 (ja) | 2011-03-02 |
US20070204253A1 (en) | 2007-08-30 |
US7353482B2 (en) | 2008-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4644614B2 (ja) | レイアウトエディタ装置、配線表示方法、及び配線表示プログラム | |
JP4000198B2 (ja) | 会話型回路設計装置 | |
JP6254190B2 (ja) | 回路設計レイアウトにおける、チャネルに対する輻輳インジケータの表示 | |
US8166443B2 (en) | Method of shield line placement for semiconductor integrated circuit, design apparatus for semiconductor integrated circuit, and design program for semiconductor integrated circuit | |
US10268794B2 (en) | Editing a NoC topology on top of a floorplan | |
US7921390B2 (en) | Method and system for creating, viewing, editing, and sharing output from a design checking system | |
US6889370B1 (en) | Method and apparatus for selecting and aligning cells using a placement tool | |
US6446246B1 (en) | Method and apparatus for detail routing using obstacle carving around terminals | |
US9208277B1 (en) | Automated adjustment of wire connections in computer-assisted design of circuits | |
US20080104563A1 (en) | Timing verification method and timing verification apparatus | |
JP4448466B2 (ja) | 論理回路設計方法、論理回路設計プログラム及び論理回路設計装置 | |
CN109074412B (zh) | 使用自动焊接和自动克隆的电路中的连接的交互式布线 | |
US20030046646A1 (en) | Integrated circuit design apparatus, method and program | |
US20130328940A1 (en) | Designing device, designing method, and recording medium | |
US20060076547A1 (en) | Three-dimensional viewing and editing of microcircuit design | |
JP4140013B2 (ja) | 半導体集積回路のゲートリサイズ装置及び方法とそのプログラム | |
US7761835B2 (en) | Semiconductor device design method, semiconductor device design system, and computer program for extracting parasitic parameters | |
JP4071546B2 (ja) | 半導体装置の回路設計支援装置およびレイアウト変更方法 | |
JP2004013683A (ja) | 半導体集積回路の開発方法、レイアウトエディタ、及び記録媒体 | |
JP2003030264A (ja) | Lsiの配置方法及び装置 | |
JP2009245215A (ja) | Cadシステム、cadプログラム | |
JPWO2004079598A1 (ja) | 回路配置設計方法及びプログラム | |
JP2009276968A (ja) | 表示制御装置、表示制御方法及び表示制御プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081016 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101206 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |