JP5282886B2 - プリント回路基板解析システム、プリント回路基板設計支援システム、及びそれらの方法、並びにプログラム - Google Patents

プリント回路基板解析システム、プリント回路基板設計支援システム、及びそれらの方法、並びにプログラム Download PDF

Info

Publication number
JP5282886B2
JP5282886B2 JP2008549264A JP2008549264A JP5282886B2 JP 5282886 B2 JP5282886 B2 JP 5282886B2 JP 2008549264 A JP2008549264 A JP 2008549264A JP 2008549264 A JP2008549264 A JP 2008549264A JP 5282886 B2 JP5282886 B2 JP 5282886B2
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
equivalent circuit
pair
adjacent interference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008549264A
Other languages
English (en)
Other versions
JPWO2008072530A1 (ja
Inventor
小林　　直樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008549264A priority Critical patent/JP5282886B2/ja
Publication of JPWO2008072530A1 publication Critical patent/JPWO2008072530A1/ja
Application granted granted Critical
Publication of JP5282886B2 publication Critical patent/JP5282886B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明はプリント回路基板構造に関する。例えば、複数の異なる形状を含むベタプレーンから構成される形状内のノイズ伝播を効率的に行う為のプリント回路基板解析システム、プリント回路基板解析方法、プリント回路基板解析プログラム、又、複数の異なる形状を含むベタプレーンから構成されるプリント回路基板構造の電磁干渉を抑制する為のプリント回路基板設計支援システム、プリント回路基板設計支援方法、プリント回路基板設計支援プログラムやプリント回路基板構造に関する。
電子機器の高速化処理化に伴ってプリント回路基板内の電磁ノイズ伝播の問題が顕著になって来ている。電磁ノイズ（以下ノイズと略す）は、ＩＣのスイッチングノイズや、信号系からの漏れとして発生する。そして、ノイズはプリント回路基板内全体に伝播する。その結果、ノイズはＬＳＩの入出力端子に混入してＬＳＩの特性を低下させる。かつ、ＥＭＩ(漏洩電磁波)の問題の主要因ともなる。従って、多層プリント回路基板内のノイズの振る舞いを考慮した設計が大事である。その為には、電磁波のノイズ伝播を、汎用の回路シミュレータであるＳＰＩＣＥに適した線形時不変な等価回路モデルを用いて表現した上で作成し、解析を行うことが重要である。現状においては、プリント回路基板の導体プレーンが同一形状で積層上になっている構造に対しては、信頼性の有る等価回路モデルが有る。しかしながら、積層上の導体プレーンが異なる形状の場合や、同一の層に複数の導体プレーンが在る場合には、信頼性が有るモデルは得られていない。同一形状の一対の導体プレーン対に限定したノイズ解析方法としては、例えば論文（T.
Harada他：“Power-Distribution-Plane Analysis for Multilayer Printed Circuit
Boards with SPICE”,Proceeding of 2000 IEMT/IMC symposium, pp.420-425, April,
2000.）が有る。ここでは、導体プレーン対を平面回路で近似し、微小メッシュを作成した上で等価回路モデルを作成し、ＬＳＩの電源端子とプリント回路基板との接合部をノイズ源としてＳＰＩＣＥ等の回路ソルバーを用いて求めることが出来る。
以下、図面を用いて、従来の導体プレーン対の解析方法を簡単に説明する。図１７は、ＬＳＩパッケージとこれに接合するプリント回路基板である。そして、プリント回路基板は電源−グランドプレーン対を表す一対の導体プレーン対を含んでいる。図１７において、１００：ＬＳＩパッケージ、１０１：ＬＳＩの電源端子、１０２：ＬＳＩのグランド端子、１０３：プリント回路基板の電源端子、１０４：プリント回路基板のグランド端子、１０５：プリント回路基板の誘電体層、１０６：プリント回路基板のグランドプレーン、１０７：プリント回路基板の電源プレーン、１０８：プリント回路基板の電源プレーンと電源端子と接合するヴィア、１０９：ヴィア１０８を通す為にグランドプレーン１０６に開けたクリアランスホールである。実際のプリント回路基板には、この他にも、直流電源用の電源端子やグランド端子、更にはデカップリング用のパッド、端子間を接合させる為の配線などが必要に応じて適宜実装される。
図１８は、図１７の一対の導体プレーン対をメッシュ化して等価回路モデルで表した図である。２０１は導体プレーン対の等価回路モデルの上面図である。ａ（ｂ）は、各々、導体プレーン対の横辺の大きさ（縦辺の大きさ）を表している。Δｘ（Δｙ）は、各々、メッシュの横辺の大きさ（縦辺の大きさ）を表している。２０２は導体プレーン対の回路モデル２０１の１メッシュを具体的に回路表示したものである。Ｒｘ（Ｒｙ）は、各々、横方向の辺の抵抗（縦方向の辺の抵抗）を表している。Ｌｘ（Ｌｙ）は、各々、横方向のインダクタンス（縦方向のインダクタンス）を表している。２０３は導体プレーン対の等価回路モデルの側面図であり、Ｈは導体プレーン対の厚みを表している。２０４は２０３の回路モデルの高さ方向の一辺における回路定数を具体的に表したものである。Ｃｚ（Ｇｚ）は、各々、キャパシタンス（コンダクタンス）を表している。２０５は回路モデル上の接地点を表している。
図１９は、図１７のＬＳＩの電源端子からプリント回路基板に入り込む電流を電流源と見なして、図１８の等価回路モデルに接合したモデルを表している。３０１はＬＳＩ電源端子をモデル化した電流源、３０２はプリント回路基板の等価回路モデルを電源端子がある面で切断した側面図である。３０３はプリント回路基板の電源端子のある部分に相当するノードを表している。図１９のモデルをＳＰＩＣＥ等の回路ソルバーを用いて解くことにより、各ノードにおける電圧分布が計算できる。従って、プリント回路基板内のノイズ分布が判ることになる。
更に、導体プレーンの対が複数対あり、上下のプレーン対がヴィアを介して電気的に接合している場合は、論文（N.Kobayashi他：“Analysis of Multilayered Power-Distribution Planes
with Via Structures using SPICE”, IEICE Technical Report, EMCJ2005-97,pp.25-30,
October, 2005.）にその等価回路作成方法が記されている。具体的には、図２０にあるように、プレーン対が２つあり、上下のプレーン対がヴィアを介して接合している多層プリント回路基板の場合、Pair-１を上側のプレーン対とし、Pair-２を下側のプレーン対とした場合において、図２１に示すように、各々のプレーン対は上記に示した等価回路モデルを作成し、ヴィアを介して電気的に接合されている上下のノードを単一のインダクタンス若しくは別途準備したビアモデルの等価回路を用いて接合する。
T. Harada他："Power-Distribution-Plane Analysis for MultilayerPrinted Circuit Boards with SPICE",Proceedingof 2000 IEMT/IMC symposium, pp.420-425, April, 2000. N.Kobayashi他："Analysis of Multilayered Power-DistributionPlanes with Via Structures using SPICE",IEICE Technical Report, EMCJ2005-97,pp.25-30, October, 2005.
上述の如く、プリント回路基板の導体プレーン対が一対の場合、若しくはプレーン対が複数であっても積層構造であり、かつ、対向するプレーン形状が同一とみなせる場合は、従来の技術でノイズ伝播の回路モデル解析が可能である。
しかしながら、積層構造であっても導体プレーンが異なる形状の場合や、同一の層に複数のプレーンがある場合、プリント回路基板内のノイズ伝播の回路解析を行う為には、形状が異なる部分のノイズ伝播を表す回路モデルを作成した上で結合し、全体の回路モデルを解析する必要がある。
又、上記システムと並行して、導体プレーンが異なる形状の場合や、同一の層に複数のプレーンがある場合、プリント回路基板内のノイズ伝播を抑制する為の設計支援システムを提供することは重要である。
従って、本発明が解決しようとする第１の課題は、多層プリント回路基板構造において、積層する導体プレーンの形状が異なる場合や、同一の層に複数のプレーンが並層する構造の場合、プリント回路基板内のノイズ伝播の回路解析を可能ならしめる為、隣接する対向面対間のノイズ干渉部を表す隣接干渉部等価回路モデルを高速に提供し、かつ、各プレーン対と隣接干渉部等価回路とを結合した上で全体の回路解析を行うプリント回路基板解析システムを提供することである。
本発明が解決しようとする第２の課題は、上記システムと並行して、導体プレーンが異なる形状の場合や、同一の層に複数のプレーンがある場合、プリント回路基板内のノイズ伝播を抑制する為の設計新設計支援システムを提供することである。
前記の課題は、
プリント回路基板内の複数の対向面対の等価回路、ノイズ源、観測点、及び解析周波数を入力するプリント回路基板対向面対等価回路入力手段と、
前記プリント回路基板対向面対入力手段で入力された対向面対等価回路の中から隣接干渉部を指定する隣接干渉部入力手段と、
前記隣接干渉部入力手段で入力された隣接干渉部の等価回路を作成する隣接干渉部等価回路作成手段と、
前記プリント回路基板対向面対等価回路入力手段で入力された等価回路と、前記隣接干渉部等価回路作成手段で作成された隣接干渉部とを結合してプリント回路基板全体等価回路を作成するプリント回路基板全体等価回路作成手段
とを具備することを特徴とするプリント回路基板解析システムによって解決される。
又、プリント回路基板内の複数の対向面対の等価回路、ノイズ源、観測点、及び解析周波数を入力するプリント回路基板対向面対等価回路入力手段と、
前記プリント回路基板対向面対入力手段で入力された対向面対等価回路の中から隣接干渉部を指定する隣接干渉部入力手段と、
前記隣接干渉部入力手段で入力された隣接干渉部の等価回路を作成する隣接干渉部等価回路作成手段と、
前記プリント回路基板対向面対等価回路入力手段で入力された等価回路と、前記隣接干渉部等価回路作成手段で作成された隣接干渉部とを結合してプリント回路基板全体等価回路を作成するプリント回路基板全体等価回路作成手段と、
前記プリント回路基板全体等価回路作成手段で作成されたプリント回路基板全体等価回路を計算する為の回路ソルバーを指定する回路ソルバー指定手段と、
前記回路ソルバー指定手段で指定された回路ソルバーを用いて、前記プリント回路基板全体等価回路作成手段で作成されたプリント回路基板全体等価回路を、前記プリント回路基板対向面対等価回路入力手段で入力された解析周波数において計算する電圧計算手段と、
前記電圧計算手段で計算された電圧計算値の中から、前記プリント回路基板対向面対等価回路入力手段で指定された観測点における電圧計算値を表示する電圧表示手段
とを具備することを特徴とするプリント回路基板解析システムによって解決される。
又、プリント回路基板内の対向面対等価回路、電圧観測点、隣接干渉部位置、解析周波数、回路ソルバーに関する情報を入力するプリント回路基板対向面対等価回路入力ステップと、
前記プリント回路基板対向面対等価回路入力ステップで入力したプリント回路基板隣接干渉部の等価回路を作成する隣接干渉部等価回路作成ステップと、
前記プリント回路基板対向面対等価回路入力ステップで入力されたプリント回路基板対向面対等価回路と、前記隣接干渉部等価回路作成ステップで作成された隣接干渉部等価回路とを、該プリント回路基板対向面対等価回路入力ステップで指定された隣接干渉部で結合し、プリント回路基板全体の等価回路を作成するプリント回路基板全体等価回路作成ステップと、
前記プリント回路基板全体等価回路作成ステップで作成されたプリント回路基板全体の等価回路の電圧値を、回路ソルバーを用いて計算する電圧計算ステップと、
前記電圧計算ステップで計算された電圧値の中から、前記プリント回路基板対向面対等価回路入力ステップで入力された電圧観測点に相当する電圧値を、解析周波数毎に表示する電圧計算値表示ステップ
とを具備することを特徴とするプリント回路基板解析方法によって解決される。
又、プリント回路基板内の対向面対等価回路、電圧観測点、隣接干渉部位置、解析周波数、回路ソルバーに関する情報を入力するプリント回路基板対向面対等価回路入力処理と、
前記プリント回路基板対向面対等価回路入力処理で入力したプリント回路基板隣接干渉部の等価回路を作成する隣接干渉部等価回路作成処理と、
前記プリント回路基板対向面対等価回路処理で入力されたプリント回路基板対向面対等価回路と、前記隣接干渉部等価回路作成処理で作成された隣接干渉部等価回路とを、プリント回路基板対向面対等価回路入力処理で指定された隣接干渉部で結合し、プリント回路基板全体の等価回路を作成するプリント回路基板全体等価回路作成処理と、
前記プリント回路基板全体等価回路作成処理で作成されたプリント回路基板全体の等価回路の電圧値を、回路ソルバーを用いて計算する電圧計算処理と、
前記電圧計算処理で計算された電圧値の中から、前記プリント回路基板対向面対等価回路入力処理で入力された電圧観測点に相当する電圧値を、解析周波数毎に表示する電圧計算値表示処理
とを情報処理装置に実行させることを特徴とするプリント回路基板解析プログラムによって解決される。
又、プリント回路基板内の電源プレーン、グランドプレーンの位置情報に関する情報を入力するプリント回路基板構造入力手段と、
電源プレーン＆グランドプレーン抽出手段で必要となる格子点作成用のメッシュ間隔を入力するメッシュ設定手段と、
隣接干渉抑制用ビア配置表示されるビア間隔を入力する隣接干渉抑制用ビア間隔入力手段と、
前記メッシュ設定手段で入力された情報を基に、プリント回路基板内の電源プレーンがある位置と、グランドプレーンがある位置とを記憶する電源プレーン＆グランドプレーン抽出手段と、
前記電源プレーン＆グランドプレーン抽出手段で記憶された情報を基に、隣接干渉部となる領域を抽出する隣接干渉部抽出手段と、
前記隣接干渉部抽出手段で抽出された隣接干渉部に沿って、メッシュ設定手段で指定したビア間隔で、推奨ビア配置を表示する隣接干渉抑制用ビア配置表示手段
とを具備することを特徴とするプリント回路基板設計支援システムによって解決される。
又、プリント回路基板構造情報入力、メッシュ設定、隣接干渉抑制用ビア間隔の指定を行うプリント回路基板構造情報入力ステップと、
前記プリント回路基板構造情報入力ステップで入力されたプリント回路基板構造情報から、電源プレーンとグランドプレーンとの位置情報を抽出する電源プレーン＆グランドプレーン抽出ステップと、
前記電源プレーン＆グランドプレーン抽出ステップで抽出した電源プレーンとグランドプレーンとの位置情報から、隣接干渉部の抽出を行う隣接干渉部抽出ステップと、
前記隣接干渉部抽出ステップで抽出された隣接干渉部に沿って、前記プリント回路基板構造情報入力ステップで入力したビア間隔を保って、隣接干渉抑制用グランドビアを配置するべき箇所を示すマークを表示する隣接干渉部ビア配置ステップ
とを具備することを特徴とするプリント回路基板設計支援方法によって解決される。
又、プリント回路基板構造情報入力、メッシュ設定、隣接干渉抑制用ビア間隔の指定を行うプリント回路基板構造情報入力処理と、
前記プリント回路基板構造情報入力処理で入力されたプリント回路基板構造情報から、電源プレーンとグランドプレーンとの位置情報を抽出する電源プレーン＆グランドプレーン抽出処理と、
前記電源プレーン＆グランドプレーン抽出処理で抽出した電源プレーンとグランドプレーンとの位置情報から、隣接干渉部の抽出を行う隣接干渉部抽出処理と、
前記隣接干渉部抽出処理で抽出された隣接干渉部に沿って、前記プリント回路基板構造情報入力処理で入力したビア間隔を保って、隣接干渉抑制用グランドビアを配置するべき箇所を示すマークを表示する隣接干渉部ビア配置処理
とを情報処理装置に実行させることを特徴とするプリント回路基板設計支援プログラムによって解決される。
又、干渉度解析評価を行う為の模擬的なプリント回路基板形状のプレーン導体によって対向している部分の２次元等価回路、ノイズ源および観測点となる位置の情報を入力する解析評価用プリント回路基板対向面対２次元等価回路入力手段と、
前記解析評価用プリント回路基板等価回路モデルの隣り合う対向面対が隣接干渉部を介してノイズ干渉を起こす位置を指定する解析評価用隣接干渉部入力手段と、
前記解析評価用プリント回路基板隣接干渉部入力手段で指定した位置における隣接干渉部の等価回路を作成する機能を有する解析評価用プリント回路基板隣接干渉部等価回路作成手段と、
前記解析評価用プリント回路基板対向面対２次元等価回路入力手段で指定した等価回路と、前記解析評価用プリント回路基板隣接干渉部等価回路作成手段で作成した等価回路とを、前記解析評価用プリント回路基板隣接干渉部入力手段で指定した位置に相当する箇所で結合する機能を有する解析評価用プリント回路基板全体等価回路作成手段と、
等価回路を計算する為のソルバーを指定する機能を有する回路ソルバー指定手段と、
前記解析評価用プリント回路基板対向面対等価回路入力手段で入力した複数の対向面対等価回路ブロック同士の望まれる干渉抑制度を予め指定する機能を有する干渉抑制度指定手段と、
前記回路ソルバー指定手段で指定したソルバーを用いて、前記解析評価用プリント回路基板対向面対等価回路入力手段で指定した解析周波数において、前記解析評価用プリント回路基板全体等価回路作成手段で作成した等価回路を計算した上で干渉度を算出し、前記干渉抑制度指定手段で指定された干渉抑制度と比較し、算出した干渉度が前記干渉抑制度指定手段で指定された干渉抑制度よりも小さい場合には、前記解析評価用プリント回路基板隣接干渉部のビア間隔を隣接干渉抑制用ビア配置表示部に出力し、大きい場合には、解析評価用プリント回路基板隣接干渉部ビア配置指定部に再計算を促す機能を有する干渉度計算手段と、
前記干渉度計算手段で算出された干渉度が、前記干渉抑制指定手段で指定された干渉度よりも大きい場合に、解析評価用プリント回路基板隣接干渉部に沿ってビアを配置する為の間隔を一定の規則に従って算出し、該情報を解析評価用プリント回路基板全体等価回路作成部の入力とする機能を有する解析評価用プリント回路基板隣接干渉部ビア配置指定手段と、
設計支援対象のプリント回路基板内の電源プレーン、グランドプレーンの位置情報に関する情報を入力する機能を有する設計支援用プリント回路基板構造情報入力手段と、
設計支援対象のプリント回路基板の電源プレーン＆グランドプレーン抽出部で必要となる格子点作成用のメッシュ間隔を入力する機能を有するメッシュ設定手段と、
前記メッシュ設定手段で入力された情報を基に、設計支援対象プリント回路基板内の電源プレーンがある位置と、グランドプレーンがある位置を記憶する機能を有する設計支援用プリント回路基板電源プレーン＆グランドプレーン抽出手段と、
設計支援対象のプリント回路基板に対して、前記電源プレーン＆グランドプレーン抽出手段で記憶された情報を基に、設計支援対象のプリント回路基板の隣接干渉部となる領域を抽出する機能を有する設計支援用プリント回路基板隣接干渉部抽出手段と、
前記設計支援用プリント回路基板隣接干渉部抽出手段で抽出された隣接干渉部に沿って、干渉度計算部で出力された推奨ビア配置間隔に従って、ビア配置箇所を表示する機能を有する設計支援用プリント回路基板隣接干渉用ビア配置表示手段
とを具備することを特徴とするプリント回路基板設計支援システムによって解決される。
又、解析評価用プリント回路基板対向面対等価回路情報、解析評価用プリント回路基板隣接干渉部位置、解析周波数、干渉抑制度、回路ソルバー、設計支援対象プリント回路基板構造、メッシュ設定に関する情報を入力する解析評価用プリント回路基板情報入力ステップと、
前記解析評価用プリント回路基板情報入力ステップで指定した解析評価用プリント回路基板隣接干渉部の等価回路を作成する隣接干渉部等価回路作成ステップと、
前記解析評価用プリント回路基板情報入力ステップで入力した解析評価用プリント回路基板対向面対等価回路と前記隣接干渉部等価回路作成ステップで作成した解析評価用隣接干渉部等価回路とを、前記解析評価用プリント回路基板情報入力ステップで指定した解析評価用プリント回路基板隣接干渉部において結合し、解析評価用プリント回路基板隣接干渉部ビア配置指定部で指定されたビア配置があれば、対応する場所にビアの等価回路モデルを作成し、解析評価用プレーン回路基板全体の等価回路を作成するプリント回路基板全体等価回路作成ステップと、
前記プリント回路基板全体等価回路作成ステップで作成された解析評価用プリント回路基板全体の等価回路の電圧値を、前記解析評価用プリント回路基板情報入力ステップで指定した回路ソルバーを用いて計算し、干渉度を算出する干渉度計算ステップと、
前記干渉度計算ステップで計算された干渉度と、前記解析評価用プリント回路基板情報ステップで指定した干渉抑制度とを比較し、解析周波数において算出された干渉度が干渉抑制度より大きくなる場合が有れば、隣接干渉部ビア配置間隔指定ステップに、無ければ、設計支援用プリント回路基板電源プレーン＆グランドプレーン位置情報抽出ステップに進む干渉度比較ステップと、
解析評価用プリント回路基板の隣接干渉部にビアを反復毎に間隔を狭めるような数式を用いて配置間隔を指定し、プリント回路基板全体等価回路作成ステップに戻る隣接干渉部ビア配置間隔指定ステップと、
設計支援用プリント回路基板の電源プレーン＆グランドプレーンの位置情報を抽出する設計支援用プリント回路基板電源プレーン＆グランドプレーン位置情報抽出ステップと、
設計支援対象のプリント回路基板の隣接干渉部を抽出する設計支援対象プリント回路基板隣接干渉部抽出ステップと、
隣接干渉部ビア配置間隔指定ステップで指定したビア配置間隔でビアを設計支援対象のプリント回路基板の隣接干渉部に沿って隣接干渉部に沿って表示する設計支援対象プリント回路基板ビア表示ステップ
とを具備することを特徴とするプリント回路基板設計支援方法によって解決される。
又、解析評価用プリント回路基板対向面対等価回路情報、解析評価用プリント回路基板隣接干渉部位置、解析周波数、干渉抑制度、回路ソルバー、設計支援対象プリント回路基板構造、メッシュ設定に関する情報を入力する解析評価用プリント回路基板情報入力処理と、
前記解析評価用プリント回路基板情報入力処理で指定した解析評価用プリント回路基板隣接干渉部の等価回路を作成する隣接干渉部等価回路作成処理と、
解析評価用プリント回路基板情報入力処理で入力した解析評価用プリント回路基板対向面対等価回路と隣接干渉部等価回路作成処理で作成した解析評価用隣接干渉部等価回路とを、前記解析評価用プリント回路基板情報入力処理で指定した解析評価用プリント回路基板隣接干渉部において結合し、解析評価用プリント回路基板隣接干渉部ビア配置指定部で指定されたビア配置が有れば、対応する場所にビアの等価回路モデルを作成し、解析評価用プレーン回路基板全体の等価回路を作成するプリント回路基板全体等価回路作成処理と、
前記プリント回路基板全体等価回路作成処理で作成された解析評価用プリント回路基板全体の等価回路の電圧値を、解析評価用プリント回路基板情報入力処理で指定した回路ソルバーを用いて計算し、干渉度を算出する干渉度計算処理と、
前記干渉度計算処理で計算された干渉度と、前記解析評価用プリント回路基板情報処理で指定した干渉抑制度とを比較し、解析周波数において算出された干渉度が干渉抑制度より大きくなる場合が有れば、隣接干渉部ビア配置間隔指定処理に、無ければ、設計支援用プリント回路基板電源プレーン＆グランドプレーン位置情報抽出処理に進む干渉度比較処理と、
解析評価用プリント回路基板の隣接干渉部にビアを反復毎に間隔を狭めるような数式を用いて配置間隔を指定し、プリント回路基板全体等価回路作成処理に戻る隣接干渉部ビア配置間隔指定処理と、
設計支援用プリント回路基板の電源プレーン＆グランドプレーンの位置情報を抽出する設計支援用プリント回路基板電源プレーン＆グランドプレーン位置情報抽出処理と、
設計支援対象のプリント回路基板の隣接干渉部を抽出する設計支援対象プリント回路基板隣接干渉部抽出処理と、
隣接干渉部ビア配置間隔指定処理で指定したビア配置間隔でビアを設計支援対象のプリント回路基板の隣接干渉部に沿って隣接干渉部に沿って表示する設計支援対象プリント回路基板ビア表示処理
とを情報処理装置に実行させることを特徴とするプリント回路基板設計支援プログラムによって解決される。
本発明によれば、複数のプレーン対と隣接干渉部を有するプリント回路基板の等価回路モデルを瞬時に作成し、指定した観測点の電圧値を算出することが出来る。これは、高速で信頼性の高いノイズ解析が必要とされる回路設計の分野やＥＭＣ分野において極めて重要である。
又、複数のプレーン対と隣接干渉部を有するプリント回路基板の干渉度を抑制する為の推奨ビア配置位置を算出することが出来る。これは、ノイズ抑制が望まれる回路設計の分野やＥＭＣ分野において極めて重要である。
第１実施形態のプリント回路基板解析システムのブロック図 第１実施形態のプリント回路基板解析方法のフローチャート プリント回路基板内の隣接干渉部でノイズが干渉を起こす説明図 図３の隣接干渉部の等価回路のブラックボックス図 図４のブラックボックス内の等価回路の一例図 プリント回路基板内の隣接干渉部でノイズが干渉を起こす説明図 図６の隣接干渉部の等価回路のブラックボックス図 図７のブラックボックス内の等価回路の一例図 第２実施形態のプリント回路基板設計支援システムのブロック図 第２実施形態のプリント回路基板設計支援方法のフローチャート 本発明の解析対象となるプリント回路基板の構造図 図１１に示すプリント回路基板に対して、本発明のプリント回路基板解析方法による解析結果を示す図 図１１に示すプリント回路基板に対して、本発明のプリント回路基板解析方法を実施した上で、遠方界（ＥＭＩ）を計算した結果を示す図 第３実施形態のプリント回路基板設計支援システムの機能的構成を示すブロック図 第３実施形態のプリント回路基板設計支援方法のフローチャート 本発明になるプリント回路基板解析システムやプリント回路基板設計支援システムのハードウエアの構成図 一対の電源−グランドプレーン対と一対のＬＳＩ搭載用の電源−グランド端子を含む多層プリント回路基板の構造図 一対の電源−グランドプレーン対の等価回路を示す説明図 ＬＳＩの電源端子を電流源と見なした場合の一対の電源−グランドプレーン対の等価回路を示す説明図 上下二対の電源―グランドプレーン対と、上下のプレーン対を接合するヴィアと、一対のＬＳＩ搭載用の電源―グランド端子を含む多層プリント回路基板の構造を示す説明図 上下二対の電源−グランドプレーン対と、上下のプレーン対を接合するヴィアの等価回路を示す説明図
符号の説明
１００ ＬＳＩパッケージ
１０１ ＬＳＩ電源端子
１０２ ＬＳＩグランド端子
１０３ プリント回路基板電源端子
１０４ プリント回路基板グランド端子
１０５ プリント回路基板の誘電体層
１０６ プリント回路基板のグランドプレーン
１０７ プリント回路基板の電源プレーン
１０８ ヴィア
１０９ ヴィアホール
２０１ 電源−グランドプレーンの等価回路モデル（上面図）
２０２ 電源−グランドプレーン１メッシュの等価回路モデル（上面図）
２０３ 電源−グランドプレーンの等価回路モデル（側面図）
２０４ 電源−グランドプレーン１メッシュの等価回路モデル（側面図）
２０５ グランド
３０１ 電流源
３０２ 電源−グランドプレーンの等価回路モデル（側面図）
３０３ 電源端子部に相当するノード
６０１ プリント回路基板対向面対等価回路入力手段
６０２ 隣接干渉部入力手段
６０３ 隣接干渉部等価回路作成手段
６０４ プリント回路基板全体等価回路作成手段
６０５ 電圧計算手段
６０６ 電圧分布表示手段
６０７ 回路ソルバー
Ｓ７０１ プリント回路基板対向面対等価回路設定・隣接干渉部指定・解析周波数設定・回路ソルバー指定ステップ
Ｓ７０２ 隣接干渉部等価回路作成ステップ
Ｓ７０３ プリント回路基板全体等価回路作成ステップ
Ｓ７０４ 電圧計算ステップ
Ｓ７０５ 電圧表示ステップ
８０１ プリント回路基板対向面対１
８０２ プリント回路基板対向面対２
８０３ プリント回路基板対向面対３
８０４ プリント回路基板隣接干渉部
８０５ プリント回路基板導体プレーン
８０６ プリント回路基板対向面対１から対向面対３へ伝播していくノイズ
８０７ プリント回路基板対向面対１から対向面対３へ伝播してきたノイズ
９０１ 対向面対１等回路右端
９０２ 対向面対２等価回路右端
９０３ 対向面対３等価回路左端
９０４ ３ポートネットワーク
１００１ １：１の理想トランス
１１０１ プリント回路基板対向面対１
１１０２ プリント回路基板対向面対２
１１０３ プリント回路基板対向面対Ｎ−１
１１０４ プリント回路基板対向面対Ｎ
１１０５ プリント回路基板対向面対Ｎ＋１
１１０６ プリント回路基板隣接干渉部
１１０７ プリント回路基板導体プレーン
１２０１ 対向面対１等価回路右端
１２０２ 対向面対２等価回路右端
１２０３ 対向面対Ｎ−１等価回路右端
１２０４ 対抗面対Ｎ等価回路右端
１２０５ 対抗面対Ｎ＋１等価回路左端
１２０６ （Ｎ＋１）ポートネットワーク
１３０１ 理想トランス１
１３０２ 理想トランス２
１３０３ 理想トランスＮ−１
１４０１ プリント回路基板構造情報入力手段
１４０２ メッシュ設定手段
１４０３ 隣接干渉抑制用ビア間隔入力手段
１４０４ 電源プレーン＆グランドプレーン抽出手段
１４０５ 隣接干渉部抽出手段
１４０６ 隣接干渉抑制用ビア配置表示手段
Ｓ１５０１ プリント回路基板構造情報入力・メッシュ設定・隣接干渉抑制用ビア間隔指定ステップ
Ｓ１５０２ 電源プレーン＆グランドプレーン抽出ステップ
Ｓ１５０３ 隣接干渉部抽出ステップ
Ｓ１５０４ 隣接干渉抑制用ビア配置表示ステップ
１６０１ 隣接干渉部ビア無しプリント回路基板構造中間導体プレーン上面図
１６０２ 隣接干渉部ビア無しプリント回路基板構造側面図
１６０３ 隣接干渉部ビア有りプリント回路構造中間導体プレーン上面図
１６０４ 隣接干渉部ビア有りプリント回路基板構造側面図
１６０５ プリント回路基板中間導体左側プレーン横寸法
１６０６ プリント回路基板中間導体右側プレーン横寸法
１６０７ プリント回路基板中間導体間距離
１６０８ プリント回路基板第一誘電体層間距離
１６０９ プリント回路基板第二誘電体層間距離
１６１０ プリント回路基板第一導体プレーン
１６１１ プリント回路基板第二導体プレーン
１６１２ プリント回路基板第三導体プレーン
１６１３ プリント回路基板ノイズ発生位置
１６１４ プリント回路基板ノイズ観測点
１６１５ プリント回路基板ノイズ発生位置と左端との距離
１６１６ プリント回路基板ノイズ発生位置と底辺との距離
１６１７ プリント回路基板縦寸法
１６１８ プリント回路基板観測点と底辺との距離
１６１９ プリント回路基板観測点と右端との距離
１６２０ プリント回路基板隣接干渉部ビア間隔
１６２１ プリント回路基板端部からビアまでの距離
１９０１ 解析評価用プリント回路基板対向面対等価回路入力手段
１９０２ 解析評価用隣接干渉部入力手段
１９０３ 解析評価用隣接干渉部ビア配置指定手段
１９０４ 解析評価用隣接干渉部等価回路作成手段
１９０５ 解析評価用プリント回路基板全体等価回路作成手段
１９０６ 回路ソルバー
１９０７ 干渉度計算手段
１９０８ 干渉抑制度指定手段
１９０９ 設計支援用プリント回路基板構造情報入力手段
１９１０ メッシュ設定手段
１９１１ 設計支援用プリント回路基板電源プレーン＆グランドプレーン抽出手段
１９１２ 設計支援用プリント回路基板隣接干渉部抽出手段
１９１３ 設計支援用プリント回路基板隣接干渉抑制用ビア配置表示手段
Ｓ２００１ 解析評価用プリント回路基板対向面対等価回路設定・解析評価用プリント回路基板隣接干渉部指定・解析周波数設定・干渉抑制度設定・回路ソルバー指定・設計支援対象プリント回路基板構造情報入力・メッシュ設定ステップ
Ｓ２００２ 解析評価用プリント回路基板隣接干渉部等価回路作成ステップ
Ｓ２００３ 解析評価用プリント回路基板全体等価回路作成ステップ
Ｓ２００４ 干渉度計算
Ｓ２００５ 干渉抑制度計算値が設定値より小さいか否か（？）を判定するステップ
Ｓ２００６ 解析評価用プリント回路基板隣接干渉部ビア配置指定ステップ
Ｓ２００７ 電源プレーン＆グランドプレーン抽出ステップ
Ｓ２００８ 隣接干渉部抽出ステップ
Ｓ２００９ 隣接干渉抑制用ビア配置表示部ステップ
２１０１ 入出力システム
２１０２ 記憶媒体
２１０３ メモリ
２１０４ 演算システム
２１０５ 表示システム
２１０６ バス
本発明になるプリント回路基板解析システム（第１の発明）は、プリント回路基板内の複数の対向面対の等価回路、ノイズ源、観測点、及び解析周波数を入力するプリント回路基板対向面対等価回路入力手段を有する。又、前記プリント回路基板対向面対入力手段で入力された対向面対等価回路の中から隣接干渉部を指定する隣接干渉部入力手段を有する。又、前記隣接干渉部入力手段で入力された隣接干渉部の等価回路を作成する隣接干渉部等価回路作成手段を有する。又、前記プリント回路基板対向面対等価回路入力手段で入力された等価回路と、前記隣接干渉部等価回路作成手段で作成された隣接干渉部とを結合してプリント回路基板全体等価回路を作成するプリント回路基板全体等価回路作成手段を有する。
本発明になるプリント回路基板解析システム（第２の発明）は、プリント回路基板内の複数の対向面対の等価回路、ノイズ源、観測点、及び解析周波数を入力するプリント回路基板対向面対等価回路入力手段を有する。又、前記プリント回路基板対向面対入力手段で入力された対向面対等価回路の中から隣接干渉部を指定する隣接干渉部入力手段を有する。又、前記隣接干渉部入力手段で入力された隣接干渉部の等価回路を作成する隣接干渉部等価回路作成手段を有する。又、前記プリント回路基板対向面対等価回路入力手段で入力された等価回路と、前記隣接干渉部等価回路作成手段で作成された隣接干渉部とを結合してプリント回路基板全体等価回路を作成するプリント回路基板全体等価回路作成手段を有する。又、前記プリント回路基板全体等価回路作成手段で作成されたプリント回路基板全体等価回路を計算する為の回路ソルバーを指定する回路ソルバー指定手段を有する。又、前記回路ソルバー指定手段で指定された回路ソルバーを用いて、前記プリント回路基板全体等価回路作成手段で作成されたプリント回路基板全体等価回路を、前記プリント回路基板対向面対等価回路入力手段で入力された解析周波数において計算する電圧計算手段を有する。又、前記電圧計算手段で計算された電圧計算値の中から、前記プリント回路基板対向面対等価回路入力手段で指定された観測点における電圧計算値を表示する電圧表示手段を有する。
本発明になる第３の発明は、前記第１，２の発明において、隣接干渉部等価回路モデルとして、積層する２対のプレーン対等価回路モデルと、前記２対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして３ポートモデルを用いる。
本発明になる第４の発明は、前記第１〜３の発明において、隣接干渉部等価回路モデルとして、積層する２対のプレーン対等価回路モデルと、前記積層している２対とは別の１対のプレーン対等価回路モデルの接合部等回路モデルとして、積層する２対の等価回路隣接干渉部の電圧の和が積層していない１対の等価回路モデルの電圧と等しくなる条件の理想トランスを用いて作成してなる。
本発明になる第５の発明は、前記第１〜４の発明において、隣接干渉部等価回路モデルとして、積層するＮ対（Ｎ：自然数）のプレーン対等価回路モデルと、前記積層しているＮ対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして、（Ｎ＋１）ポートモデルを用いて作成してなる。
本発明になる第６の発明は、前記第１〜５の発明において、隣接干渉部等価回路モデルとして、積層するＮ対（Ｎ：自然数）のプレーン対等価回路モデルと、前記積層しているＮ対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして、積層するＮ対の等価回路隣接干渉部の電圧の和が積層していない１対の等価色モデルの電圧と等しくなる条件の（Ｎ−1）個の理想トランスを用いて作成してなる。
本発明になるプリント回路基板解析方法（第７の発明）は、プリント回路基板内の対向面対等価回路、電圧観測点、隣接干渉部位置、解析周波数、回路ソルバーに関する情報を入力するプリント回路基板対向面対等価回路入力ステップを有する。又、前記プリント回路基板対向面対等価回路入力ステップで入力したプリント回路基板隣接干渉部の等価回路を作成する隣接干渉部等価回路作成ステップを有する。又、前記プリント回路基板対向面対等価回路入力ステップで入力されたプリント回路基板対向面対等価回路と、前記隣接干渉部等価回路作成ステップで作成された隣接干渉部等価回路とを、該プリント回路基板対向面対等価回路入力ステップで指定された隣接干渉部で結合し、プリント回路基板全体の等価回路を作成するプリント回路基板全体等価回路作成ステップを有する。又、前記プリント回路基板全体等価回路作成ステップで作成されたプリント回路基板全体の等価回路の電圧値を、回路ソルバーを用いて計算する電圧計算ステップを有する。又、前記電圧計算ステップで計算された電圧値の中から、前記プリント回路基板対向面対等価回路入力ステップで入力された電圧観測点に相当する電圧値を、解析周波数毎に表示する電圧計算値表示ステップを有する。
本発明になる第８の発明は、前記第７の発明において、隣接干渉部等価回路モデルとして、積層する２対のプレーン対等価回路モデルと、前記２対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして３ポートモデルを用いる。
本発明になる第９の発明は、前記第７，８の発明において、隣接干渉部等価回路モデルとして、積層する２対のプレーン対等価回路モデルと、前記積層している２対とは別の１対のプレーン対等価回路モデルの接合部等回路モデルとして、積層する２対の等価回路隣接干渉部の電圧の和が積層していない１対の等価回路モデルの電圧と等しくなる条件の理想トランスを用いて作成してなる。
本発明になる第１０の発明は、前記第７〜９の発明において、隣接干渉部等価回路モデルとして、積層するＮ対（Ｎ：自然数）のプレーン対等価回路モデルと、前記積層しているＮ対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして、（Ｎ＋１）ポートモデルを用いて作成してなる。
本発明になる第１１の発明は、前記第７〜１０の発明において、隣接干渉部等価回路モデルとして、積層するＮ対（Ｎ：自然数）のプレーン対等価回路モデルと、前記積層しているＮ対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして、積層するＮ対の等価回路隣接干渉部の電圧の和が積層していない１対の等価色モデルの電圧と等しくなる条件の（Ｎ−1）個の理想トランスを用いて作成してなる。
本発明になるプリント回路基板解析プログラム（第１２の発明）は、プリント回路基板内の対向面対等価回路、電圧観測点、隣接干渉部位置、解析周波数、回路ソルバーに関する情報を入力するプリント回路基板対向面対等価回路入力処理と、前記プリント回路基板対向面対等価回路入力処理で入力したプリント回路基板隣接干渉部の等価回路を作成する隣接干渉部等価回路作成処理と、前記プリント回路基板対向面対等価回路処理で入力されたプリント回路基板対向面対等価回路と、前記隣接干渉部等価回路作成処理で作成された隣接干渉部等価回路とを、プリント回路基板対向面対等価回路入力処理で指定された隣接干渉部で結合し、プリント回路基板全体の等価回路を作成するプリント回路基板全体等価回路作成処理と、前記プリント回路基板全体等価回路作成処理で作成されたプリント回路基板全体の等価回路の電圧値を、回路ソルバーを用いて計算する電圧計算処理と、前記電圧計算処理で計算された電圧値の中から、前記プリント回路基板対向面対等価回路入力処理で入力された電圧観測点に相当する電圧値を、解析周波数毎に表示する電圧計算値表示処理とを、情報処理装置に実行させるプログラムである。
本発明になる第１３の発明は、前記第１２の発明において、隣接干渉部等価回路モデルとして、積層する２対のプレーン対等価回路モデルと、前記２対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして３ポートモデルを用いる。
本発明になる第１４の発明は、前記第１２，１３の発明において、隣接干渉部等価回路モデルとして、積層する２対のプレーン対等価回路モデルと、前記積層している２対とは別の１対のプレーン対等価回路モデルの接合部等回路モデルとして、積層する２対の等価回路隣接干渉部の電圧の和が積層していない１対の等価回路モデルの電圧と等しくなる条件の理想トランスを用いて作成してなる。
本発明になる第１５の発明は、前記第１２〜１４の発明において、隣接干渉部等価回路モデルとして、積層するＮ対（Ｎ：自然数）のプレーン対等価回路モデルと、前記積層しているＮ対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして、（Ｎ＋１）ポートモデルを用いて作成してなる。
本発明になる第１６の発明は、前記第１２〜１５の発明において、隣接干渉部等価回路モデルとして、積層するＮ対（Ｎ：自然数）のプレーン対等価回路モデルと、前記積層しているＮ対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして、積層するＮ対の等価回路隣接干渉部の電圧の和が積層していない１対の等価色モデルの電圧と等しくなる条件の（Ｎ−1）個の理想トランスを用いて作成してなる。
本発明になるプリント回路基板設計支援システム（第１７の発明）は、プリント回路基板内の電源プレーン、グランドプレーンの位置情報に関する情報を入力するプリント回路基板構造入力手段を有する。又、電源プレーン＆グランドプレーン抽出手段で必要となる格子点作成用のメッシュ間隔を入力するメッシュ設定手段を有する。又、隣接干渉抑制用ビア配置表示されるビア間隔を入力する隣接干渉抑制用ビア間隔入力手段を有する。又、前記メッシュ設定手段で入力された情報を基に、プリント回路基板内の電源プレーンがある位置と、グランドプレーンがある位置とを記憶する電源プレーン＆グランドプレーン抽出手段を有する。又、前記電源プレーン＆グランドプレーン抽出手段で記憶された情報を基に、隣接干渉部となる領域を抽出する隣接干渉部抽出手段を有する。又、前記隣接干渉部抽出手段で抽出された隣接干渉部に沿って、メッシュ設定手段で指定したビア間隔で、推奨ビア配置を表示する隣接干渉抑制用ビア配置表示手段を有する。
本発明になるプリント回路基板設計支援方法（第１８の発明）は、プリント回路基板構造情報入力、メッシュ設定、隣接干渉抑制用ビア間隔の指定を行うプリント回路基板構造情報入力ステップを有する。又、前記プリント回路基板構造情報入力ステップで入力されたプリント回路基板構造情報から、電源プレーンとグランドプレーンとの位置情報を抽出する電源プレーン＆グランドプレーン抽出ステップを有する。又、前記電源プレーン＆グランドプレーン抽出ステップで抽出した電源プレーンとグランドプレーンとの位置情報から、隣接干渉部の抽出を行う隣接干渉部抽出ステップを有する。又、前記隣接干渉部抽出ステップで抽出された隣接干渉部に沿って、前記プリント回路基板構造情報入力ステップで入力したビア間隔を保って、隣接干渉抑制用グランドビアを配置するべき箇所を示すマークを表示する隣接干渉部ビア配置ステップを有する。
本発明になるプリント回路基板設計支援プログラム（第１９の発明）は、プリント回路基板構造情報入力、メッシュ設定、隣接干渉抑制用ビア間隔の指定を行うプリント回路基板構造情報入力処理と、前記プリント回路基板構造情報入力処理で入力されたプリント回路基板構造情報から、電源プレーンとグランドプレーンとの位置情報を抽出する電源プレーン＆グランドプレーン抽出処理と、前記電源プレーン＆グランドプレーン抽出処理で抽出した電源プレーンとグランドプレーンとの位置情報から、隣接干渉部の抽出を行う隣接干渉部抽出処理と、前記隣接干渉部抽出処理で抽出された隣接干渉部に沿って、前記プリント回路基板構造情報入力処理で入力したビア間隔を保って、隣接干渉抑制用グランドビアを配置するべき箇所を示すマークを表示する隣接干渉部ビア配置処理とを、情報処理装置に実行させるプログラムである。
本発明になるプリント回路基板設計支援システム（第２０の発明）は、干渉度解析評価を行う為の模擬的なプリント回路基板形状のプレーン導体によって対向している部分の２次元等価回路、ノイズ源および観測点となる位置の情報を入力する解析評価用プリント回路基板対向面対２次元等価回路入力手段を有する。又、前記解析評価用プリント回路基板等価回路モデルの隣り合う対向面対が隣接干渉部を介してノイズ干渉を起こす位置を指定する解析評価用隣接干渉部入力手段を有する。又、前記解析評価用プリント回路基板隣接干渉部入力手段で指定した位置における隣接干渉部の等価回路を作成する機能を有する解析評価用プリント回路基板隣接干渉部等価回路作成手段を有する。又、前記解析評価用プリント回路基板対向面対２次元等価回路入力手段で指定した等価回路と、前記解析評価用プリント回路基板隣接干渉部等価回路作成手段で作成した等価回路とを、前記解析評価用プリント回路基板隣接干渉部入力手段で指定した位置に相当する箇所で結合する機能を有する解析評価用プリント回路基板全体等価回路作成手段を有する。又、等価回路を計算する為のソルバーを指定する機能を有する回路ソルバー指定手段を有する。又、前記解析評価用プリント回路基板対向面対等価回路入力手段で入力した複数の対向面対等価回路ブロック同士の望まれる干渉抑制度を予め指定する機能を有する干渉抑制度指定手段を有する。又、前記回路ソルバー指定手段で指定したソルバーを用いて、前記解析評価用プリント回路基板対向面対等価回路入力手段で指定した解析周波数において、前記解析評価用プリント回路基板全体等価回路作成手段で作成した等価回路を計算した上で干渉度を算出し、前記干渉抑制度指定手段で指定された干渉抑制度と比較し、算出した干渉度が前記干渉抑制度指定手段で指定された干渉抑制度よりも小さい場合には、前記解析評価用プリント回路基板隣接干渉部のビア間隔を隣接干渉抑制用ビア配置表示部に出力し、大きい場合には、解析評価用プリント回路基板隣接干渉部ビア配置指定部に再計算を促す機能を有する干渉度計算手段を有する。又、前記干渉度計算手段で算出された干渉度が、前記干渉抑制指定手段で指定された干渉度よりも大きい場合に、解析評価用プリント回路基板隣接干渉部に沿ってビアを配置する為の間隔を一定の規則に従って算出し、該情報を解析評価用プリント回路基板全体等価回路作成部の入力とする機能を有する解析評価用プリント回路基板隣接干渉部ビア配置指定手段を有する。又、設計支援対象のプリント回路基板内の電源プレーン、グランドプレーンの位置情報に関する情報を入力する機能を有する設計支援用プリント回路基板構造情報入力手段を有する。又、設計支援対象のプリント回路基板の電源プレーン＆グランドプレーン抽出部で必要となる格子点作成用のメッシュ間隔を入力する機能を有するメッシュ設定手段を有する。又、前記メッシュ設定手段で入力された情報を基に、設計支援対象プリント回路基板内の電源プレーンがある位置と、グランドプレーンがある位置を記憶する機能を有する設計支援用プリント回路基板電源プレーン＆グランドプレーン抽出手段を有する。又、設計支援対象のプリント回路基板に対して、前記電源プレーン＆グランドプレーン抽出手段で記憶された情報を基に、設計支援対象のプリント回路基板の隣接干渉部となる領域を抽出する機能を有する設計支援用プリント回路基板隣接干渉部抽出手段を有する。又、前記設計支援用プリント回路基板隣接干渉部抽出手段で抽出された隣接干渉部に沿って、干渉度計算部で出力された推奨ビア配置間隔に従って、ビア配置箇所を表示する機能を有する設計支援用プリント回路基板隣接干渉用ビア配置表示手段を有する。
本発明になる第２１の発明は、前記第２０の発明において、解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層する２対のプレーン対等価回路モデルと、前記２対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして３ポートモデルを用いる。
本発明になる第２２の発明は、前記第２０，２１の発明において、解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層する２対のプレーン対等価回路モデルと、前記積層している２対とは別の１対のプレーン対等価回路モデルの接合部等回路モデルとして、積層する２対の等価回路隣接干渉部の電圧の和が積層していない１対の等価回路モデルの電圧と等しくなる条件の理想トランスを用いて作成してなる。
本発明になる第２３の発明は、前記第２０〜２２の発明において、解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層するＮ対（Ｎ：自然数）のプレーン対等価回路モデルと、前記積層しているＮ対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして、（Ｎ＋１）ポートモデルを用いて作成してなる。
本発明になる第２４の発明は、前記第２０〜２３の発明において、解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層するＮ対（Ｎ：自然数）のプレーン対等価回路モデルと、前記積層しているＮ対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして、積層するＮ対の等価回路隣接干渉部の電圧の和が積層していない１対の等価色モデルの電圧と等しくなる条件の（Ｎ−1）個の理想トランスを用いて作成してなる。
本発明になるプリント回路基板設計支援方法（第２５の発明）は、解析評価用プリント回路基板対向面対等価回路情報、解析評価用プリント回路基板隣接干渉部位置、解析周波数、干渉抑制度、回路ソルバー、設計支援対象プリント回路基板構造、メッシュ設定に関する情報を入力する解析評価用プリント回路基板情報入力ステップを有する。又、前記解析評価用プリント回路基板情報入力ステップで指定した解析評価用プリント回路基板隣接干渉部の等価回路を作成する隣接干渉部等価回路作成ステップを有する。又、前記解析評価用プリント回路基板情報入力ステップで入力した解析評価用プリント回路基板対向面対等価回路と前記隣接干渉部等価回路作成ステップで作成した解析評価用隣接干渉部等価回路とを、前記解析評価用プリント回路基板情報入力ステップで指定した解析評価用プリント回路基板隣接干渉部において結合し、解析評価用プリント回路基板隣接干渉部ビア配置指定部で指定されたビア配置があれば、対応する場所にビアの等価回路モデルを作成し、解析評価用プレーン回路基板全体の等価回路を作成するプリント回路基板全体等価回路作成ステップを有する。又、前記プリント回路基板全体等価回路作成ステップで作成された解析評価用プリント回路基板全体の等価回路の電圧値を、前記解析評価用プリント回路基板情報入力ステップで指定した回路ソルバーを用いて計算し、干渉度を算出する干渉度計算ステップを有する。又、前記干渉度計算ステップで計算された干渉度と、前記解析評価用プリント回路基板情報ステップで指定した干渉抑制度とを比較し、解析周波数において算出された干渉度が干渉抑制度より大きくなる場合が有れば、隣接干渉部ビア配置間隔指定ステップに、無ければ、設計支援用プリント回路基板電源プレーン＆グランドプレーン位置情報抽出ステップに進む干渉度比較ステップを有する。又、解析評価用プリント回路基板の隣接干渉部にビアを反復毎に間隔を狭めるような数式を用いて配置間隔を指定し、プリント回路基板全体等価回路作成ステップに戻る隣接干渉部ビア配置間隔指定ステップを有する。又、設計支援用プリント回路基板の電源プレーン＆グランドプレーンの位置情報を抽出する設計支援用プリント回路基板電源プレーン＆グランドプレーン位置情報抽出ステップを有する。又、設計支援対象のプリント回路基板の隣接干渉部を抽出する設計支援対象プリント回路基板隣接干渉部抽出ステップを有する。又、隣接干渉部ビア配置間隔指定ステップで指定したビア配置間隔でビアを設計支援対象のプリント回路基板の隣接干渉部に沿って隣接干渉部に沿って表示する設計支援対象プリント回路基板ビア表示ステップを有する。
本発明になる第２６の発明は、前記第２５の発明において、解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層する２対のプレーン対等価回路モデルと、前記２対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして３ポートモデルを用いる。
本発明になる第２７の発明は、前記第２５，２６の発明において、解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層する２対のプレーン対等価回路モデルと、前記積層している２対とは別の１対のプレーン対等価回路モデルの接合部等回路モデルとして、積層する２対の等価回路隣接干渉部の電圧の和が積層していない１対の等価回路モデルの電圧と等しくなる条件の理想トランスを用いて作成してなる。
本発明になる第２８の発明は、前記第２５〜２７の発明において、解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層するＮ対（Ｎ：自然数）のプレーン対等価回路モデルと、前記積層しているＮ対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして、（Ｎ＋１）ポートモデルを用いて作成してなる。
本発明になる第２９の発明は、前記第２５〜２８の発明において、解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層するＮ対（Ｎ：自然数）のプレーン対等価回路モデルと、前記積層しているＮ対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして、積層するＮ対の等価回路隣接干渉部の電圧の和が積層していない１対の等価色モデルの電圧と等しくなる条件の（Ｎ−1）個の理想トランスを用いて作成してなる。
本発明になるプリント回路基板設計支援プログラム（第３０の発明）は、解析評価用プリント回路基板対向面対等価回路情報、解析評価用プリント回路基板隣接干渉部位置、解析周波数、干渉抑制度、回路ソルバー、設計支援対象プリント回路基板構造、メッシュ設定に関する情報を入力する解析評価用プリント回路基板情報入力処理と、前記解析評価用プリント回路基板情報入力処理で指定した解析評価用プリント回路基板隣接干渉部の等価回路を作成する隣接干渉部等価回路作成処理と、解析評価用プリント回路基板情報入力処理で入力した解析評価用プリント回路基板対向面対等価回路と隣接干渉部等価回路作成処理で作成した解析評価用隣接干渉部等価回路とを、前記解析評価用プリント回路基板情報入力処理で指定した解析評価用プリント回路基板隣接干渉部において結合し、解析評価用プリント回路基板隣接干渉部ビア配置指定部で指定されたビア配置が有れば、対応する場所にビアの等価回路モデルを作成し、解析評価用プレーン回路基板全体の等価回路を作成するプリント回路基板全体等価回路作成処理と、前記プリント回路基板全体等価回路作成処理で作成された解析評価用プリント回路基板全体の等価回路の電圧値を、解析評価用プリント回路基板情報入力処理で指定した回路ソルバーを用いて計算し、干渉度を算出する干渉度計算処理と、前記干渉度計算処理で計算された干渉度と、前記解析評価用プリント回路基板情報処理で指定した干渉抑制度とを比較し、解析周波数において算出された干渉度が干渉抑制度より大きくなる場合が有れば、隣接干渉部ビア配置間隔指定処理に、無ければ、設計支援用プリント回路基板電源プレーン＆グランドプレーン位置情報抽出処理に進む干渉度比較処理と、解析評価用プリント回路基板の隣接干渉部にビアを反復毎に間隔を狭めるような数式を用いて配置間隔を指定し、プリント回路基板全体等価回路作成処理に戻る隣接干渉部ビア配置間隔指定処理と、設計支援用プリント回路基板の電源プレーン＆グランドプレーンの位置情報を抽出する設計支援用プリント回路基板電源プレーン＆グランドプレーン位置情報抽出処理と、設計支援対象のプリント回路基板の隣接干渉部を抽出する設計支援対象プリント回路基板隣接干渉部抽出処理と、隣接干渉部ビア配置間隔指定処理で指定したビア配置間隔でビアを設計支援対象のプリント回路基板の隣接干渉部に沿って隣接干渉部に沿って表示する設計支援対象プリント回路基板ビア表示処理とを、情報処理装置に実行させるプログラムである。
本発明になる第３１の発明は、前記第３０の発明において、解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層する２対のプレーン対等価回路モデルと、前記２対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして３ポートモデルを用いる。
本発明になる第３２の発明は、前記第３０，３１の発明において、解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層する２対のプレーン対等価回路モデルと、前記積層している２対とは別の１対のプレーン対等価回路モデルの接合部等回路モデルとして、積層する２対の等価回路隣接干渉部の電圧の和が積層していない１対の等価回路モデルの電圧と等しくなる条件の理想トランスを用いて作成してなる。
本発明になる第３３の発明は、前記第３０〜３２の発明において、解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層するＮ対（Ｎ：自然数）のプレーン対等価回路モデルと、前記積層しているＮ対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして、（Ｎ＋１）ポートモデルを用いて作成してなる。
本発明になる第３４の発明は、前記第３０〜３３の発明において、解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層するＮ対（Ｎ：自然数）のプレーン対等価回路モデルと、前記積層しているＮ対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして、積層するＮ対の等価回路隣接干渉部の電圧の和が積層していない１対の等価色モデルの電圧と等しくなる条件の（Ｎ−1）個の理想トランスを用いて作成してなる。
先ず、本発明になる第１の実施の形態になるプリント回路基板解析システム、プリント回路基板解析方法、プリント回路基板解析プログラムを説明する。
図1は、本発明の第１実施形態になるプリント回路基板解析システムの構成を機能的に示すブロック図である。
本発明になるプリント回路基板解析システムは、プリント回路基板対向面対２次元等価回路入力手段６０１と、隣接干渉部入力手段６０２と、隣接干渉部回路モデル作成手段６０３と、プリント回路基板全体等価回路作成手段６０４と、電圧分布計算手段６０５と、電圧分布表示手段６０６と、回路ソルバー６０７とを有する。
プリント回路基板対向面対２次元等価回路入力手段６０１は、プリント回路基板内の対向面対の２次元等価回路を入力する手段である。具体的には、プリント回路基板内のプレーン導体によって対向している部分の２次元等価回路、及びノイズ源や観測点となる位置の情報などを入力する機能を有する。
隣接干渉部入力手段６０２は、複数のプリント回路基板対向面対が隣接干渉部を介してノイズ干渉を起こす位置を指定する機能を有する。
隣接干渉部等価回路作成手段６０３は、隣接干渉部入力手段６０２で指定した位置における隣接干渉部の等価回路を作成する機能を有する。
プリント回路基板全体等価回路作成手段６０４は、プリント回路基板対向面対２次元等価回路入力手段６０１で指定した等価回路と、隣接干渉部等価回路作成手段６０３で作成した等価回路とを、隣接干渉部入力手段６０２で指定した位置に相当する箇所で結合する機能を有する。
回路ソルバー指定手段６０７は、等価回路を計算する為のソルバーを指定する機能を有する。
電圧分布計算手段６０５は、回路ソルバー指定手段６０７で指定したソルバーを用い、プリント回路基板対向面対等価回路入力手段６０１で指定した解析周波数において、プリント回路基板全体等価回路作成手段６０４で作成した等価回路を計算する機能を有する。
電圧分布表示手段６０６は、電圧分布計算手段６０５で計算した電圧計算値の中から、プリント回路基板対向面対２次元等価回路入力手段６０１で指定した観測点における電圧計算値を表示する機能を有する。
次に、本発明の第１実施形態に係るプリント回路基板解析システムの解析処理の処理手順に関して説明する。
図２は、本発明の実施形態のプリント回路基板解析システムの解析処理の手順を示すフローチャートである。
図２のフローチャートにおいて、先ず、プリント回路基板対向面対等価回路、電圧観測点、隣接干渉部位置、解析周波数、回路ソルバーに関する情報が入力される（ステップ７０１（Ｓ７０１））。
次に、Ｓ７０１で指定した隣接干渉部の等価回路を作成する（Ｓ７０２）。そして、Ｓ７０１で入力したプリント回路基板対向面対等価回路とＳ７０２で作成した隣接干渉部等価回路とを、Ｓ７０１で指定した隣接干渉部において結合し、プレーン回路基板全体の等価回路を作成する（Ｓ７０３）。
この後、Ｓ７０３作成されたプリント回路基板全体の等価回路の電圧値を、Ｓ７０１で指定した回路ソルバーを用いて計算する（Ｓ７０４）。そして、Ｓ７０４で計算された電圧値の中から、Ｓ７０１で入力した電圧観測点に相当する電圧値を、Ｓ７０１で入力した解析周波数毎に表示する（Ｓ７０５）。
次に、本発明のプリント回路基板解析システムの基になる理論について説明する。
図３は、３枚の導体プレーン８０５から構成される多層プリント回路基板の隣接干渉部近辺の側面図である。隣接干渉部８０４の左側には、３枚の導体プレーンから構成されるプリント回路基板対向面対１（８０１）とプリント回路基板対向面対２（８０２）とが有る。隣接干渉部８０４の右側には、２枚の導体プレーンから構成されるプリント回路基板対向面対３（８０３）が有る。上記構造の場合、プリント回路基板対向面対１を左側から伝播してきたノイズ（８０６）は、右側のプリント回路基板対向面対３に少なからず混入する。逆に、プリント回路基板対向面対３（８０３）を右側から伝播して来たノイズは、隣接干渉部８０４を介して、プリント回路基板対向面対１や対向面対２に混入する。従って、上記形状を含むプリント回路基板内のノイズ伝播を解析するには、左側の対向面対１，２と右側の対向面対３とが接する隣接干渉部でのノイズ干渉を表す回路モデルを作成し、各々の対向面対の回路モデルを結合する必要がある。そして、例えば図４に示される通り、対向面対１等回路右端（９０１）、対向面対２等回路右端（９０２）、対向面対３等回路左端（９０３）の境界を入力ポートとし、接合部の回路モデルを３ポート入力モデル（９０４）で表すことが有効である。更に、隣接干渉部において、左側の２つの対向面対１，２の電圧値の和が、右側の対向面対３の電圧値に等しいと仮定し、図５に示すように、理想トランス（１００１）を用いた等価回路モデルで表すことも有効である。
更に、図６に示される通り、隣接干渉部の片側にＮ個（Ｎは正の自然数）のプレーン対があり、もう一方の片側に１個のプレーン対がある場合も、図７の如く、（Ｎ＋１）ポートの等価回路モデルとして表すことが可能である。又、図８の如く、（Ｎ−１）個の理想トランスを用いた等価回路モデルとして表すことも可能である。
次に、本発明の第２の実施形態になるプリント回路基板設計支援システム、プリント回路基板設計支援方法、及びプリント回路基板設計支援プログラムに関して説明する。
図９は、本発明の第２実施形態のプリント回路基板設計支援システムの構成を機能的に示すブロック図である。
本発明の第２実施形態のプリント回路設計支援システムは、プリント回路基板構造情報入力手段１４０１と、メッシュ設定手段１４０２と、隣接干渉用ビア間隔入力手段１４０３と、プリント回路基板電源プレーン＆グランドプレーン抽出手段１４０４と、隣接干渉部抽出手段１４０５と、隣接干渉抑制用ビア配置表示手段１４０６とを有する。
プリント回路基板構造情報入力手段１４０１は、プリント回路基板の構造に関する情報を入力する手段である。具体的には、プリント回路基板内の電源プレーン、グランドプレーンの位置情報に関する情報を入力する機能を有する。
メッシュ設定手段１４０２は、電源プレーン＆グランドプレーン抽出手段で必要となる格子点作成用のメッシュ間隔を入力する機能を有する。
隣接干渉抑制用ビア間隔入力手段１４０３は、隣接干渉抑制用ビア配置表示されるビア間隔を入力する機能を有する。
電源プレーン＆グランドプレーン抽出手段１４０４は、メッシュ設定手段１４０２で入力された情報を基に、プリント回路基板内の電源プレーンがある位置と、グランドプレーンがある位置とを記憶する機能を有する。
隣接干渉部抽出手段１４０５は、電源プレーン＆グランドプレーン抽出手段１４０４で記憶された情報を基に、隣接干渉部となる領域を抽出する機能を有する。
隣接干渉抑制用ビア配置表示手段１４０６は、隣接干渉部抽出手段１４０５で抽出された隣接干渉部に沿って、メッシュ設定手段１４０２で指定したビア間隔で、推奨ビア配置を表示する機能を有する。
次に、本発明の第２実施形態のプリント回路基板設計支援システムの解析処理の処理手順に関して説明する。
図１０は、本発明の実施形態のプリント回路設計支援システムの解析処理の手順を示すフローチャートである。
図１０のフローチャートにおいて、先ず、プリント回路基板構造情報入力、メッシュ設定、隣接干渉抑制用ビア間隔の指定を行う（Ｓ１５０１）。
次に、Ｓ１５０１で指定したプリント回路基板構造情報から、電源プレーンとグランドプレーンの位置情報を抽出する（Ｓ１５０２）。この後、Ｓ１５０２で求められた電源プレーンとグランドプレーンとの位置情報から、隣接干渉部の抽出を行う（Ｓ１５０３）。
そして、Ｓ１５０３で抽出された隣接干渉部に沿って、Ｓ１５０１で入力したビア間隔を保って、隣接干渉抑制用グランドビアを配置するべきことを示すマークを表示する（Ｓ１５０４）。
次に、本発明の第２実施形態に係わるプリント回路基板干渉抑制支援システムの理論的側面に関して説明する。
図１１（ａ），（ｂ）に示す構造に対して、本発明の第１実施形態におけるプリント回路基板解析方法を用いて解析を行う。この解析により、図１１（ｂ）に示す隣接干渉部端部ビア有りプリント回路基板構造は、図１１（ａ）の隣接干渉部端部ビア無しプリント回路基板構造と比較して、プリント回路基板隣接干渉を大幅に抑制可能であることを確認できる。例えば、図１１（ａ）の隣接干渉部端部ビア無しプリント回路基板構造において、導体プレーン縦寸法１６１７；１００ｍｍ、左側中間導体プレーン横寸法１６０５；１００ｍｍ、右側中間導体プレーン横寸法１６０６；１００ｍｍ、右側中間導体プレーン＆左側中間導体プレーン間距離１６０７；１０ｍｍ、第１誘電体層厚み１６０８；０．４ｍｍ、第２誘電体層厚み１６０９；１．０ｍｍ、プリント回路基板左側の第１誘電体層内に在るノイズ電流源１６１３のプリント回路基板左側縦辺からの距離１６１５；１０ｍｍ、プリント回路基板横辺からの距離１６１６；５０ｍｍ、プリント回路基板右側の第１誘電体層にある観測点位置１６１４のプリント回路基板右側辺からの距離１６１９；１０ｍｍ、プリント回路基板横辺からの距離１６１８；５０ｍｍとする。そして、基板端部からの距離１６２１；５ｍｍ、ビア間隔１６２０；５ｍｍとした場合において、図１１（ａ）と同等の隣接干渉部ビア無しプリント回路基板構造におけるノイズ干渉度（Ｓ２１）の計算結果と、図１１（ｂ）と同等の隣接干渉部ビア有りプリント回路基板構造におけるノイズ干渉度（Ｓ２１）の計算結果とを図１２に示す。図１２より、隣接干渉部ビア有り構造の方がノイズ干渉度が格段に小さいことが判る。従って、プリント回路基板構造において、隣接干渉部に沿ってビアを配置することにより、プリント回路基板内の抑制を抑制することが可能である。よって、予め入力されたプリント回路基板構造情報（具体的には、例えばプリント基板電源プレーン、グランドプレーンの領域の中、グランドプレーンが対向している部分と、複数のグランドプレーンに電源プレーンが挟まれている部分とが接している部分）を抽出し、干渉抑制用のビアを表示するシステムを提供することにより、プリント回路基板内の干渉を抑制する為の設計を支援することが可能になる。かつ、プリント回路基板内干渉抑制構造を提供することも可能となる。
更に、図１１（ｂ）に示した構造に対しては、プリント回路基板端部にグランドビアを短い間隔で配置している為、外部に漏れるＥＭＩ（漏洩電磁波）を抑制する効果も期待できる。因みに、図１１（ａ），（ｂ）のプリント回路基板構造のＥＭＩは、基板端部の電圧値を用いて計算することが可能である。なぜなら、平面アンテナ構造の放射電磁界は、板状導体の端部電圧分布を等価磁流源として、既存のMaxwell方程式の変形式として表すことが出来るからである(S.Ramo et al: Fields and Waves in
Communication Electronics, Third Edition, pp.616参照)。具体的には、図１１（ａ），（ｂ）に示すプリント回路基板構造の電圧値の端部計算値に対して、以下の数式１を作用させればよい。
［数式１］
Figure 0005282886
図１２の計算に用いた構造と同様の構造に対して、計算された端部電圧値に［数式１］を作用させて計算したＥＭＩの解析結果を、図１３に示す。図１３から、ビアを端部に沿って配置した図１１（ｂ）の場合、配置してない図１1（ａ）の場合と比較して、ＥＭＩが大幅に抑制できていることが判る。従って、複数のグランドプレーンに電源プレーンが挟まれている部分がプリント回路基板外部と接している部分に沿って、ＥＭＩ抑制用ビアを配置するシステムを提供することにより、プリント回路基板から発生するＥＭＩを抑制する為の設計を支援することが可能になる。かつ、プリント回路基板ＥＭＩ抑制構造を提供することが可能になる。
次に、本発明の第２実施形態のプリント回路基板干渉抑制支援システムの電源＆グランドプレーン抽出部、及び隣接干渉部抽出部の作用に関して説明する。
本発明の第２実施形態のプリント回路基板干渉抑制支援システムの電源＆グランドプレーン抽出部、及び隣接干渉部抽出部では、プリント回路基板構造情報入力部、メッシュ設定部で入力された情報を用いて、多層プリント基板の各導体層に層番号を割り当て、更に各導体層をメッシュ設定部で入力された情報に基づいて小領域に分割し、そして２次元座標を割り当て、更に各小領域が電源プレーン導体、若しくはグランドプレーン導体に含まれていれば１、含まれていなければ０を割り当てる。例えば、izを導体層の層番号、(ix,iy)を２次元座標を表すノードとすると、第iz層の導体層の座標点(ix,iy)がグランドプレーン内か否かの状態を表す関数をGrd(ix,iy,iz)、電源プレーン内か否かの状態を表す関数をPower(ix,iy,iz)判断として用いる。
Grd(ix,iy,iz)=１ (第iz層の導体層の座標点（ix,iy）がグランドプレーン導体内部の場合)
Grd(ix,iy,iz)=０ (第iz層の導体層の座標点(ix,iy)がグランドプレーン導体外部の場合）
Power(ix,iy,iz)=１ (第iz層の導体層の座標点（ix,iy）が電源プレーン導体内部の場合)
Power(ix,iy,iz)=０ (第iz層の導体層の座標点(ix,iy)が電源プレーン導体外部のとき）
更に、２層以上離れたグランドプレーン導体が対向している領域を抽出し、その間の層に電源プレーンが挟まれている領域をチェックする関数を作成する。例えば、２次元座標値(ix,iy)に対して、グランドプレーンに電源プレーンが挟まれていれば「１」となり、挟まれていなければ「０」となる関数FlagGVG(ix,iy)を作成する為、初期状態においては全ての座標点(ix,iy)において、FlagGVG(ix,iy)=0とし、以下のアルゴリズム（Fortran表記）に従うことにより、FlagGVGを作成することが可能である。
do iz=1,Nz-2
do i=iz+2,Nz
do j=iz+3,Nz-1
if(Grd(ix,iy,iz)=1.and.Grd(ix,iy,iz+i)=1.and.Power(ix,iy,iz+j)=1)
FlagGVG(ix,iy)=1
end if
end do
end do
end do
更に、FlagGVG(ix,iy)=1となる２次元座標点(ix,iy)に対して、隣の座標点(ix 1,iy 1)の何れかの点(ix1,iy１)がFlagGVG(ix１,iy１)=0となる点を、隣接干渉部を含んだ集合として抽出する。その中から、全てのizに対して、Power(ix1,iy1,iz)=0となる点があれば、その点(ix,iy)は隣接干渉部、若しくはＥＭＩ抑制可能なプリント回路基板境界部に接していると判断する。更に、隣の座標点(ix1,iy1)の中、Power(ix1,iy1,iz)=1となる点のizの値が、Grd(ix1,iy1,iz)=1となるizの値に挟まれていない場合も、(ix,iy)を隣接干渉部に接していると判断する。上記のように抽出された点(ix,iy)が、グランドビアを配置すべき位置となる。
次に、本発明の第３実施形態のプリント回路基板設計支援システム、プリント回路基板設計支援方法、及びプリント回路基板設計支援プログラムに関して説明する。
図１４は、本発明の第３実施形態のプリント回路設計支援システムの構成を機能的に示すブロック図である。
本発明の実施形態のプリント回路基板設計支援システムは、解析評価用プリント回路基板対向面対２次元等価回路入力手段１９０１と、解析評価用隣接干渉部入力手段１９０２と、解析評価用隣接干渉部ビア配置指定手段１９０３と、解析評価用プリント回路基板隣接干渉部回路モデル作成手段１９０４と、解析評価用プリント回路基板全体等価回路作成手段１９０５と、干渉度計算手段１９０７と、回路ソルバー１９０６と、干渉抑制度指定手段１９０８と、設計支援用プリント回路基板構造情報入力手段１９０９と、メッシュ設定手段１９１０と、設計支援用プリント回路基板電源プレーン＆グランドプレーン抽出手段１９１１と、設計支援用プリント回路基板隣接干渉部抽出手段１９１２と、設計支援用プリント回路基板隣接干渉抑制用ビア配置表示手段１９１３とを具備する。
解析評価用プリント回路基板対向面対２次元等価回路入力手段は１９０１は、プリント回路基板内の対向面対の２次元等価回路を入力する手段である。具体的には、干渉度解析評価を行う為の模擬的なプリント回路基板形状のプレーン導体によって対向している部分の２次元等価回路、及びノイズ源、並びに観測点となる位置の情報などを入力する機能を有する。
解析評価用隣接干渉部入力手段１９０２は、上記解析評価用プリント回路基板等価回路モデルの隣り合う対向面対が隣接干渉部を介してノイズ干渉を起こす位置を指定する機能を有する。
解析評価用プリント回路基板隣接干渉部等価回路作成手段１９０４は、上記解析評価用プリント回路基板隣接干渉部入力手段１９０２で指定した位置における隣接干渉部の等価回路を作成する機能を有する。
解析評価用プリント回路基板全体等価回路作成手段１９０５は、上記解析評価用プリント回路基板対向面対２次元等価回路入力手段１９０１で指定した等価回路と、解析評価用プリント回路基板隣接干渉部等価回路作成手段で作成した等価回路とを、解析評価用プリント回路基板隣接干渉部入力手段１９０２で指定した位置に相当する箇所で結合する機能を有する。
回路ソルバー指定手段１９０６は、等価回路を計算するためのソルバーを指定する機能を有する。
干渉抑制度指定手段１９０８は、解析評価用プリント回路基板対向面対等価回路入力手段１９０１で入力した複数の対向面対等価回路ブロック同士の望まれる干渉抑制度を予め指定する機能を有する。
干渉度計算手段１９０７は、回路ソルバー指定手段１９０６で指定したソルバーを用い、解析評価用プリント回路基板対向面対等価回路入力手段で指定した解析周波数において、解析評価用プリント回路基板全体等価回路作成手段１９０５で作成した等価回路を計算した上で干渉度を算出し、干渉抑制指定手段１９０８で指定された干渉抑制度と比較し、算出した干渉度が干渉抑制指定手段１９０８で指定された干渉抑制度よりも小さい場合に、解析評価用プリント回路基板隣接干渉部のビア間隔を隣接干渉抑制用ビア配置表示手段１９１３に出力し、大きい場合は、解析評価用プリント回路基板隣接干渉部ビア配置指定手段１９０３に再計算を促す機能を有する。
解析評価用プリント回路基板隣接干渉部ビア配置指定手段１９０３は、前記干渉度計算手段１９０７で算出された干渉度が、干渉抑制指定手段１９０８で指定された干渉度よりも大きい場合に、解析評価用プリント回路基板隣接干渉部に沿ってビアを配置するための間隔を一定の規則に従って算出し、その情報を解析評価用プリント回路基板全体等価回路作成手段１９０５の入力とする機能を有する。
配置間隔決定の一定の規則としては、一例として、最初の計算で条件を満たさなかった場合を初期状態（ｎ＝１）として、条件を満たさない毎に、反復的に隣接干渉部のビア間隔を多く配置するように指定する。例えば、隣接干渉部の辺の長さをＬとした場合に、ビア間隔を以下の数式により決めても良い。
［数式２］
Figure 0005282886
ここで、nは反復回数である。数式２の分母は、ｎに限らず、反復ごとに大きくなる数であれば良い。
設計支援用プリント回路基板構造情報入力手段１９０９は、設計支援対象のプリント回路基板の構造に関する情報を入力する手段である。具体的には、設計支援対象のプリント回路基板内の電源プレーン、グランドプレーンの位置情報に関する情報を入力する機能を有する。
メッシュ設定手段１９１０は、設計支援対象のプリント回路基板の電源プレーン＆グランドプレーン抽出手段で必要となる格子点作成用のメッシュ間隔を入力する機能を有する。
設計支援用プリント回路基板電源プレーン＆グランドプレーン抽出手段１９１１は、メッシュ設定手段１９１０で入力された情報を基に、設計支援対象プリント回路基板内の電源プレーンがある位置と、グランドプレーンがある位置を記憶する機能を有する。
設計支援対象プリント回路基板隣接干渉部抽出手段１９１２は、上記設計支援対象のプリント回路基板に対して、電源プレーン＆グランドプレーン抽出手段１９１１で記憶された情報を基に、設計支援対象のプリント回路基板の隣接干渉部となる領域を抽出する機能を有する。
設計支援用プリント回路基板隣接干渉抑制用ビア配置表示手段１９１３は、設計支援用プリント回路基板隣接干渉部抽出手段１９１２で抽出された隣接干渉部に沿って、干渉度計算手段で出力された推奨ビア配置間隔にしたがって、ビア配置箇所を表示する機能を有する。
次に、本発明の第３実施形態のプリント回路基板設計支援システムの解析処理の処理手順に関して説明する。
図１５は、本発明の実施形態のプリント回路基板設計支援システムの解析処理の手順を示すフローチャートである。
図１５のフローチャートにおいて、先ず、解析評価用プリント回路基板対向面対等価回路情報、解析評価用プリント回路基板隣接干渉部位置、解析周波数、干渉抑制度、回路ソルバー、設計支援対象プリント回路基板構造、メッシュ設定に関する情報を入力する（Ｓ２００１）。
次に、Ｓ２００１で指定した解析評価用プリント回路基板隣接干渉部の等価回路を作成する（Ｓ２００２）。
この後、Ｓ２００１で入力した解析評価用プリント回路基板対向面対等価回路とＳ２００２で作成した解析評価用隣接干渉部等価回路とを、Ｓ２００１で指定した解析評価用プリント回路基板隣接干渉部において結合する。かつ、解析評価用プリント回路基板隣接干渉部ビア配置指定部で指定されたビア配置があれば、対応する場所にビアの等価回路モデルを作成し、解析評価用プレーン回路基板全体の等価回路を作成する（Ｓ２００３）。
次に、Ｓ２００３で作成された解析評価用プリント回路基板全体の等価回路の電圧値を、Ｓ２００１で指定した回路ソルバーを用いて計算し、干渉度を算出する（Ｓ２００４）。
そして、Ｓ２００４で計算された干渉度と、Ｓ２００１で指定した干渉抑制度とを比較し、解析周波数において算出された干渉度が干渉抑制度より大きくなる場合が有ればＳ２００６に、無ければＳ２００７に進む。Ｓ２００６では、解析評価用プリント回路基板の隣接干渉部にビアを、［数式２］を例として、反復毎に間隔を狭めるような数式を用いて、配置間隔を指定し、Ｓ２００３に戻る。Ｓ２００７では、設計支援用プリント回路基板の電源プレーン＆グランドプレーンの位置情報を抽出する（Ｓ２００７）。
次に、設計支援対象のプリント回路基板の隣接干渉部を抽出する（Ｓ２００８）。
この後、解析評価用プリント回路基板隣接干渉部ビア配置間隔でビアを設計支援対象のプリント回路基板の隣接干渉部に沿って隣接干渉部に沿って表示する（Ｓ２００９）。
次に、本発明の第３実施形態のプリント回路基板干渉抑制支援システムの理論的側面に関して説明する。
本発明の第１実施形態を用いることにより、隣接するプレーン対間の干渉度を算出することが可能である。例として、干渉度は、給電点の電圧と観測点の電圧を用いて、給電側を入力ポート（１ポート）、観測点を出力ポートとしたSパラメータ（Ｓ２１）として定義すれば良い。
そこで、本発明の第２実施形態で対象となる設計支援対象プリント回路基板の隣接干渉部ビア配置間隔を、本発明の第１実施形態を用いて、解析周波数において、予め、指定された干渉抑制度以下になるという以下の条件［数式３］を満たすものとして定めることは有効である。
［数式３］
Figure 0005282886
ここで、Ｓ２１（計算値）は算出された干渉度、Ｓ２１（指定値）は予め指定した干渉抑制度である。ｆは予め指定された解析周波数である。
上記条件［数式３］を満たす場合、隣接干渉部最適ビア間隔とする。
条件［数式３］を満たさない場合は、新たな隣接干渉部ビア間隔を指定する。具体的には、初期条件としては隣接干渉部ビア間隔は指定されていないものとして、最初のステップで条件［数式３］を満たさない場合、新たに隣接干渉部ビア間隔を設定する。例えば、隣接結合部の辺の長さをＬとしたとき、例として［数式２］で紹介したように、反復ごとに間隔を狭めるようにビア間隔を指定する。
以上のように、ステップ毎にビア間隔を狭めていき、条件［数式３］を満たした場合、隣接干渉部最適ビア間隔として出力すれば良い。
次に、この発明の第１実施形態のプリント回路基板解析システム、第２実施形態のプリント回路基板設計支援システム、第３実施形態のプリント回路基板設計支援システムのハードウエア構成を説明する。
図１６は、本発明の、第１、第２、第３の実施形態のシステムのハードウエア構成を示す説明図である。
図１６において、本発明の第１、第２、第３の実施形態のプリント回路基板解析システムやプリント回路基板設計支援システムは、プリント回路基板解析プログラムと回路ソルバーであるＳＰＩＣＥのプログラム、プリント回路基板電源グランドプレーン部抽出、隣接干渉部抽出用のプログラムが記憶された記録媒体２１０２と解析システムとからなる。解析システムは、データの入出力を行う入出力システム２１０１と、読み込まれたプログラムあるいはデータを記録するメモリ２１０３と、全体を制御したり、計算などの処理を行う演算システム２１０４と、計算結果を出力する表示システム２１０５とを有する。尚、パス２１０６は上記各部を結合させる為のパスを示している。
本発明の第１実施形態のプリント回路基板解析システムの実施例としては、本発明の第１実施形態の理論的説明で紹介した通りである。具体的には、図１１（ａ）の構造のプリント回路基板に対して、本文中で指定した入力パラメータを用いれば、図１２の解析結果を得る。本発明の第２実施形態のプリント回路基板設計支援システムの実施例としても同様である。具体的には、プリント回路基板構造情報としては、図１１（ａ）のプリント回路基板構造とし、その寸法は本文中に指定した通りとする。その結果として、図１１（ｂ）の隣接干渉部ビア有りプリント回路基板構造のように、隣接干渉部にビアを配置した構造が表示される。本発明の第３実施形態のプリント回路基板設計支援システムの実施例としては、解析評価用プリント回路基板、設計支援用プリント回路基板を、図１１（ａ）に示す隣接干渉部ビア無しプリント回路基板とし、干渉抑制度をＳ２１が−２０ｄＢ以下と定めれば、図１２に示すように、ビア間隔が５ｍｍとなった場合、条件［数式３］を満たすことになり、隣接干渉用ビア配置として図１１（ｂ）の隣接干渉部ビア有りプリント回路基板として、そのビア間隔が５ｍｍ間隔として表示される。
尚、本発明の実施形態で説明した多層回路基板電源系解析方法は、予め用意されたプログラムをパーソナルコンピュータやワークステーション等のコンピュータで実行することにより実現される。このプログラムは、ハードディスク、ＣＤ−ＲＯＭ，ＭＯ，ＤＶＤ等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。すなわち、上記で説明した処理を図１６に示されるシステムに実行させるプログラムが記録媒体から読み出されることによって実行される。
この出願は、２００６年１２月１３日に出願された日本出願特願２００６−３３６４２３を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (31)

  1. プリント回路基板内の複数の対向面対の等価回路、ノイズ源、観測点、及び解析周波数が入力されるプリント回路基板対向面対等価回路入力手段と、
    前記プリント回路基板対向面対入力手段で入力された対向面対等価回路の中から隣接干渉部が指定される隣接干渉部入力手段と、
    前記隣接干渉部入力手段で入力された隣接干渉部の等価回路を作成する隣接干渉部等価回路作成手段と、
    前記プリント回路基板対向面対等価回路入力手段で入力された等価回路と、前記隣接干渉部等価回路作成手段で作成された隣接干渉部とを結合してプリント回路基板全体等価回路を作成するプリント回路基板全体等価回路作成手段
    とを具備することを特徴とするプリント回路基板解析システム。
  2. プリント回路基板内の複数の対向面対の等価回路、ノイズ源、観測点、及び解析周波数が入力されるプリント回路基板対向面対等価回路入力手段と、
    前記プリント回路基板対向面対入力手段で入力された対向面対等価回路の中から隣接干渉部が指定される隣接干渉部入力手段と、
    前記隣接干渉部入力手段で入力された隣接干渉部の等価回路を作成する隣接干渉部等価回路作成手段と、
    前記プリント回路基板対向面対等価回路入力手段で入力された等価回路と、前記隣接干渉部等価回路作成手段で作成された隣接干渉部とを結合してプリント回路基板全体等価回路を作成するプリント回路基板全体等価回路作成手段と、
    前記プリント回路基板全体等価回路作成手段で作成されたプリント回路基板全体等価回路を計算する為の回路ソルバーが指定される回路ソルバー指定手段と、
    前記回路ソルバー指定手段で指定された回路ソルバーを用いて、前記プリント回路基板全体等価回路作成手段で作成されたプリント回路基板全体等価回路を、前記プリント回路基板対向面対等価回路入力手段で入力された解析周波数において計算する電圧計算手段と、
    前記電圧計算手段で計算された電圧計算値の中から、前記プリント回路基板対向面対等価回路入力手段で指定された観測点における電圧計算値を表示する電圧表示手段
    とを具備することを特徴とするプリント回路基板解析システム。
  3. 隣接干渉部等価回路モデルとして、積層する２対のプレーン対等価回路モデルと、前記２対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして３ポートモデルを用いることを特徴とする請求項１又は請求項２のプリント回路基板解析システム。
  4. 隣接干渉部等価回路モデルとして、積層する２対のプレーン対等価回路モデルと、前記積層している２対とは別の１対のプレーン対等価回路モデルの接合部等回路モデルとして、積層する２対の等価回路隣接干渉部の電圧の和が積層していない１対の等価回路モデルの電圧と等しくなる条件の理想トランスを用いて作成してなることを特徴とする請求項１〜請求項３いずれかのプリント回路基板解析システム。
  5. 隣接干渉部等価回路モデルとして、積層するＮ対（Ｎ：自然数）のプレーン対等価回路モデルと、前記積層しているＮ対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして、（Ｎ＋１）ポートモデルを用いて作成してなることを特徴とする請求項１〜請求項４いずれかのプリント回路基板解析システム。
  6. 隣接干渉部等価回路モデルとして、積層するＮ対（Ｎ：自然数）のプレーン対等価回路モデルと、前記積層しているＮ対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして、積層するＮ対の等価回路隣接干渉部の電圧の和が積層していない１対の等価回路モデルの電圧と等しくなる条件の（Ｎ−1）個の理想トランスを用いて作成してなることを特徴とする請求項１〜請求項５いずれかのプリント回路基板解析システム。
  7. プリント回路基板内の対向面対等価回路、電圧観測点、隣接干渉部位置、解析周波数、回路ソルバーに関する情報が入力されるプリント回路基板対向面対等価回路入力ステップと、
    隣接干渉部等価回路作成手段が前記プリント回路基板対向面対等価回路入力ステップで入力したプリント回路基板隣接干渉部の等価回路を作成する隣接干渉部等価回路作成ステップと、
    プリント回路基板全体等価回路作成手段が前記プリント回路基板対向面対等価回路入力ステップで入力されたプリント回路基板対向面対等価回路と、前記隣接干渉部等価回路作成ステップで作成された隣接干渉部等価回路とを、該プリント回路基板対向面対等価回路入力ステップで指定された隣接干渉部で結合し、プリント回路基板全体の等価回路を作成するプリント回路基板全体等価回路作成ステップと、
    電圧計算手段が前記プリント回路基板全体等価回路作成ステップで作成されたプリント回路基板全体の等価回路の電圧値を、回路ソルバーを用いて計算する電圧計算ステップと、
    電圧表示手段が前記電圧計算ステップで計算された電圧値の中から、前記プリント回路基板対向面対等価回路入力ステップで入力された電圧観測点に相当する電圧値を、解析周波数毎に表示する電圧計算値表示ステップ
    とを具備することを特徴とするプリント回路基板解析方法。
  8. 隣接干渉部等価回路モデルとして、積層する２対のプレーン対等価回路モデルと、前記２対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして３ポートモデルを用いることを特徴とする請求項７のプリント回路基板解析方法。
  9. 隣接干渉部等価回路モデルとして、積層する２対のプレーン対等価回路モデルと、前記積層している２対とは別の１対のプレーン対等価回路モデルの接合部等回路モデルとして、積層する２対の等価回路隣接干渉部の電圧の和が積層していない１対の等価回路モデルの電圧と等しくなる条件の理想トランスを用いて作成してなることを特徴とする請求項７又は請求項８のプリント回路基板解析方法。
  10. 隣接干渉部等価回路モデルとして、積層するＮ対（Ｎ：自然数）のプレーン対等価回路モデルと、前記積層しているＮ対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして、（Ｎ＋１）ポートモデルを用いて作成してなることを特徴とする請求項７〜請求項９いずれかのプリント回路基板解析方法。
  11. 隣接干渉部等価回路モデルとして、積層するＮ対（Ｎ：自然数）のプレーン対等価回路モデルと、前記積層しているＮ対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして、積層するＮ対の等価回路隣接干渉部の電圧の和が積層していない１対の等価回路モデルの電圧と等しくなる条件の（Ｎ−1）個の理想トランスを用いて作成してなることを特徴とする請求項７〜請求項１０いずれかのプリント回路基板解析方法。
  12. プリント回路基板内の対向面対等価回路、電圧観測点、隣接干渉部位置、解析周波数、回路ソルバーに関する情報が入力されるプリント回路基板対向面対等価回路入力処理と、
    前記プリント回路基板対向面対等価回路入力処理で入力したプリント回路基板隣接干渉部の等価回路を作成する隣接干渉部等価回路作成処理と、
    前記プリント回路基板対向面対等価回路処理で入力されたプリント回路基板対向面対等価回路と、前記隣接干渉部等価回路作成処理で作成された隣接干渉部等価回路とを、プリント回路基板対向面対等価回路入力処理で指定された隣接干渉部で結合し、プリント回路基板全体の等価回路を作成するプリント回路基板全体等価回路作成処理と、
    前記プリント回路基板全体等価回路作成処理で作成されたプリント回路基板全体の等価回路の電圧値を、回路ソルバーを用いて計算する電圧計算処理と、
    前記電圧計算処理で計算された電圧値の中から、前記プリント回路基板対向面対等価回路入力処理で入力された電圧観測点に相当する電圧値を、解析周波数毎に表示する電圧計算値表示処理
    とを情報処理装置に実行させることを特徴とするプリント回路基板解析プログラム。
  13. 隣接干渉部等価回路モデルとして、積層する２対のプレーン対等価回路モデルと、前記２対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして３ポートモデルを用いることを特徴とする請求項１２のプリント回路基板解析プログラム。
  14. 隣接干渉部等価回路モデルとして、積層する２対のプレーン対等価回路モデルと、前記積層している２対とは別の１対のプレーン対等価回路モデルの接合部等回路モデルとして、積層する２対の等価回路隣接干渉部の電圧の和が積層していない１対の等価回路モデルの電圧と等しくなる条件の理想トランスを用いて作成してなることを特徴とする請求項１２又は請求項１３のプリント回路基板解析プログラム。
  15. 隣接干渉部等価回路モデルとして、積層するＮ対（Ｎ：自然数）のプレーン対等価回路モデルと、前記積層しているＮ対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして、（Ｎ＋１）ポートモデルを用いて作成してなることを特徴とする請求項１２〜請求項１４いずれかのプリント回路基板解析プログラム。
  16. 隣接干渉部等価回路モデルとして、積層するＮ対（Ｎ：自然数）のプレーン対等価回路モデルと、前記積層しているＮ対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして、積層するＮ対の等価回路隣接干渉部の電圧の和が積層していない１対の等価回路モデルの電圧と等しくなる条件の（Ｎ−1）個の理想トランスを用いて作成してなることを特徴とする請求項１２〜請求項１５いずれかのプリント回路基板解析プログラム。
  17. 干渉度解析評価を行う為の模擬的なプリント回路基板形状のプレーン導体によって対向している部分の２次元等価回路、ノイズ源および観測点となる位置の情報が入力される解析評価用プリント回路基板対向面対２次元等価回路入力手段と、
    前記解析評価用プリント回路基板等価回路モデルの隣り合う対向面対が隣接干渉部を介してノイズ干渉を起こす位置が指定される解析評価用隣接干渉部入力手段と、
    前記解析評価用プリント回路基板隣接干渉部入力手段で指定した位置における隣接干渉部の等価回路を作成する機能を有する解析評価用プリント回路基板隣接干渉部等価回路作成手段と、
    前記解析評価用プリント回路基板対向面対２次元等価回路入力手段で指定した等価回路と、前記解析評価用プリント回路基板隣接干渉部等価回路作成手段で作成した等価回路とを、前記解析評価用プリント回路基板隣接干渉部入力手段で指定した位置に相当する箇所で結合する機能を有する解析評価用プリント回路基板全体等価回路作成手段と、
    等価回路を計算する為のソルバーが指定される機能を有する回路ソルバー指定手段と、
    前記解析評価用プリント回路基板対向面対等価回路入力手段で入力した複数の対向面対等価回路ブロック同士の望まれる干渉抑制度が予め指定される機能を有する干渉抑制度指定手段と、
    前記回路ソルバー指定手段で指定したソルバーを用いて、前記解析評価用プリント回路基板対向面対等価回路入力手段で指定した解析周波数において、前記解析評価用プリント回路基板全体等価回路作成手段で作成した等価回路を計算した上で干渉度を算出し、前記干渉抑制度指定手段で指定された干渉抑制度と比較し、算出した干渉度が前記干渉抑制度指定手段で指定された干渉抑制度よりも小さい場合には、前記解析評価用プリント回路基板隣接干渉部のビア間隔を隣接干渉抑制用ビア配置表示部に出力し、大きい場合には、解析評価用プリント回路基板隣接干渉部ビア配置指定手段に再計算を促す機能を有する干渉度計算手段と、
    前記干渉度計算手段で算出された干渉度が、前記干渉抑制指定手段で指定された干渉度よりも大きい場合に、解析評価用プリント回路基板隣接干渉部に沿ってビアを配置する為の間隔を一定の規則に従って算出し、該情報を解析評価用プリント回路基板全体等価回路作成部の入力とする機能を有する解析評価用プリント回路基板隣接干渉部ビア配置指定手段と、
    設計支援対象のプリント回路基板内の電源プレーン、グランドプレーンの位置情報に関する情報が入力される機能を有する設計支援用プリント回路基板構造情報入力手段と、
    設計支援対象のプリント回路基板の電源プレーン＆グランドプレーン抽出部で必要となる格子点作成用のメッシュ間隔が入力される機能を有するメッシュ設定手段と、
    前記メッシュ設定手段で入力された情報を基に、設計支援対象プリント回路基板内の電源プレーンがある位置と、グランドプレーンがある位置を記憶する機能を有する設計支援用プリント回路基板電源プレーン＆グランドプレーン抽出手段と、
    設計支援対象のプリント回路基板に対して、前記電源プレーン＆グランドプレーン抽出手段で記憶された情報を基に、設計支援対象のプリント回路基板の隣接干渉部となる領域を抽出する機能を有する設計支援用プリント回路基板隣接干渉部抽出手段と、
    前記設計支援用プリント回路基板隣接干渉部抽出手段で抽出された隣接干渉部に沿って、干渉度計算部で出力された推奨ビア配置間隔に従って、ビア配置箇所を表示する機能を有する設計支援用プリント回路基板隣接干渉用ビア配置表示手段
    とを具備することを特徴とするプリント回路基板設計支援システム。
  18. 解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層する２対のプレーン対等価回路モデルと、前記２対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして３ポートモデルを用いることを特徴とする請求項１７のプリント回路基板設計支援システム。
  19. 解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層する２対のプレーン対等価回路モデルと、前記積層している２対とは別の１対のプレーン対等価回路モデルの接合部等回路モデルとして、積層する２対の等価回路隣接干渉部の電圧の和が積層していない１対の等価回路モデルの電圧と等しくなる条件の理想トランスを用いて作成してなることを特徴とする請求項１７又は請求項１８のプリント回路基板設計支援システム。
  20. 解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層するＮ対（Ｎ：自然数）のプレーン対等価回路モデルと、前記積層しているＮ対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして、（Ｎ＋１）ポートモデルを用いて作成してなることを特徴とする請求項１７〜請求項１９いずれかのプリント回路基板設計支援システム。
  21. 解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層するＮ対（Ｎ：自然数）のプレーン対等価回路モデルと、前記積層しているＮ対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして、積層するＮ対の等価回路隣接干渉部の電圧の和が積層していない１対の等価回路モデルの電圧と等しくなる条件の（Ｎ−1）個の理想トランスを用いて作成してなることを特徴とする請求項１７〜請求項２０いずれかのプリント回路基板設計支援システム。
  22. 解析評価用プリント回路基板対向面対等価回路情報、解析評価用プリント回路基板隣接干渉部位置、解析周波数、干渉抑制度、回路ソルバー、設計支援対象プリント回路基板構造、メッシュ設定に関する情報が入力される解析評価用プリント回路基板情報入力ステップと、
    隣接干渉部等価回路作成手段が前記解析評価用プリント回路基板情報入力ステップで指定した解析評価用プリント回路基板隣接干渉部の等価回路を作成する隣接干渉部等価回路作成ステップと、
    プリント回路基板全体等価回路作成手段が前記解析評価用プリント回路基板情報入力ステップで入力した解析評価用プリント回路基板対向面対等価回路と前記隣接干渉部等価回路作成ステップで作成した解析評価用隣接干渉部等価回路とを、前記解析評価用プリント回路基板情報入力ステップで指定した解析評価用プリント回路基板隣接干渉部において結合し、隣接干渉部ビア配置間隔指定ステップで指定されたビア配置があれば、対応する場所にビアの等価回路モデルを作成し、解析評価用プレーン回路基板全体の等価回路を作成するプリント回路基板全体等価回路作成ステップと、
    干渉度計算手段が前記プリント回路基板全体等価回路作成ステップで作成された解析評価用プリント回路基板全体の等価回路の電圧値を、前記解析評価用プリント回路基板情報入力ステップで指定した回路ソルバーを用いて計算し、干渉度を算出する干渉度計算ステップと、
    干渉度計算手段が前記干渉度計算ステップで計算された干渉度と、前記解析評価用プリント回路基板情報入力ステップで指定した干渉抑制度とを比較し、解析周波数において算出された干渉度が干渉抑制度より大きくなる場合が有れば、隣接干渉部ビア配置間隔指定ステップに、無ければ、設計支援用プリント回路基板電源プレーン＆グランドプレーン位置情報抽出ステップに進む干渉度比較ステップと、
    隣接干渉部ビア配置間隔指定手段が解析評価用プリント回路基板の隣接干渉部にビアを反復毎に間隔を狭めるような数式を用いて配置間隔を指定し、プリント回路基板全体等価回路作成ステップに戻る隣接干渉部ビア配置間隔指定ステップと、
    設計支援用プリント回路基板電源プレーン＆グランドプレーン抽出手段が設計支援用プリント回路基板の電源プレーン＆グランドプレーンの位置情報を抽出する設計支援用プリント回路基板電源プレーン＆グランドプレーン位置情報抽出ステップと、
    設計支援対象プリント回路基板隣接干渉部抽出手段が設計支援対象のプリント回路基板の隣接干渉部を抽出する設計支援対象プリント回路基板隣接干渉部抽出ステップと、
    隣接干渉部ビア配置間隔指定ステップで指定したビア配置間隔でビアが設計支援対象のプリント回路基板の隣接干渉部に沿って表示される設計支援対象プリント回路基板ビア表示ステップ
    とを具備することを特徴とするプリント回路基板設計支援方法。
  23. 解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層する２対のプレーン対等価回路モデルと、前記２対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして３ポートモデルを用いることを特徴とする請求項２２のプリント回路基板設計支援方法。
  24. 解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層する２対のプレーン対等価回路モデルと、前記積層している２対とは別の１対のプレーン対等価回路モデルの接合部等回路モデルとして、積層する２対の等価回路隣接干渉部の電圧の和が積層していない１対の等価回路モデルの電圧と等しくなる条件の理想トランスを用いて作成してなることを特徴とする請求項２２又は請求項２３のプリント回路基板設計支援方法。
  25. 解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層するＮ対（Ｎ：自然数）のプレーン対等価回路モデルと、前記積層しているＮ対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして、（Ｎ＋１）ポートモデルを用いて作成してなることを特徴とする請求項２２〜請求項２４いずれかのプリント回路基板設計支援方法。
  26. 解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層するＮ対（Ｎ：自然数）のプレーン対等価回路モデルと、前記積層しているＮ対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして、積層するＮ対の等価回路隣接干渉部の電圧の和が積層していない１対の等価回路モデルの電圧と等しくなる条件の（Ｎ−1）個の理想トランスを用いて作成してなることを特徴とする請求項２２〜請求項２５いずれかのプリント回路基板解析方法。
  27. 解析評価用プリント回路基板対向面対等価回路情報、解析評価用プリント回路基板隣接干渉部位置、解析周波数、干渉抑制度、回路ソルバー、設計支援対象プリント回路基板構造、メッシュ設定に関する情報が入力される解析評価用プリント回路基板情報入力処理と、
    前記解析評価用プリント回路基板情報入力処理で指定した解析評価用プリント回路基板隣接干渉部の等価回路を作成する隣接干渉部等価回路作成処理と、
    解析評価用プリント回路基板情報入力処理で入力した解析評価用プリント回路基板対向面対等価回路と隣接干渉部等価回路作成処理で作成した解析評価用隣接干渉部等価回路とを、前記解析評価用プリント回路基板情報入力処理で指定した解析評価用プリント回路基板隣接干渉部において結合し、隣接干渉部ビア配置間隔指定処理で指定されたビア配置が有れば、対応する場所にビアの等価回路モデルを作成し、解析評価用プレーン回路基板全体の等価回路を作成するプリント回路基板全体等価回路作成処理と、
    前記プリント回路基板全体等価回路作成処理で作成された解析評価用プリント回路基板全体の等価回路の電圧値を、解析評価用プリント回路基板情報入力処理で指定した回路ソルバーを用いて計算し、干渉度を算出する干渉度計算処理と、
    前記干渉度計算処理で計算された干渉度と、前記解析評価用プリント回路基板情報入力処理で指定した干渉抑制度とを比較し、解析周波数において算出された干渉度が干渉抑制度より大きくなる場合が有れば、隣接干渉部ビア配置間隔指定処理に、無ければ、設計支援用プリント回路基板電源プレーン＆グランドプレーン位置情報抽出処理に進む干渉度比較処理と、
    解析評価用プリント回路基板の隣接干渉部にビアを反復毎に間隔を狭めるような数式を用いて配置間隔を指定し、プリント回路基板全体等価回路作成処理に戻る隣接干渉部ビア配置間隔指定処理と、
    設計支援用プリント回路基板の電源プレーン＆グランドプレーンの位置情報を抽出する設計支援用プリント回路基板電源プレーン＆グランドプレーン位置情報抽出処理と、
    設計支援対象のプリント回路基板の隣接干渉部を抽出する設計支援対象プリント回路基板隣接干渉部抽出処理と、
    隣接干渉部ビア配置間隔指定処理で指定したビア配置間隔でビアを設計支援対象のプリント回路基板の隣接干渉部に沿って表示する設計支援対象プリント回路基板ビア表示処理
    とを情報処理装置に実行させることを特徴とするプリント回路基板設計支援プログラム。
  28. 解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層する２対のプレーン対等価回路モデルと、前記２対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして３ポートモデルを用いることを特徴とする請求項２７のプリント回路基板設計支援プログラム。
  29. 解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層する２対のプレーン対等価回路モデルと、前記積層している２対とは別の１対のプレーン対等価回路モデルの接合部等回路モデルとして、積層する２対の等価回路隣接干渉部の電圧の和が積層していない１対の等価回路モデルの電圧と等しくなる条件の理想トランスを用いて作成してなることを特徴とする請求項２７又は請求項２８のプリント回路基板設計支援プログラム。
  30. 解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層するＮ対（Ｎ：自然数）のプレーン対等価回路モデルと、前記積層しているＮ対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして、（Ｎ＋１）ポートモデルを用いて作成してなることを特徴とする請求項２７〜請求項２９いずれかのプリント回路基板設計支援プログラム。
  31. 解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層するＮ対（Ｎ：自然数）のプレーン対等価回路モデルと、前記積層しているＮ対とは別の１対のプレーン対等価回路モデルの接合部等価回路モデルとして、積層するＮ対の等価回路隣接干渉部の電圧の和が積層していない１対の等価回路モデルの電圧と等しくなる条件の（Ｎ−1）個の理想トランスを用いて作成してなることを特徴とする請求項２７〜請求項３０いずれかのプリント回路基板設計支援プログラム。
JP2008549264A 2006-12-13 2007-12-06 プリント回路基板解析システム、プリント回路基板設計支援システム、及びそれらの方法、並びにプログラム Expired - Fee Related JP5282886B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008549264A JP5282886B2 (ja) 2006-12-13 2007-12-06 プリント回路基板解析システム、プリント回路基板設計支援システム、及びそれらの方法、並びにプログラム

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006336423 2006-12-13
JP2006336423 2006-12-13
JP2008549264A JP5282886B2 (ja) 2006-12-13 2007-12-06 プリント回路基板解析システム、プリント回路基板設計支援システム、及びそれらの方法、並びにプログラム
PCT/JP2007/073543 WO2008072530A1 (ja) 2006-12-13 2007-12-06 プリント回路基板解析システム、プリント回路基板設計支援システム、及びそれらの方法、並びにプログラム

Publications (2)

Publication Number Publication Date
JPWO2008072530A1 JPWO2008072530A1 (ja) 2010-03-25
JP5282886B2 true JP5282886B2 (ja) 2013-09-04

Family

ID=39511550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008549264A Expired - Fee Related JP5282886B2 (ja) 2006-12-13 2007-12-06 プリント回路基板解析システム、プリント回路基板設計支援システム、及びそれらの方法、並びにプログラム

Country Status (3)

Country Link
US (1) US8219954B2 (ja)
JP (1) JP5282886B2 (ja)
WO (1) WO2008072530A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4728944B2 (ja) * 2006-12-27 2011-07-20 富士通株式会社 電源ノイズ解析モデル生成プログラム及び電源ノイズ解析モデル作成装置
JP5241358B2 (ja) * 2008-07-11 2013-07-17 キヤノン株式会社 プリント基板設計支援プログラム、プリント基板設計支援方法及びプリント基板設計支援装置
JP5143052B2 (ja) * 2009-02-24 2013-02-13 株式会社日立製作所 ノイズ解析設計方法およびノイズ解析設計装置
CN101833594B (zh) * 2009-03-12 2012-07-18 奇景光电股份有限公司 用以预判及去除集成电路系统中电磁干扰特征的方法和设备
US9500689B2 (en) * 2011-08-30 2016-11-22 Hitachi, Ltd. Noise equivalent circuit
CN103823912B (zh) * 2012-11-19 2017-03-15 英业达科技有限公司 电路布局方法与装置
CN103942351B (zh) * 2013-01-19 2017-08-04 鸿富锦精密工业（深圳）有限公司 增加电路板层数的设计系统及设计方法
JP6127674B2 (ja) * 2013-04-12 2017-05-17 富士通株式会社 基板設計支援装置、基板設計支援方法、及び基板設計支援プログラム
CN105301476B (zh) * 2015-10-14 2018-06-22 京东方科技集团股份有限公司 用于印刷电路板的信号测试装置
CN105956340B (zh) * 2016-06-20 2019-08-30 广东电网有限责任公司电力科学研究院 一种电力变压器的几何模型构建方法及系统
JP6822100B2 (ja) * 2016-11-28 2021-01-27 富士通株式会社 ビアモデル生成プログラム、ビアモデル生成方法及び情報処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154860A (ja) * 1997-08-04 1999-02-26 Fuji Xerox Co Ltd 回路基板装置及び電子機器
JP2001332825A (ja) * 2000-03-14 2001-11-30 Fuji Xerox Co Ltd 回路基板装置及び設計支援装置
JP2004334654A (ja) * 2003-05-09 2004-11-25 Fujitsu Ltd 電源ノイズ解析モデル生成装置、電源ノイズ解析モデル生成方法、電源ノイズ解析モデル生成プログラム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6385252B1 (en) * 1999-05-28 2002-05-07 Lucent Technologies Inc. High density multiple digital signal connection interface with reduced cross talk
JP3791333B2 (ja) * 2000-12-28 2006-06-28 松下電器産業株式会社 高周波スイッチモジュールおよびこれを実装した高周波機器
DE10231145A1 (de) * 2002-07-10 2004-01-29 Siemens Ag Abschirmeinrichtung für elektronische Baugruppen auf einer Leiterplatte
US6970030B1 (en) * 2003-10-01 2005-11-29 Silicon Laboratories, Inc. Dual phased-locked loop structure having configurable intermediate frequency and reduced susceptibility to interference
US7350175B2 (en) * 2004-09-29 2008-03-25 Matsushita Electric Industrial Co., Ltd. Circuit board design system, design data analysis method and recording medium with analysis program recorded thereon

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154860A (ja) * 1997-08-04 1999-02-26 Fuji Xerox Co Ltd 回路基板装置及び電子機器
JP2001332825A (ja) * 2000-03-14 2001-11-30 Fuji Xerox Co Ltd 回路基板装置及び設計支援装置
JP2004334654A (ja) * 2003-05-09 2004-11-25 Fujitsu Ltd 電源ノイズ解析モデル生成装置、電源ノイズ解析モデル生成方法、電源ノイズ解析モデル生成プログラム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN7007002606; Ｋｏｂａｙａｓｈｉ，　Ｎ．　ｅｔ　ａｌ．: 'Ａｎａｌｙｓｉｓ　ｏｆ　Ｍｕｌｔｉｌａｙｅｒｅｄ　Ｐｏｗｅｒ-Ｄｉｓｔｒｉｂｕｔｉｏｎ　Ｐｌａｎｅｓ　ｗｉｔｈ　Ｖｉａ　Ｓｔｒｕｃｔｕｒｅｓ　Ｕｓｉｎｇ　ＳＰＩＣＥ' 電子情報通信学会技術研究報告 Ｖｏｌ．１０５，　Ｎｏ．３６７, 20051021, ｐｐ．２５-３０（ＥＭＣＪ２００５-９７）, 社団法人電子情報通信学会 *

Also Published As

Publication number Publication date
JPWO2008072530A1 (ja) 2010-03-25
US8219954B2 (en) 2012-07-10
WO2008072530A1 (ja) 2008-06-19
US20100138800A1 (en) 2010-06-03

Similar Documents

Publication Publication Date Title
JP5282886B2 (ja) プリント回路基板解析システム、プリント回路基板設計支援システム、及びそれらの方法、並びにプログラム
US6598208B2 (en) Design and assisting system and method using electromagnetic position
US20110082681A1 (en) Coupled analysis simulation apparatus and coupled analysis simulation method
US8219377B2 (en) Multi-layer finite element method for modeling of package power and ground planes
Mondal et al. Expression of Concern: Reducing pessimism in RLC delay estimation using an accurate analytical frequency dependent model for inductance
US8954308B2 (en) Modeling of multi-layered power/ground planes using triangle elements
US9536033B2 (en) Board design method and board design device
JP5886314B2 (ja) 解析計算方法、解析計算プログラムおよび記録媒体
JP4803127B2 (ja) 差動線路ｅｍｉ解析システム、差動線路ｅｍｉ解析方法およびプログラム
JP4780318B2 (ja) プリント基板搭載筐体解析システムと方法、これによるプリント基板搭載筐体構造、プログラムおよび記録媒体
Shringarpure et al. On finding the optimal number of decoupling capacitors by minimizing the equivalent inductance of the PCB PDN
Le et al. PEEC method and hierarchical approach towards 3D multichip power module (MCPM) layout optimization
Yook et al. Application of system-level EM modeling to high-speed digital IC packages and PCBs
Zhai et al. The 2‐D boundary element techniques for capacitance extraction of nanometer VLSI interconnects
Park et al. Fast and accurate calculation of system-level ESD noise coupling to a signal trace by PEEC model decomposition
Scott et al. Integration of behavioral models in the full-field TLM method
JP4487865B2 (ja) 電源系解析装置、電源系解析方法及びそのプログラム
Dahl et al. Efficient computation of localized fields for through silicon via modeling up to 500 GHz
JP4218725B2 (ja) 統合電源系解析システム、統合電源系解析方法及び多層プリント回路基板
JP4843091B2 (ja) パワーインテグリティ解析装置及び方法並びにプログラム
Cao et al. A PEEC with a new capacitance model for circuit simulation of interconnects and packaging structures
Ciuprina et al. MEEC models for RFIC design based on coupled electric and magnetic circuits
Erdin et al. Modeling of asymmetric differential striplines including crossing junction discontinuities
JP2009123068A (ja) 解析装置、解析方法、解析プログラムおよび解析プログラムが格納された記録媒体
Xin et al. A novel approach base on electric field analysis to reduce crosstalk problem on PCB

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120314

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121003

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130501

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130514

R150 Certificate of patent or registration of utility model

Ref document number: 5282886

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees