JP5282886B2 - プリント回路基板解析システム、プリント回路基板設計支援システム、及びそれらの方法、並びにプログラム - Google Patents
プリント回路基板解析システム、プリント回路基板設計支援システム、及びそれらの方法、並びにプログラム Download PDFInfo
- Publication number
- JP5282886B2 JP5282886B2 JP2008549264A JP2008549264A JP5282886B2 JP 5282886 B2 JP5282886 B2 JP 5282886B2 JP 2008549264 A JP2008549264 A JP 2008549264A JP 2008549264 A JP2008549264 A JP 2008549264A JP 5282886 B2 JP5282886 B2 JP 5282886B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- equivalent circuit
- pair
- adjacent interference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09618—Via fence, i.e. one-dimensional array of vias
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Structure Of Printed Boards (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
Harada他:“Power-Distribution-Plane Analysis for Multilayer Printed Circuit
Boards with SPICE”,Proceeding of 2000 IEMT/IMC symposium, pp.420-425, April,
2000.)が有る。ここでは、導体プレーン対を平面回路で近似し、微小メッシュを作成した上で等価回路モデルを作成し、LSIの電源端子とプリント回路基板との接合部をノイズ源としてSPICE等の回路ソルバーを用いて求めることが出来る。
with Via Structures using SPICE”, IEICE Technical Report, EMCJ2005-97,pp.25-30,
October, 2005.)にその等価回路作成方法が記されている。具体的には、図20にあるように、プレーン対が2つあり、上下のプレーン対がヴィアを介して接合している多層プリント回路基板の場合、Pair-1を上側のプレーン対とし、Pair-2を下側のプレーン対とした場合において、図21に示すように、各々のプレーン対は上記に示した等価回路モデルを作成し、ヴィアを介して電気的に接合されている上下のノードを単一のインダクタンス若しくは別途準備したビアモデルの等価回路を用いて接合する。
T. Harada他:"Power-Distribution-Plane Analysis for MultilayerPrinted Circuit Boards with SPICE",Proceedingof 2000 IEMT/IMC symposium, pp.420-425, April, 2000. N.Kobayashi他:"Analysis of Multilayered Power-DistributionPlanes with Via Structures using SPICE",IEICE Technical Report, EMCJ2005-97,pp.25-30, October, 2005.
プリント回路基板内の複数の対向面対の等価回路、ノイズ源、観測点、及び解析周波数を入力するプリント回路基板対向面対等価回路入力手段と、
前記プリント回路基板対向面対入力手段で入力された対向面対等価回路の中から隣接干渉部を指定する隣接干渉部入力手段と、
前記隣接干渉部入力手段で入力された隣接干渉部の等価回路を作成する隣接干渉部等価回路作成手段と、
前記プリント回路基板対向面対等価回路入力手段で入力された等価回路と、前記隣接干渉部等価回路作成手段で作成された隣接干渉部とを結合してプリント回路基板全体等価回路を作成するプリント回路基板全体等価回路作成手段
とを具備することを特徴とするプリント回路基板解析システムによって解決される。
前記プリント回路基板対向面対入力手段で入力された対向面対等価回路の中から隣接干渉部を指定する隣接干渉部入力手段と、
前記隣接干渉部入力手段で入力された隣接干渉部の等価回路を作成する隣接干渉部等価回路作成手段と、
前記プリント回路基板対向面対等価回路入力手段で入力された等価回路と、前記隣接干渉部等価回路作成手段で作成された隣接干渉部とを結合してプリント回路基板全体等価回路を作成するプリント回路基板全体等価回路作成手段と、
前記プリント回路基板全体等価回路作成手段で作成されたプリント回路基板全体等価回路を計算する為の回路ソルバーを指定する回路ソルバー指定手段と、
前記回路ソルバー指定手段で指定された回路ソルバーを用いて、前記プリント回路基板全体等価回路作成手段で作成されたプリント回路基板全体等価回路を、前記プリント回路基板対向面対等価回路入力手段で入力された解析周波数において計算する電圧計算手段と、
前記電圧計算手段で計算された電圧計算値の中から、前記プリント回路基板対向面対等価回路入力手段で指定された観測点における電圧計算値を表示する電圧表示手段
とを具備することを特徴とするプリント回路基板解析システムによって解決される。
前記プリント回路基板対向面対等価回路入力ステップで入力したプリント回路基板隣接干渉部の等価回路を作成する隣接干渉部等価回路作成ステップと、
前記プリント回路基板対向面対等価回路入力ステップで入力されたプリント回路基板対向面対等価回路と、前記隣接干渉部等価回路作成ステップで作成された隣接干渉部等価回路とを、該プリント回路基板対向面対等価回路入力ステップで指定された隣接干渉部で結合し、プリント回路基板全体の等価回路を作成するプリント回路基板全体等価回路作成ステップと、
前記プリント回路基板全体等価回路作成ステップで作成されたプリント回路基板全体の等価回路の電圧値を、回路ソルバーを用いて計算する電圧計算ステップと、
前記電圧計算ステップで計算された電圧値の中から、前記プリント回路基板対向面対等価回路入力ステップで入力された電圧観測点に相当する電圧値を、解析周波数毎に表示する電圧計算値表示ステップ
とを具備することを特徴とするプリント回路基板解析方法によって解決される。
前記プリント回路基板対向面対等価回路入力処理で入力したプリント回路基板隣接干渉部の等価回路を作成する隣接干渉部等価回路作成処理と、
前記プリント回路基板対向面対等価回路処理で入力されたプリント回路基板対向面対等価回路と、前記隣接干渉部等価回路作成処理で作成された隣接干渉部等価回路とを、プリント回路基板対向面対等価回路入力処理で指定された隣接干渉部で結合し、プリント回路基板全体の等価回路を作成するプリント回路基板全体等価回路作成処理と、
前記プリント回路基板全体等価回路作成処理で作成されたプリント回路基板全体の等価回路の電圧値を、回路ソルバーを用いて計算する電圧計算処理と、
前記電圧計算処理で計算された電圧値の中から、前記プリント回路基板対向面対等価回路入力処理で入力された電圧観測点に相当する電圧値を、解析周波数毎に表示する電圧計算値表示処理
とを情報処理装置に実行させることを特徴とするプリント回路基板解析プログラムによって解決される。
電源プレーン&グランドプレーン抽出手段で必要となる格子点作成用のメッシュ間隔を入力するメッシュ設定手段と、
隣接干渉抑制用ビア配置表示されるビア間隔を入力する隣接干渉抑制用ビア間隔入力手段と、
前記メッシュ設定手段で入力された情報を基に、プリント回路基板内の電源プレーンがある位置と、グランドプレーンがある位置とを記憶する電源プレーン&グランドプレーン抽出手段と、
前記電源プレーン&グランドプレーン抽出手段で記憶された情報を基に、隣接干渉部となる領域を抽出する隣接干渉部抽出手段と、
前記隣接干渉部抽出手段で抽出された隣接干渉部に沿って、メッシュ設定手段で指定したビア間隔で、推奨ビア配置を表示する隣接干渉抑制用ビア配置表示手段
とを具備することを特徴とするプリント回路基板設計支援システムによって解決される。
前記プリント回路基板構造情報入力ステップで入力されたプリント回路基板構造情報から、電源プレーンとグランドプレーンとの位置情報を抽出する電源プレーン&グランドプレーン抽出ステップと、
前記電源プレーン&グランドプレーン抽出ステップで抽出した電源プレーンとグランドプレーンとの位置情報から、隣接干渉部の抽出を行う隣接干渉部抽出ステップと、
前記隣接干渉部抽出ステップで抽出された隣接干渉部に沿って、前記プリント回路基板構造情報入力ステップで入力したビア間隔を保って、隣接干渉抑制用グランドビアを配置するべき箇所を示すマークを表示する隣接干渉部ビア配置ステップ
とを具備することを特徴とするプリント回路基板設計支援方法によって解決される。
前記プリント回路基板構造情報入力処理で入力されたプリント回路基板構造情報から、電源プレーンとグランドプレーンとの位置情報を抽出する電源プレーン&グランドプレーン抽出処理と、
前記電源プレーン&グランドプレーン抽出処理で抽出した電源プレーンとグランドプレーンとの位置情報から、隣接干渉部の抽出を行う隣接干渉部抽出処理と、
前記隣接干渉部抽出処理で抽出された隣接干渉部に沿って、前記プリント回路基板構造情報入力処理で入力したビア間隔を保って、隣接干渉抑制用グランドビアを配置するべき箇所を示すマークを表示する隣接干渉部ビア配置処理
とを情報処理装置に実行させることを特徴とするプリント回路基板設計支援プログラムによって解決される。
前記解析評価用プリント回路基板等価回路モデルの隣り合う対向面対が隣接干渉部を介してノイズ干渉を起こす位置を指定する解析評価用隣接干渉部入力手段と、
前記解析評価用プリント回路基板隣接干渉部入力手段で指定した位置における隣接干渉部の等価回路を作成する機能を有する解析評価用プリント回路基板隣接干渉部等価回路作成手段と、
前記解析評価用プリント回路基板対向面対2次元等価回路入力手段で指定した等価回路と、前記解析評価用プリント回路基板隣接干渉部等価回路作成手段で作成した等価回路とを、前記解析評価用プリント回路基板隣接干渉部入力手段で指定した位置に相当する箇所で結合する機能を有する解析評価用プリント回路基板全体等価回路作成手段と、
等価回路を計算する為のソルバーを指定する機能を有する回路ソルバー指定手段と、
前記解析評価用プリント回路基板対向面対等価回路入力手段で入力した複数の対向面対等価回路ブロック同士の望まれる干渉抑制度を予め指定する機能を有する干渉抑制度指定手段と、
前記回路ソルバー指定手段で指定したソルバーを用いて、前記解析評価用プリント回路基板対向面対等価回路入力手段で指定した解析周波数において、前記解析評価用プリント回路基板全体等価回路作成手段で作成した等価回路を計算した上で干渉度を算出し、前記干渉抑制度指定手段で指定された干渉抑制度と比較し、算出した干渉度が前記干渉抑制度指定手段で指定された干渉抑制度よりも小さい場合には、前記解析評価用プリント回路基板隣接干渉部のビア間隔を隣接干渉抑制用ビア配置表示部に出力し、大きい場合には、解析評価用プリント回路基板隣接干渉部ビア配置指定部に再計算を促す機能を有する干渉度計算手段と、
前記干渉度計算手段で算出された干渉度が、前記干渉抑制指定手段で指定された干渉度よりも大きい場合に、解析評価用プリント回路基板隣接干渉部に沿ってビアを配置する為の間隔を一定の規則に従って算出し、該情報を解析評価用プリント回路基板全体等価回路作成部の入力とする機能を有する解析評価用プリント回路基板隣接干渉部ビア配置指定手段と、
設計支援対象のプリント回路基板内の電源プレーン、グランドプレーンの位置情報に関する情報を入力する機能を有する設計支援用プリント回路基板構造情報入力手段と、
設計支援対象のプリント回路基板の電源プレーン&グランドプレーン抽出部で必要となる格子点作成用のメッシュ間隔を入力する機能を有するメッシュ設定手段と、
前記メッシュ設定手段で入力された情報を基に、設計支援対象プリント回路基板内の電源プレーンがある位置と、グランドプレーンがある位置を記憶する機能を有する設計支援用プリント回路基板電源プレーン&グランドプレーン抽出手段と、
設計支援対象のプリント回路基板に対して、前記電源プレーン&グランドプレーン抽出手段で記憶された情報を基に、設計支援対象のプリント回路基板の隣接干渉部となる領域を抽出する機能を有する設計支援用プリント回路基板隣接干渉部抽出手段と、
前記設計支援用プリント回路基板隣接干渉部抽出手段で抽出された隣接干渉部に沿って、干渉度計算部で出力された推奨ビア配置間隔に従って、ビア配置箇所を表示する機能を有する設計支援用プリント回路基板隣接干渉用ビア配置表示手段
とを具備することを特徴とするプリント回路基板設計支援システムによって解決される。
前記解析評価用プリント回路基板情報入力ステップで指定した解析評価用プリント回路基板隣接干渉部の等価回路を作成する隣接干渉部等価回路作成ステップと、
前記解析評価用プリント回路基板情報入力ステップで入力した解析評価用プリント回路基板対向面対等価回路と前記隣接干渉部等価回路作成ステップで作成した解析評価用隣接干渉部等価回路とを、前記解析評価用プリント回路基板情報入力ステップで指定した解析評価用プリント回路基板隣接干渉部において結合し、解析評価用プリント回路基板隣接干渉部ビア配置指定部で指定されたビア配置があれば、対応する場所にビアの等価回路モデルを作成し、解析評価用プレーン回路基板全体の等価回路を作成するプリント回路基板全体等価回路作成ステップと、
前記プリント回路基板全体等価回路作成ステップで作成された解析評価用プリント回路基板全体の等価回路の電圧値を、前記解析評価用プリント回路基板情報入力ステップで指定した回路ソルバーを用いて計算し、干渉度を算出する干渉度計算ステップと、
前記干渉度計算ステップで計算された干渉度と、前記解析評価用プリント回路基板情報ステップで指定した干渉抑制度とを比較し、解析周波数において算出された干渉度が干渉抑制度より大きくなる場合が有れば、隣接干渉部ビア配置間隔指定ステップに、無ければ、設計支援用プリント回路基板電源プレーン&グランドプレーン位置情報抽出ステップに進む干渉度比較ステップと、
解析評価用プリント回路基板の隣接干渉部にビアを反復毎に間隔を狭めるような数式を用いて配置間隔を指定し、プリント回路基板全体等価回路作成ステップに戻る隣接干渉部ビア配置間隔指定ステップと、
設計支援用プリント回路基板の電源プレーン&グランドプレーンの位置情報を抽出する設計支援用プリント回路基板電源プレーン&グランドプレーン位置情報抽出ステップと、
設計支援対象のプリント回路基板の隣接干渉部を抽出する設計支援対象プリント回路基板隣接干渉部抽出ステップと、
隣接干渉部ビア配置間隔指定ステップで指定したビア配置間隔でビアを設計支援対象のプリント回路基板の隣接干渉部に沿って隣接干渉部に沿って表示する設計支援対象プリント回路基板ビア表示ステップ
とを具備することを特徴とするプリント回路基板設計支援方法によって解決される。
前記解析評価用プリント回路基板情報入力処理で指定した解析評価用プリント回路基板隣接干渉部の等価回路を作成する隣接干渉部等価回路作成処理と、
解析評価用プリント回路基板情報入力処理で入力した解析評価用プリント回路基板対向面対等価回路と隣接干渉部等価回路作成処理で作成した解析評価用隣接干渉部等価回路とを、前記解析評価用プリント回路基板情報入力処理で指定した解析評価用プリント回路基板隣接干渉部において結合し、解析評価用プリント回路基板隣接干渉部ビア配置指定部で指定されたビア配置が有れば、対応する場所にビアの等価回路モデルを作成し、解析評価用プレーン回路基板全体の等価回路を作成するプリント回路基板全体等価回路作成処理と、
前記プリント回路基板全体等価回路作成処理で作成された解析評価用プリント回路基板全体の等価回路の電圧値を、解析評価用プリント回路基板情報入力処理で指定した回路ソルバーを用いて計算し、干渉度を算出する干渉度計算処理と、
前記干渉度計算処理で計算された干渉度と、前記解析評価用プリント回路基板情報処理で指定した干渉抑制度とを比較し、解析周波数において算出された干渉度が干渉抑制度より大きくなる場合が有れば、隣接干渉部ビア配置間隔指定処理に、無ければ、設計支援用プリント回路基板電源プレーン&グランドプレーン位置情報抽出処理に進む干渉度比較処理と、
解析評価用プリント回路基板の隣接干渉部にビアを反復毎に間隔を狭めるような数式を用いて配置間隔を指定し、プリント回路基板全体等価回路作成処理に戻る隣接干渉部ビア配置間隔指定処理と、
設計支援用プリント回路基板の電源プレーン&グランドプレーンの位置情報を抽出する設計支援用プリント回路基板電源プレーン&グランドプレーン位置情報抽出処理と、
設計支援対象のプリント回路基板の隣接干渉部を抽出する設計支援対象プリント回路基板隣接干渉部抽出処理と、
隣接干渉部ビア配置間隔指定処理で指定したビア配置間隔でビアを設計支援対象のプリント回路基板の隣接干渉部に沿って隣接干渉部に沿って表示する設計支援対象プリント回路基板ビア表示処理
とを情報処理装置に実行させることを特徴とするプリント回路基板設計支援プログラムによって解決される。
101 LSI電源端子
102 LSIグランド端子
103 プリント回路基板電源端子
104 プリント回路基板グランド端子
105 プリント回路基板の誘電体層
106 プリント回路基板のグランドプレーン
107 プリント回路基板の電源プレーン
108 ヴィア
109 ヴィアホール
201 電源−グランドプレーンの等価回路モデル(上面図)
202 電源−グランドプレーン1メッシュの等価回路モデル(上面図)
203 電源−グランドプレーンの等価回路モデル(側面図)
204 電源−グランドプレーン1メッシュの等価回路モデル(側面図)
205 グランド
301 電流源
302 電源−グランドプレーンの等価回路モデル(側面図)
303 電源端子部に相当するノード
601 プリント回路基板対向面対等価回路入力手段
602 隣接干渉部入力手段
603 隣接干渉部等価回路作成手段
604 プリント回路基板全体等価回路作成手段
605 電圧計算手段
606 電圧分布表示手段
607 回路ソルバー
S701 プリント回路基板対向面対等価回路設定・隣接干渉部指定・解析周波数設定・回路ソルバー指定ステップ
S702 隣接干渉部等価回路作成ステップ
S703 プリント回路基板全体等価回路作成ステップ
S704 電圧計算ステップ
S705 電圧表示ステップ
801 プリント回路基板対向面対1
802 プリント回路基板対向面対2
803 プリント回路基板対向面対3
804 プリント回路基板隣接干渉部
805 プリント回路基板導体プレーン
806 プリント回路基板対向面対1から対向面対3へ伝播していくノイズ
807 プリント回路基板対向面対1から対向面対3へ伝播してきたノイズ
901 対向面対1等回路右端
902 対向面対2等価回路右端
903 対向面対3等価回路左端
904 3ポートネットワーク
1001 1:1の理想トランス
1101 プリント回路基板対向面対1
1102 プリント回路基板対向面対2
1103 プリント回路基板対向面対N−1
1104 プリント回路基板対向面対N
1105 プリント回路基板対向面対N+1
1106 プリント回路基板隣接干渉部
1107 プリント回路基板導体プレーン
1201 対向面対1等価回路右端
1202 対向面対2等価回路右端
1203 対向面対N−1等価回路右端
1204 対抗面対N等価回路右端
1205 対抗面対N+1等価回路左端
1206 (N+1)ポートネットワーク
1301 理想トランス1
1302 理想トランス2
1303 理想トランスN−1
1401 プリント回路基板構造情報入力手段
1402 メッシュ設定手段
1403 隣接干渉抑制用ビア間隔入力手段
1404 電源プレーン&グランドプレーン抽出手段
1405 隣接干渉部抽出手段
1406 隣接干渉抑制用ビア配置表示手段
S1501 プリント回路基板構造情報入力・メッシュ設定・隣接干渉抑制用ビア間隔指定ステップ
S1502 電源プレーン&グランドプレーン抽出ステップ
S1503 隣接干渉部抽出ステップ
S1504 隣接干渉抑制用ビア配置表示ステップ
1601 隣接干渉部ビア無しプリント回路基板構造中間導体プレーン上面図
1602 隣接干渉部ビア無しプリント回路基板構造側面図
1603 隣接干渉部ビア有りプリント回路構造中間導体プレーン上面図
1604 隣接干渉部ビア有りプリント回路基板構造側面図
1605 プリント回路基板中間導体左側プレーン横寸法
1606 プリント回路基板中間導体右側プレーン横寸法
1607 プリント回路基板中間導体間距離
1608 プリント回路基板第一誘電体層間距離
1609 プリント回路基板第二誘電体層間距離
1610 プリント回路基板第一導体プレーン
1611 プリント回路基板第二導体プレーン
1612 プリント回路基板第三導体プレーン
1613 プリント回路基板ノイズ発生位置
1614 プリント回路基板ノイズ観測点
1615 プリント回路基板ノイズ発生位置と左端との距離
1616 プリント回路基板ノイズ発生位置と底辺との距離
1617 プリント回路基板縦寸法
1618 プリント回路基板観測点と底辺との距離
1619 プリント回路基板観測点と右端との距離
1620 プリント回路基板隣接干渉部ビア間隔
1621 プリント回路基板端部からビアまでの距離
1901 解析評価用プリント回路基板対向面対等価回路入力手段
1902 解析評価用隣接干渉部入力手段
1903 解析評価用隣接干渉部ビア配置指定手段
1904 解析評価用隣接干渉部等価回路作成手段
1905 解析評価用プリント回路基板全体等価回路作成手段
1906 回路ソルバー
1907 干渉度計算手段
1908 干渉抑制度指定手段
1909 設計支援用プリント回路基板構造情報入力手段
1910 メッシュ設定手段
1911 設計支援用プリント回路基板電源プレーン&グランドプレーン抽出手段
1912 設計支援用プリント回路基板隣接干渉部抽出手段
1913 設計支援用プリント回路基板隣接干渉抑制用ビア配置表示手段
S2001 解析評価用プリント回路基板対向面対等価回路設定・解析評価用プリント回路基板隣接干渉部指定・解析周波数設定・干渉抑制度設定・回路ソルバー指定・設計支援対象プリント回路基板構造情報入力・メッシュ設定ステップ
S2002 解析評価用プリント回路基板隣接干渉部等価回路作成ステップ
S2003 解析評価用プリント回路基板全体等価回路作成ステップ
S2004 干渉度計算
S2005 干渉抑制度計算値が設定値より小さいか否か(?)を判定するステップ
S2006 解析評価用プリント回路基板隣接干渉部ビア配置指定ステップ
S2007 電源プレーン&グランドプレーン抽出ステップ
S2008 隣接干渉部抽出ステップ
S2009 隣接干渉抑制用ビア配置表示部ステップ
2101 入出力システム
2102 記憶媒体
2103 メモリ
2104 演算システム
2105 表示システム
2106 バス
Communication Electronics, Third Edition, pp.616参照)。具体的には、図11(a),(b)に示すプリント回路基板構造の電圧値の端部計算値に対して、以下の数式1を作用させればよい。
図12の計算に用いた構造と同様の構造に対して、計算された端部電圧値に[数式1]を作用させて計算したEMIの解析結果を、図13に示す。図13から、ビアを端部に沿って配置した図11(b)の場合、配置してない図11(a)の場合と比較して、EMIが大幅に抑制できていることが判る。従って、複数のグランドプレーンに電源プレーンが挟まれている部分がプリント回路基板外部と接している部分に沿って、EMI抑制用ビアを配置するシステムを提供することにより、プリント回路基板から発生するEMIを抑制する為の設計を支援することが可能になる。かつ、プリント回路基板EMI抑制構造を提供することが可能になる。
Grd(ix,iy,iz)=0 (第iz層の導体層の座標点(ix,iy)がグランドプレーン導体外部の場合)
Power(ix,iy,iz)=1 (第iz層の導体層の座標点(ix,iy)が電源プレーン導体内部の場合)
Power(ix,iy,iz)=0 (第iz層の導体層の座標点(ix,iy)が電源プレーン導体外部のとき)
更に、2層以上離れたグランドプレーン導体が対向している領域を抽出し、その間の層に電源プレーンが挟まれている領域をチェックする関数を作成する。例えば、2次元座標値(ix,iy)に対して、グランドプレーンに電源プレーンが挟まれていれば「1」となり、挟まれていなければ「0」となる関数FlagGVG(ix,iy)を作成する為、初期状態においては全ての座標点(ix,iy)において、FlagGVG(ix,iy)=0とし、以下のアルゴリズム(Fortran表記)に従うことにより、FlagGVGを作成することが可能である。
do iz=1,Nz-2
do i=iz+2,Nz
do j=iz+3,Nz-1
if(Grd(ix,iy,iz)=1.and.Grd(ix,iy,iz+i)=1.and.Power(ix,iy,iz+j)=1)
FlagGVG(ix,iy)=1
end if
end do
end do
end do
更に、FlagGVG(ix,iy)=1となる2次元座標点(ix,iy)に対して、隣の座標点(ix 1,iy 1)の何れかの点(ix1,iy1)がFlagGVG(ix1,iy1)=0となる点を、隣接干渉部を含んだ集合として抽出する。その中から、全てのizに対して、Power(ix1,iy1,iz)=0となる点があれば、その点(ix,iy)は隣接干渉部、若しくはEMI抑制可能なプリント回路基板境界部に接していると判断する。更に、隣の座標点(ix1,iy1)の中、Power(ix1,iy1,iz)=1となる点のizの値が、Grd(ix1,iy1,iz)=1となるizの値に挟まれていない場合も、(ix,iy)を隣接干渉部に接していると判断する。上記のように抽出された点(ix,iy)が、グランドビアを配置すべき位置となる。
Claims (31)
- プリント回路基板内の複数の対向面対の等価回路、ノイズ源、観測点、及び解析周波数が入力されるプリント回路基板対向面対等価回路入力手段と、
前記プリント回路基板対向面対入力手段で入力された対向面対等価回路の中から隣接干渉部が指定される隣接干渉部入力手段と、
前記隣接干渉部入力手段で入力された隣接干渉部の等価回路を作成する隣接干渉部等価回路作成手段と、
前記プリント回路基板対向面対等価回路入力手段で入力された等価回路と、前記隣接干渉部等価回路作成手段で作成された隣接干渉部とを結合してプリント回路基板全体等価回路を作成するプリント回路基板全体等価回路作成手段
とを具備することを特徴とするプリント回路基板解析システム。 - プリント回路基板内の複数の対向面対の等価回路、ノイズ源、観測点、及び解析周波数が入力されるプリント回路基板対向面対等価回路入力手段と、
前記プリント回路基板対向面対入力手段で入力された対向面対等価回路の中から隣接干渉部が指定される隣接干渉部入力手段と、
前記隣接干渉部入力手段で入力された隣接干渉部の等価回路を作成する隣接干渉部等価回路作成手段と、
前記プリント回路基板対向面対等価回路入力手段で入力された等価回路と、前記隣接干渉部等価回路作成手段で作成された隣接干渉部とを結合してプリント回路基板全体等価回路を作成するプリント回路基板全体等価回路作成手段と、
前記プリント回路基板全体等価回路作成手段で作成されたプリント回路基板全体等価回路を計算する為の回路ソルバーが指定される回路ソルバー指定手段と、
前記回路ソルバー指定手段で指定された回路ソルバーを用いて、前記プリント回路基板全体等価回路作成手段で作成されたプリント回路基板全体等価回路を、前記プリント回路基板対向面対等価回路入力手段で入力された解析周波数において計算する電圧計算手段と、
前記電圧計算手段で計算された電圧計算値の中から、前記プリント回路基板対向面対等価回路入力手段で指定された観測点における電圧計算値を表示する電圧表示手段
とを具備することを特徴とするプリント回路基板解析システム。 - 隣接干渉部等価回路モデルとして、積層する2対のプレーン対等価回路モデルと、前記2対とは別の1対のプレーン対等価回路モデルの接合部等価回路モデルとして3ポートモデルを用いることを特徴とする請求項1又は請求項2のプリント回路基板解析システム。
- 隣接干渉部等価回路モデルとして、積層する2対のプレーン対等価回路モデルと、前記積層している2対とは別の1対のプレーン対等価回路モデルの接合部等回路モデルとして、積層する2対の等価回路隣接干渉部の電圧の和が積層していない1対の等価回路モデルの電圧と等しくなる条件の理想トランスを用いて作成してなることを特徴とする請求項1〜請求項3いずれかのプリント回路基板解析システム。
- 隣接干渉部等価回路モデルとして、積層するN対(N:自然数)のプレーン対等価回路モデルと、前記積層しているN対とは別の1対のプレーン対等価回路モデルの接合部等価回路モデルとして、(N+1)ポートモデルを用いて作成してなることを特徴とする請求項1〜請求項4いずれかのプリント回路基板解析システム。
- 隣接干渉部等価回路モデルとして、積層するN対(N:自然数)のプレーン対等価回路モデルと、前記積層しているN対とは別の1対のプレーン対等価回路モデルの接合部等価回路モデルとして、積層するN対の等価回路隣接干渉部の電圧の和が積層していない1対の等価回路モデルの電圧と等しくなる条件の(N−1)個の理想トランスを用いて作成してなることを特徴とする請求項1〜請求項5いずれかのプリント回路基板解析システム。
- プリント回路基板内の対向面対等価回路、電圧観測点、隣接干渉部位置、解析周波数、回路ソルバーに関する情報が入力されるプリント回路基板対向面対等価回路入力ステップと、
隣接干渉部等価回路作成手段が前記プリント回路基板対向面対等価回路入力ステップで入力したプリント回路基板隣接干渉部の等価回路を作成する隣接干渉部等価回路作成ステップと、
プリント回路基板全体等価回路作成手段が前記プリント回路基板対向面対等価回路入力ステップで入力されたプリント回路基板対向面対等価回路と、前記隣接干渉部等価回路作成ステップで作成された隣接干渉部等価回路とを、該プリント回路基板対向面対等価回路入力ステップで指定された隣接干渉部で結合し、プリント回路基板全体の等価回路を作成するプリント回路基板全体等価回路作成ステップと、
電圧計算手段が前記プリント回路基板全体等価回路作成ステップで作成されたプリント回路基板全体の等価回路の電圧値を、回路ソルバーを用いて計算する電圧計算ステップと、
電圧表示手段が前記電圧計算ステップで計算された電圧値の中から、前記プリント回路基板対向面対等価回路入力ステップで入力された電圧観測点に相当する電圧値を、解析周波数毎に表示する電圧計算値表示ステップ
とを具備することを特徴とするプリント回路基板解析方法。 - 隣接干渉部等価回路モデルとして、積層する2対のプレーン対等価回路モデルと、前記2対とは別の1対のプレーン対等価回路モデルの接合部等価回路モデルとして3ポートモデルを用いることを特徴とする請求項7のプリント回路基板解析方法。
- 隣接干渉部等価回路モデルとして、積層する2対のプレーン対等価回路モデルと、前記積層している2対とは別の1対のプレーン対等価回路モデルの接合部等回路モデルとして、積層する2対の等価回路隣接干渉部の電圧の和が積層していない1対の等価回路モデルの電圧と等しくなる条件の理想トランスを用いて作成してなることを特徴とする請求項7又は請求項8のプリント回路基板解析方法。
- 隣接干渉部等価回路モデルとして、積層するN対(N:自然数)のプレーン対等価回路モデルと、前記積層しているN対とは別の1対のプレーン対等価回路モデルの接合部等価回路モデルとして、(N+1)ポートモデルを用いて作成してなることを特徴とする請求項7〜請求項9いずれかのプリント回路基板解析方法。
- 隣接干渉部等価回路モデルとして、積層するN対(N:自然数)のプレーン対等価回路モデルと、前記積層しているN対とは別の1対のプレーン対等価回路モデルの接合部等価回路モデルとして、積層するN対の等価回路隣接干渉部の電圧の和が積層していない1対の等価回路モデルの電圧と等しくなる条件の(N−1)個の理想トランスを用いて作成してなることを特徴とする請求項7〜請求項10いずれかのプリント回路基板解析方法。
- プリント回路基板内の対向面対等価回路、電圧観測点、隣接干渉部位置、解析周波数、回路ソルバーに関する情報が入力されるプリント回路基板対向面対等価回路入力処理と、
前記プリント回路基板対向面対等価回路入力処理で入力したプリント回路基板隣接干渉部の等価回路を作成する隣接干渉部等価回路作成処理と、
前記プリント回路基板対向面対等価回路処理で入力されたプリント回路基板対向面対等価回路と、前記隣接干渉部等価回路作成処理で作成された隣接干渉部等価回路とを、プリント回路基板対向面対等価回路入力処理で指定された隣接干渉部で結合し、プリント回路基板全体の等価回路を作成するプリント回路基板全体等価回路作成処理と、
前記プリント回路基板全体等価回路作成処理で作成されたプリント回路基板全体の等価回路の電圧値を、回路ソルバーを用いて計算する電圧計算処理と、
前記電圧計算処理で計算された電圧値の中から、前記プリント回路基板対向面対等価回路入力処理で入力された電圧観測点に相当する電圧値を、解析周波数毎に表示する電圧計算値表示処理
とを情報処理装置に実行させることを特徴とするプリント回路基板解析プログラム。 - 隣接干渉部等価回路モデルとして、積層する2対のプレーン対等価回路モデルと、前記2対とは別の1対のプレーン対等価回路モデルの接合部等価回路モデルとして3ポートモデルを用いることを特徴とする請求項12のプリント回路基板解析プログラム。
- 隣接干渉部等価回路モデルとして、積層する2対のプレーン対等価回路モデルと、前記積層している2対とは別の1対のプレーン対等価回路モデルの接合部等回路モデルとして、積層する2対の等価回路隣接干渉部の電圧の和が積層していない1対の等価回路モデルの電圧と等しくなる条件の理想トランスを用いて作成してなることを特徴とする請求項12又は請求項13のプリント回路基板解析プログラム。
- 隣接干渉部等価回路モデルとして、積層するN対(N:自然数)のプレーン対等価回路モデルと、前記積層しているN対とは別の1対のプレーン対等価回路モデルの接合部等価回路モデルとして、(N+1)ポートモデルを用いて作成してなることを特徴とする請求項12〜請求項14いずれかのプリント回路基板解析プログラム。
- 隣接干渉部等価回路モデルとして、積層するN対(N:自然数)のプレーン対等価回路モデルと、前記積層しているN対とは別の1対のプレーン対等価回路モデルの接合部等価回路モデルとして、積層するN対の等価回路隣接干渉部の電圧の和が積層していない1対の等価回路モデルの電圧と等しくなる条件の(N−1)個の理想トランスを用いて作成してなることを特徴とする請求項12〜請求項15いずれかのプリント回路基板解析プログラム。
- 干渉度解析評価を行う為の模擬的なプリント回路基板形状のプレーン導体によって対向している部分の2次元等価回路、ノイズ源および観測点となる位置の情報が入力される解析評価用プリント回路基板対向面対2次元等価回路入力手段と、
前記解析評価用プリント回路基板等価回路モデルの隣り合う対向面対が隣接干渉部を介してノイズ干渉を起こす位置が指定される解析評価用隣接干渉部入力手段と、
前記解析評価用プリント回路基板隣接干渉部入力手段で指定した位置における隣接干渉部の等価回路を作成する機能を有する解析評価用プリント回路基板隣接干渉部等価回路作成手段と、
前記解析評価用プリント回路基板対向面対2次元等価回路入力手段で指定した等価回路と、前記解析評価用プリント回路基板隣接干渉部等価回路作成手段で作成した等価回路とを、前記解析評価用プリント回路基板隣接干渉部入力手段で指定した位置に相当する箇所で結合する機能を有する解析評価用プリント回路基板全体等価回路作成手段と、
等価回路を計算する為のソルバーが指定される機能を有する回路ソルバー指定手段と、
前記解析評価用プリント回路基板対向面対等価回路入力手段で入力した複数の対向面対等価回路ブロック同士の望まれる干渉抑制度が予め指定される機能を有する干渉抑制度指定手段と、
前記回路ソルバー指定手段で指定したソルバーを用いて、前記解析評価用プリント回路基板対向面対等価回路入力手段で指定した解析周波数において、前記解析評価用プリント回路基板全体等価回路作成手段で作成した等価回路を計算した上で干渉度を算出し、前記干渉抑制度指定手段で指定された干渉抑制度と比較し、算出した干渉度が前記干渉抑制度指定手段で指定された干渉抑制度よりも小さい場合には、前記解析評価用プリント回路基板隣接干渉部のビア間隔を隣接干渉抑制用ビア配置表示部に出力し、大きい場合には、解析評価用プリント回路基板隣接干渉部ビア配置指定手段に再計算を促す機能を有する干渉度計算手段と、
前記干渉度計算手段で算出された干渉度が、前記干渉抑制指定手段で指定された干渉度よりも大きい場合に、解析評価用プリント回路基板隣接干渉部に沿ってビアを配置する為の間隔を一定の規則に従って算出し、該情報を解析評価用プリント回路基板全体等価回路作成部の入力とする機能を有する解析評価用プリント回路基板隣接干渉部ビア配置指定手段と、
設計支援対象のプリント回路基板内の電源プレーン、グランドプレーンの位置情報に関する情報が入力される機能を有する設計支援用プリント回路基板構造情報入力手段と、
設計支援対象のプリント回路基板の電源プレーン&グランドプレーン抽出部で必要となる格子点作成用のメッシュ間隔が入力される機能を有するメッシュ設定手段と、
前記メッシュ設定手段で入力された情報を基に、設計支援対象プリント回路基板内の電源プレーンがある位置と、グランドプレーンがある位置を記憶する機能を有する設計支援用プリント回路基板電源プレーン&グランドプレーン抽出手段と、
設計支援対象のプリント回路基板に対して、前記電源プレーン&グランドプレーン抽出手段で記憶された情報を基に、設計支援対象のプリント回路基板の隣接干渉部となる領域を抽出する機能を有する設計支援用プリント回路基板隣接干渉部抽出手段と、
前記設計支援用プリント回路基板隣接干渉部抽出手段で抽出された隣接干渉部に沿って、干渉度計算部で出力された推奨ビア配置間隔に従って、ビア配置箇所を表示する機能を有する設計支援用プリント回路基板隣接干渉用ビア配置表示手段
とを具備することを特徴とするプリント回路基板設計支援システム。 - 解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層する2対のプレーン対等価回路モデルと、前記2対とは別の1対のプレーン対等価回路モデルの接合部等価回路モデルとして3ポートモデルを用いることを特徴とする請求項17のプリント回路基板設計支援システム。
- 解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層する2対のプレーン対等価回路モデルと、前記積層している2対とは別の1対のプレーン対等価回路モデルの接合部等回路モデルとして、積層する2対の等価回路隣接干渉部の電圧の和が積層していない1対の等価回路モデルの電圧と等しくなる条件の理想トランスを用いて作成してなることを特徴とする請求項17又は請求項18のプリント回路基板設計支援システム。
- 解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層するN対(N:自然数)のプレーン対等価回路モデルと、前記積層しているN対とは別の1対のプレーン対等価回路モデルの接合部等価回路モデルとして、(N+1)ポートモデルを用いて作成してなることを特徴とする請求項17〜請求項19いずれかのプリント回路基板設計支援システム。
- 解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層するN対(N:自然数)のプレーン対等価回路モデルと、前記積層しているN対とは別の1対のプレーン対等価回路モデルの接合部等価回路モデルとして、積層するN対の等価回路隣接干渉部の電圧の和が積層していない1対の等価回路モデルの電圧と等しくなる条件の(N−1)個の理想トランスを用いて作成してなることを特徴とする請求項17〜請求項20いずれかのプリント回路基板設計支援システム。
- 解析評価用プリント回路基板対向面対等価回路情報、解析評価用プリント回路基板隣接干渉部位置、解析周波数、干渉抑制度、回路ソルバー、設計支援対象プリント回路基板構造、メッシュ設定に関する情報が入力される解析評価用プリント回路基板情報入力ステップと、
隣接干渉部等価回路作成手段が前記解析評価用プリント回路基板情報入力ステップで指定した解析評価用プリント回路基板隣接干渉部の等価回路を作成する隣接干渉部等価回路作成ステップと、
プリント回路基板全体等価回路作成手段が前記解析評価用プリント回路基板情報入力ステップで入力した解析評価用プリント回路基板対向面対等価回路と前記隣接干渉部等価回路作成ステップで作成した解析評価用隣接干渉部等価回路とを、前記解析評価用プリント回路基板情報入力ステップで指定した解析評価用プリント回路基板隣接干渉部において結合し、隣接干渉部ビア配置間隔指定ステップで指定されたビア配置があれば、対応する場所にビアの等価回路モデルを作成し、解析評価用プレーン回路基板全体の等価回路を作成するプリント回路基板全体等価回路作成ステップと、
干渉度計算手段が前記プリント回路基板全体等価回路作成ステップで作成された解析評価用プリント回路基板全体の等価回路の電圧値を、前記解析評価用プリント回路基板情報入力ステップで指定した回路ソルバーを用いて計算し、干渉度を算出する干渉度計算ステップと、
干渉度計算手段が前記干渉度計算ステップで計算された干渉度と、前記解析評価用プリント回路基板情報入力ステップで指定した干渉抑制度とを比較し、解析周波数において算出された干渉度が干渉抑制度より大きくなる場合が有れば、隣接干渉部ビア配置間隔指定ステップに、無ければ、設計支援用プリント回路基板電源プレーン&グランドプレーン位置情報抽出ステップに進む干渉度比較ステップと、
隣接干渉部ビア配置間隔指定手段が解析評価用プリント回路基板の隣接干渉部にビアを反復毎に間隔を狭めるような数式を用いて配置間隔を指定し、プリント回路基板全体等価回路作成ステップに戻る隣接干渉部ビア配置間隔指定ステップと、
設計支援用プリント回路基板電源プレーン&グランドプレーン抽出手段が設計支援用プリント回路基板の電源プレーン&グランドプレーンの位置情報を抽出する設計支援用プリント回路基板電源プレーン&グランドプレーン位置情報抽出ステップと、
設計支援対象プリント回路基板隣接干渉部抽出手段が設計支援対象のプリント回路基板の隣接干渉部を抽出する設計支援対象プリント回路基板隣接干渉部抽出ステップと、
隣接干渉部ビア配置間隔指定ステップで指定したビア配置間隔でビアが設計支援対象のプリント回路基板の隣接干渉部に沿って表示される設計支援対象プリント回路基板ビア表示ステップ
とを具備することを特徴とするプリント回路基板設計支援方法。 - 解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層する2対のプレーン対等価回路モデルと、前記2対とは別の1対のプレーン対等価回路モデルの接合部等価回路モデルとして3ポートモデルを用いることを特徴とする請求項22のプリント回路基板設計支援方法。
- 解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層する2対のプレーン対等価回路モデルと、前記積層している2対とは別の1対のプレーン対等価回路モデルの接合部等回路モデルとして、積層する2対の等価回路隣接干渉部の電圧の和が積層していない1対の等価回路モデルの電圧と等しくなる条件の理想トランスを用いて作成してなることを特徴とする請求項22又は請求項23のプリント回路基板設計支援方法。
- 解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層するN対(N:自然数)のプレーン対等価回路モデルと、前記積層しているN対とは別の1対のプレーン対等価回路モデルの接合部等価回路モデルとして、(N+1)ポートモデルを用いて作成してなることを特徴とする請求項22〜請求項24いずれかのプリント回路基板設計支援方法。
- 解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層するN対(N:自然数)のプレーン対等価回路モデルと、前記積層しているN対とは別の1対のプレーン対等価回路モデルの接合部等価回路モデルとして、積層するN対の等価回路隣接干渉部の電圧の和が積層していない1対の等価回路モデルの電圧と等しくなる条件の(N−1)個の理想トランスを用いて作成してなることを特徴とする請求項22〜請求項25いずれかのプリント回路基板解析方法。
- 解析評価用プリント回路基板対向面対等価回路情報、解析評価用プリント回路基板隣接干渉部位置、解析周波数、干渉抑制度、回路ソルバー、設計支援対象プリント回路基板構造、メッシュ設定に関する情報が入力される解析評価用プリント回路基板情報入力処理と、
前記解析評価用プリント回路基板情報入力処理で指定した解析評価用プリント回路基板隣接干渉部の等価回路を作成する隣接干渉部等価回路作成処理と、
解析評価用プリント回路基板情報入力処理で入力した解析評価用プリント回路基板対向面対等価回路と隣接干渉部等価回路作成処理で作成した解析評価用隣接干渉部等価回路とを、前記解析評価用プリント回路基板情報入力処理で指定した解析評価用プリント回路基板隣接干渉部において結合し、隣接干渉部ビア配置間隔指定処理で指定されたビア配置が有れば、対応する場所にビアの等価回路モデルを作成し、解析評価用プレーン回路基板全体の等価回路を作成するプリント回路基板全体等価回路作成処理と、
前記プリント回路基板全体等価回路作成処理で作成された解析評価用プリント回路基板全体の等価回路の電圧値を、解析評価用プリント回路基板情報入力処理で指定した回路ソルバーを用いて計算し、干渉度を算出する干渉度計算処理と、
前記干渉度計算処理で計算された干渉度と、前記解析評価用プリント回路基板情報入力処理で指定した干渉抑制度とを比較し、解析周波数において算出された干渉度が干渉抑制度より大きくなる場合が有れば、隣接干渉部ビア配置間隔指定処理に、無ければ、設計支援用プリント回路基板電源プレーン&グランドプレーン位置情報抽出処理に進む干渉度比較処理と、
解析評価用プリント回路基板の隣接干渉部にビアを反復毎に間隔を狭めるような数式を用いて配置間隔を指定し、プリント回路基板全体等価回路作成処理に戻る隣接干渉部ビア配置間隔指定処理と、
設計支援用プリント回路基板の電源プレーン&グランドプレーンの位置情報を抽出する設計支援用プリント回路基板電源プレーン&グランドプレーン位置情報抽出処理と、
設計支援対象のプリント回路基板の隣接干渉部を抽出する設計支援対象プリント回路基板隣接干渉部抽出処理と、
隣接干渉部ビア配置間隔指定処理で指定したビア配置間隔でビアを設計支援対象のプリント回路基板の隣接干渉部に沿って表示する設計支援対象プリント回路基板ビア表示処理
とを情報処理装置に実行させることを特徴とするプリント回路基板設計支援プログラム。 - 解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層する2対のプレーン対等価回路モデルと、前記2対とは別の1対のプレーン対等価回路モデルの接合部等価回路モデルとして3ポートモデルを用いることを特徴とする請求項27のプリント回路基板設計支援プログラム。
- 解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層する2対のプレーン対等価回路モデルと、前記積層している2対とは別の1対のプレーン対等価回路モデルの接合部等回路モデルとして、積層する2対の等価回路隣接干渉部の電圧の和が積層していない1対の等価回路モデルの電圧と等しくなる条件の理想トランスを用いて作成してなることを特徴とする請求項27又は請求項28のプリント回路基板設計支援プログラム。
- 解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層するN対(N:自然数)のプレーン対等価回路モデルと、前記積層しているN対とは別の1対のプレーン対等価回路モデルの接合部等価回路モデルとして、(N+1)ポートモデルを用いて作成してなることを特徴とする請求項27〜請求項29いずれかのプリント回路基板設計支援プログラム。
- 解析評価用プリント回路基板隣接干渉部等価回路モデルとして、積層するN対(N:自然数)のプレーン対等価回路モデルと、前記積層しているN対とは別の1対のプレーン対等価回路モデルの接合部等価回路モデルとして、積層するN対の等価回路隣接干渉部の電圧の和が積層していない1対の等価回路モデルの電圧と等しくなる条件の(N−1)個の理想トランスを用いて作成してなることを特徴とする請求項27〜請求項30いずれかのプリント回路基板設計支援プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008549264A JP5282886B2 (ja) | 2006-12-13 | 2007-12-06 | プリント回路基板解析システム、プリント回路基板設計支援システム、及びそれらの方法、並びにプログラム |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006336423 | 2006-12-13 | ||
JP2006336423 | 2006-12-13 | ||
JP2008549264A JP5282886B2 (ja) | 2006-12-13 | 2007-12-06 | プリント回路基板解析システム、プリント回路基板設計支援システム、及びそれらの方法、並びにプログラム |
PCT/JP2007/073543 WO2008072530A1 (ja) | 2006-12-13 | 2007-12-06 | プリント回路基板解析システム、プリント回路基板設計支援システム、及びそれらの方法、並びにプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008072530A1 JPWO2008072530A1 (ja) | 2010-03-25 |
JP5282886B2 true JP5282886B2 (ja) | 2013-09-04 |
Family
ID=39511550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008549264A Expired - Fee Related JP5282886B2 (ja) | 2006-12-13 | 2007-12-06 | プリント回路基板解析システム、プリント回路基板設計支援システム、及びそれらの方法、並びにプログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US8219954B2 (ja) |
JP (1) | JP5282886B2 (ja) |
WO (1) | WO2008072530A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4728944B2 (ja) * | 2006-12-27 | 2011-07-20 | 富士通株式会社 | 電源ノイズ解析モデル生成プログラム及び電源ノイズ解析モデル作成装置 |
JP5241358B2 (ja) * | 2008-07-11 | 2013-07-17 | キヤノン株式会社 | プリント基板設計支援プログラム、プリント基板設計支援方法及びプリント基板設計支援装置 |
JP5143052B2 (ja) * | 2009-02-24 | 2013-02-13 | 株式会社日立製作所 | ノイズ解析設計方法およびノイズ解析設計装置 |
CN101833594B (zh) * | 2009-03-12 | 2012-07-18 | 奇景光电股份有限公司 | 用以预判及去除集成电路系统中电磁干扰特征的方法和设备 |
US9500689B2 (en) * | 2011-08-30 | 2016-11-22 | Hitachi, Ltd. | Noise equivalent circuit |
CN103823912B (zh) * | 2012-11-19 | 2017-03-15 | 英业达科技有限公司 | 电路布局方法与装置 |
CN103942351B (zh) * | 2013-01-19 | 2017-08-04 | 鸿富锦精密工业(深圳)有限公司 | 增加电路板层数的设计系统及设计方法 |
JP6127674B2 (ja) * | 2013-04-12 | 2017-05-17 | 富士通株式会社 | 基板設計支援装置、基板設計支援方法、及び基板設計支援プログラム |
CN105301476B (zh) * | 2015-10-14 | 2018-06-22 | 京东方科技集团股份有限公司 | 用于印刷电路板的信号测试装置 |
CN105956340B (zh) * | 2016-06-20 | 2019-08-30 | 广东电网有限责任公司电力科学研究院 | 一种电力变压器的几何模型构建方法及系统 |
JP6822100B2 (ja) * | 2016-11-28 | 2021-01-27 | 富士通株式会社 | ビアモデル生成プログラム、ビアモデル生成方法及び情報処理装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1154860A (ja) * | 1997-08-04 | 1999-02-26 | Fuji Xerox Co Ltd | 回路基板装置及び電子機器 |
JP2001332825A (ja) * | 2000-03-14 | 2001-11-30 | Fuji Xerox Co Ltd | 回路基板装置及び設計支援装置 |
JP2004334654A (ja) * | 2003-05-09 | 2004-11-25 | Fujitsu Ltd | 電源ノイズ解析モデル生成装置、電源ノイズ解析モデル生成方法、電源ノイズ解析モデル生成プログラム |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6385252B1 (en) * | 1999-05-28 | 2002-05-07 | Lucent Technologies Inc. | High density multiple digital signal connection interface with reduced cross talk |
JP3791333B2 (ja) * | 2000-12-28 | 2006-06-28 | 松下電器産業株式会社 | 高周波スイッチモジュールおよびこれを実装した高周波機器 |
DE10231145A1 (de) * | 2002-07-10 | 2004-01-29 | Siemens Ag | Abschirmeinrichtung für elektronische Baugruppen auf einer Leiterplatte |
US6970030B1 (en) * | 2003-10-01 | 2005-11-29 | Silicon Laboratories, Inc. | Dual phased-locked loop structure having configurable intermediate frequency and reduced susceptibility to interference |
US7350175B2 (en) * | 2004-09-29 | 2008-03-25 | Matsushita Electric Industrial Co., Ltd. | Circuit board design system, design data analysis method and recording medium with analysis program recorded thereon |
-
2007
- 2007-12-06 US US12/518,563 patent/US8219954B2/en not_active Expired - Fee Related
- 2007-12-06 WO PCT/JP2007/073543 patent/WO2008072530A1/ja active Application Filing
- 2007-12-06 JP JP2008549264A patent/JP5282886B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1154860A (ja) * | 1997-08-04 | 1999-02-26 | Fuji Xerox Co Ltd | 回路基板装置及び電子機器 |
JP2001332825A (ja) * | 2000-03-14 | 2001-11-30 | Fuji Xerox Co Ltd | 回路基板装置及び設計支援装置 |
JP2004334654A (ja) * | 2003-05-09 | 2004-11-25 | Fujitsu Ltd | 電源ノイズ解析モデル生成装置、電源ノイズ解析モデル生成方法、電源ノイズ解析モデル生成プログラム |
Non-Patent Citations (1)
Title |
---|
JPN7007002606; Kobayashi, N. et al.: 'Analysis of Multilayered Power-Distribution Planes with Via Structures Using SPICE' 電子情報通信学会技術研究報告 Vol.105, No.367, 20051021, pp.25-30(EMCJ2005-97), 社団法人電子情報通信学会 * |
Also Published As
Publication number | Publication date |
---|---|
JPWO2008072530A1 (ja) | 2010-03-25 |
US8219954B2 (en) | 2012-07-10 |
WO2008072530A1 (ja) | 2008-06-19 |
US20100138800A1 (en) | 2010-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5282886B2 (ja) | プリント回路基板解析システム、プリント回路基板設計支援システム、及びそれらの方法、並びにプログラム | |
US6598208B2 (en) | Design and assisting system and method using electromagnetic position | |
US20110082681A1 (en) | Coupled analysis simulation apparatus and coupled analysis simulation method | |
US8219377B2 (en) | Multi-layer finite element method for modeling of package power and ground planes | |
Mondal et al. | Expression of Concern: Reducing pessimism in RLC delay estimation using an accurate analytical frequency dependent model for inductance | |
US8954308B2 (en) | Modeling of multi-layered power/ground planes using triangle elements | |
US9536033B2 (en) | Board design method and board design device | |
JP5886314B2 (ja) | 解析計算方法、解析計算プログラムおよび記録媒体 | |
JP4803127B2 (ja) | 差動線路emi解析システム、差動線路emi解析方法およびプログラム | |
JP4780318B2 (ja) | プリント基板搭載筐体解析システムと方法、これによるプリント基板搭載筐体構造、プログラムおよび記録媒体 | |
Shringarpure et al. | On finding the optimal number of decoupling capacitors by minimizing the equivalent inductance of the PCB PDN | |
Le et al. | PEEC method and hierarchical approach towards 3D multichip power module (MCPM) layout optimization | |
Yook et al. | Application of system-level EM modeling to high-speed digital IC packages and PCBs | |
Zhai et al. | The 2‐D boundary element techniques for capacitance extraction of nanometer VLSI interconnects | |
Park et al. | Fast and accurate calculation of system-level ESD noise coupling to a signal trace by PEEC model decomposition | |
Scott et al. | Integration of behavioral models in the full-field TLM method | |
JP4487865B2 (ja) | 電源系解析装置、電源系解析方法及びそのプログラム | |
Dahl et al. | Efficient computation of localized fields for through silicon via modeling up to 500 GHz | |
JP4218725B2 (ja) | 統合電源系解析システム、統合電源系解析方法及び多層プリント回路基板 | |
JP4843091B2 (ja) | パワーインテグリティ解析装置及び方法並びにプログラム | |
Cao et al. | A PEEC with a new capacitance model for circuit simulation of interconnects and packaging structures | |
Ciuprina et al. | MEEC models for RFIC design based on coupled electric and magnetic circuits | |
Erdin et al. | Modeling of asymmetric differential striplines including crossing junction discontinuities | |
JP2009123068A (ja) | 解析装置、解析方法、解析プログラムおよび解析プログラムが格納された記録媒体 | |
Xin et al. | A novel approach base on electric field analysis to reduce crosstalk problem on PCB |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120314 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121003 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130501 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130514 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5282886 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |