JP3630242B2 - 基板cadシステムにおけるクリアランスチェック処理方法 - Google Patents
基板cadシステムにおけるクリアランスチェック処理方法 Download PDFInfo
- Publication number
- JP3630242B2 JP3630242B2 JP11322994A JP11322994A JP3630242B2 JP 3630242 B2 JP3630242 B2 JP 3630242B2 JP 11322994 A JP11322994 A JP 11322994A JP 11322994 A JP11322994 A JP 11322994A JP 3630242 B2 JP3630242 B2 JP 3630242B2
- Authority
- JP
- Japan
- Prior art keywords
- lands
- land
- clearance
- check
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【産業上の利用分野】
本発明は,一般ランド同士のデザインルールを用いてデザインルールチェックを行う基板CADシステムにおいて,不要なクリアランスチェックを行わないようにすることにより,プリント板版下のチェックを効率的に行うことができるようにした基板CADシステムにおけるクリアランスチェック処理方法に関するものである。
【0002】
プリント板の版下設計を支援する基板CADシステムは,現在では広く使用されている。電子機器の高性能化により,プリント板の高密度,多層化,使用部品点数の増加が進んでおり,それに伴いプリント板版下設計用のCADシステムである基板CADシステムの重要性がますます増している。プリント板では,部品端子のピッチが狭い部品を用いた設計・製造技術が確立してきており,部品端子間の狭い部品を用いたプリント板の設計・管理作業を,基板CADシステム上で効率よく行いたいという要望が高まっている。
【0003】
【従来の技術】
基板CADシステムでは,プリント板上に部品を配置し,各部品端子間を結線するパターン設計を行い,設計結果が所定の基準値を満たしているか否かのクリアランスチェックを行う。クリアランスチェックでエラーがなければ,パターン設計の結果に基づいて製造データを作成する。
【0004】
従来,このようなシステムにおいては部品端子間の広い部品を用いることを前提としてプリント板の版下設計を行っていた。ランドには,部品の端子が接続される部品ランドと,その他のランドの一般ランドがある。従来のクリアランスチェックでは,部品端子同士のデザインルールより一般ランド同士のデザインルールが厳しいため,一般ランド同士のデザインルールを用いてチェックを行っていた。例えば一般ランド間についてその距離が1mm以上というようにデザインルールが定められたシステムにおいて,部品端子間の距離が必ず1mm以上の部品を用いる場合には,一般ランド同士のデザインルールに従ったチェックで問題が生じることはなかった。
【0005】
【発明が解決しようとする課題】
しかしながら,LSIの設計/実装技術の進歩により,例えばピン間の距離が1mmよりずっと短い部品が用いられるようになってくると,従来の技術では,以下のような問題が発生した。
【0006】
一般ランド同士のデザインルールを用いて版下作成を行うと,一般ランド同士のデザインルールより狭い部品端子の部品を使用した箇所では,本来はエラーではないにもかかわらず,デザインルールが守られていないという不要なエラー検出が行われる。そのため,多くのエラーメッセージの出力の中から本当のエラー箇所を見つけ出さなければならず,その作業が煩雑になった。一方,最も部品端子間の距離が短いものを基準としてデザインルールを定めると,本来はエラーとしなければならない一般ランドのチェックが行われなくなるという問題が生じる。
【0007】
本発明は上記問題点を解決し,ランドデータの管理に関して種別を持たせて一元管理し,デザインルールチェック作業の効率化を図ることを目的とする。
【0008】
【課題を解決するための手段】
本発明は,コンピュータを用いてプリント板の設計を行う図1に示すような基板CADシステムにおいて,ランドデータの属性として同一部品のランドであるかどうかを識別できる情報を保持するランド管理手段12を備え,ランド間の距離が所定の基準値以下であるかどうかを検査するクリアランスチェック手段14には,チェック対象として選ばれた2つのランドが同一部品のランドであるかどうかをランド管理手段12によって調べ,同一部品のランドである場合にランド間の距離のチェックを抑止する同一部品検出手段16を備えることを特徴とする。
【0009】
【作用】
部品端子間の距離は,部品の設計時に予め問題の生じない値が定められている。したがって,部品ランドのチェックは同一部品については不要である。本発明はこの点に着目し,ランドのデザインルールチェックにおいて,チェック対象のランドの組み合わせが同一部品に関するものであるか否かを調べ,同一部品のランドである場合にはそのランド間距離のチェックを抑止する。したがって,一般ランド同士のデザインルールを用いてチェックを行うことができ,それより狭い部品端子間の部品があってもその部分がデザインルールチェックにひっかかることはない。そのため,クリアランスチェックにおける不要なエラー出力が抑止され,真のエラーと偽のエラーとを区別する必要がなくなる。
【0010】
【実施例】
図1は本発明に係る基板CADシステムの要部の構成例を示す。
図中,10は設計対象のプリント板版下中にランドを配置するランドの配置手段,11は設計対象のプリント板版下中に部品を配置する部品の配置手段,12はランドデータを管理するランド管理手段,13は各ランドの図形要素IDとランド種別値とを記憶するランドテーブル,14は配置されたランド間の距離が所定の基準値以下であるかどうかを検査するクリアランスチェック手段,15はチェック対象のランドの組み合わせを作るチェック対象抽出手段,16はチェック対象として選ばれた2つのランドが同一部品のランドであるかどうかを調べ,同一部品のランドである場合にはランド間の距離のチェックを抑止する同一部品検出手段,17は一般ランドのデザインチェックルールに基づいてランド間の距離のチェックを行うデザインルールチェック手段を表す。
【0011】
ランド管理手段12が管理するランドテーブル13には,各ランドの図形要素IDとランド種別値との対応情報が格納され,種別値として部品端子区分および同一部品であるランドへのポインタ情報などが記憶されるようになっている。
【0012】
ランドの配置手段10は,設計対象のプリント板版下中にランド番号と配置位置とが指示されると,入力されたランドの順番をキーとしてランドテーブル13上の部品端子区分,部品へのポインタをクリアし,ランドの図形形状をディスプレイ画面に表示する。なお,基板CADシステムにおいて任意形状の図形をシンボル化して画面表示する技術は,従来からよく知られているので,ここでの詳細な説明は省略する。
【0013】
部品の配置手段11は,部品形状番号と配置位置の指示に対し,入力された部品のランドの順番をキーとしてランドテーブル13上の部品端子区分および部品へのポインタを設定し,部品とランドの図形形状をディスプレイ画面に表示する。
【0014】
クリアランスチェック手段14は,種々のデザインルールに基づくチェックを行うが,本発明は特にランド間距離のチェックに関連しているので,その部分について詳しく説明する。まず,チェック対象抽出手段15により,すべてのランドまたは所定の範囲内のランドの中から,ランド間距離のチェック対象となる2つのランドを順次抽出し,その組み合わせを作る。次に,同一部品検出手段16により,2つのランドが同一部品に関するものであるか否かをランドテーブル13を参照して検査する。抽出されたランドが同一部品に関するものである場合には,デザインルールチェック手段17によるチェックを抑止し,チェック対象抽出手段15により次のチェック対象ランドの選択を行う。
【0015】
デザインルールチェック手段17は,同一部品でないランドの組み合わせについてだけ,従来と同様な一般ランド同士のデザインルールを用いたチェックを行う。もし,ランド間の距離がそのデザインルール以下(または未満)であれば,エラーメッセージを編集し,それらのランド情報をエラー出力用のファイルまたはディスプレイ画面に出力する。
【0016】
図2は本発明の実施例で用いられるランドテーブルの例を示す。
ランドテーブル13は,図2(A)に示すように,各ランドに対して一意に与えられた図形要素IDとランドの属性を定める種別値との対応情報を管理するため,図形要素IDのフィールド13aと,種別値として部品端子区分のフィールド13bと,種別値として同一部品の端子へのポインタのフィールド13cとを持つ。図形要素IDは,各ランドの図形情報に対してユニークに付与された識別情報である。
【0017】
部品端子区分のフィールド13bは,図2(B)に示すように,ランドの種類を示す複数のフラグからなり,最上位の第0ビットがONのとき,部品ランドであることを示す。この第0ビットがOFFのものは一般ランドである。第1ビットがONのとき,そのランドがノンスルーホールランドであることを示す。第2ビットがONであれば,そのランドはスルーホールランドであることを示す。第3ビットがONのものは,そのランドがSMDパッドのランドであることを示す。
【0018】
同一部品の端子へのポインタのフィールド13cは,本発明を実施するために設けられたフィールドであり,同一部品の端子をポインタによってリンクするためのフィールドである。図2に示す例では,図形要素IDが“0002”,“0003”,“0004”,…のものがポインタによってリンクされているので,これらは同一部品のランドであることがわかる。
【0019】
図3はクリアランスチェック手段の処理フローチャートを示す。
ステップ31では,チェック対象とするランドとランドの組み合わせを作る。ランドの組み合わせは,処理の高速化のためにプリント板をいくつかのブロックに分割して,同一ブロックまたは隣接ブロックのものだけを対象とし,離れたブロックにあるものはチェック対象から外すのが普通である。
【0020】
ステップ32では,選ばれた2つのランド(図形要素ID)についてランドテーブル13を参照し,ポインタのフィールド13cをたどることにより,それらが同一部品の端子であるかどうかを調べる。同一部品のランドである場合には,ステップ33〜35を行わないでステップ36へ進む。
【0021】
ステップ33では,選ばれた2つのランドが同一部品のものでない場合にのみ,一般ランド同士のデザインルールを用いてチェックを行う。2つのランド間距離がデザインルールに違反していれば,ステップ34の判定によりステップ35へ進み,ステップ35によりエラーメッセージを編集して出力する。
【0022】
ステップ36では,対象となるすべてのランドの組み合わせをチェックしたかどうかを判定し,すべてチェックした場合には処理を終了する。未チェックのものがあればステップ31へ戻り,同様に処理を繰り返す。
【0023】
【発明の効果】
以上説明したように,本発明によれば,一般ランド同士のデザインルールより狭い部品端子の部品を使用した場合でも,そのプリント板版下のチェックを効率的に行うことができるようになる。
【図面の簡単な説明】
【図1】本発明の構成例を示す図である。
【図2】本発明の実施例で用いられるランドテーブルの例を示す図である。
【図3】本発明の実施例に係るクリアランスチェックの処理フローチャートである。
【符号の説明】
10 ランドの配置手段
11 部品の配置手段
12 ランド管理手段
13 ランドテーブル
14 クリアランスチェック手段
15 チェック対象抽出手段
16 同一部品検出手段
17 デザインルールチェック手段
Claims (1)
- プリント板の設計において配置されたランド間の距離のチェックが同一部品の端子のランド間の距離については不要であり,それ以外のランド間の距離については所定の基準値以下であるかどうかをチェックする必要がある設計対象の検査を行う基板CADシステムであって,ランドデータの属性として少なくともランドの図形情報を示す情報とランドの種類を示す情報と同一部品であるかどうかを識別できる情報とを保持するランドテーブルの記憶手段と,ランド間の距離が所定の基準値以下であるかどうかを検査するクリアランスチェック手段とを備える基板CADシステムにおけるクリアランスチェック処理方法であって,
前記クリアランスチェック手段により,クリアランスチェック対象とする2つのランドの組み合わせを作る第1のステップと,
前記クリアランスチェック手段により,前記2つのランドの組み合わせについて前記ランドテーブルの記憶手段を参照し,それらの2つのランドが同一部品の端子であるかどうかを判定する第2のステップと,
前記クリアランスチェック手段により,前記判定結果に基づき2つのランドが同一部品の端子でない場合にのみ,所定の基準値に基づいてクリアランスチェックを行い,2つのランドが同一部品の端子である場合には,そのランド間のクリアランスチェックをスキップする第3のステップと,
前記クリアランスチェック手段により,上記第1ないし第3のステップをクリアランスチェック対象となるすべてのランドの組み合わせについて繰り返すステップとを有する
ことを特徴とする基板CADシステムにおけるクリアランスチェック処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11322994A JP3630242B2 (ja) | 1994-05-27 | 1994-05-27 | 基板cadシステムにおけるクリアランスチェック処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11322994A JP3630242B2 (ja) | 1994-05-27 | 1994-05-27 | 基板cadシステムにおけるクリアランスチェック処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07319944A JPH07319944A (ja) | 1995-12-08 |
JP3630242B2 true JP3630242B2 (ja) | 2005-03-16 |
Family
ID=14606843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11322994A Expired - Fee Related JP3630242B2 (ja) | 1994-05-27 | 1994-05-27 | 基板cadシステムにおけるクリアランスチェック処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3630242B2 (ja) |
-
1994
- 1994-05-27 JP JP11322994A patent/JP3630242B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07319944A (ja) | 1995-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPWO2005076163A1 (ja) | プリント基板設計方法とそのプログラム及びそのプログラムを記録した記録媒体、並びにそれらを用いたプリント基板設計装置とcadシステム | |
JPH0434951A (ja) | プリント配線板の検査方法 | |
US6678874B1 (en) | Computer-aided design (CAD) tool | |
US6581196B2 (en) | Automated crosstalk identification system | |
JP3630242B2 (ja) | 基板cadシステムにおけるクリアランスチェック処理方法 | |
US20050283746A1 (en) | System and method for calculating trace lengths of a PCB layout | |
CN112946365A (zh) | 自动制作阻抗测试文件的方法、电子设备及存储介质 | |
JPH11282895A (ja) | 電気系cadネットデータ検証方法および電気系cadネットデータ検証プログラムを記録した媒体 | |
US7496873B2 (en) | Method and system for determining required quantity of testing points on a circuit layout diagram | |
CN101763444A (zh) | 管脚信息校对方法 | |
CN114254583B (zh) | 一种检查器件引脚连接的方法、装置、设备、存储介质 | |
JP2858551B2 (ja) | 布線検査データ作成方法 | |
JP2953051B2 (ja) | 導体パターン相互間のクリアランスをチェックする方法 | |
JP2986828B2 (ja) | 配線設計支援方法及びその装置並びに画面表示方法 | |
JPH11109001A (ja) | 検査用端子位置決定装置、検査用端子位置決定方法および検査用端子位置決定用プログラムを記録した記録媒体 | |
CN111832233B (zh) | 一种pcb设计中检查特殊器件下方是否有信号线的方法 | |
JPH0636008B2 (ja) | プリント基板試験方法 | |
WO2020079809A1 (ja) | 設計支援装置、設計支援方法およびプログラム | |
JPH1173444A (ja) | パターン幅の検査方法ならびにレイアウト設計システム | |
JPH05256909A (ja) | プリント配線基板のテストパッド配置方法 | |
JP2000181948A (ja) | 階層図面設計装置 | |
JP3097240B2 (ja) | 複数線幅の配線方式 | |
JPH0310379A (ja) | 設計ルール検証システム | |
JPH03196271A (ja) | プリント配線板のパターン配線方法 | |
JPS6180892A (ja) | プリント基板の補修情報生成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030722 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041209 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |