JPH11109001A - 検査用端子位置決定装置、検査用端子位置決定方法および検査用端子位置決定用プログラムを記録した記録媒体 - Google Patents

検査用端子位置決定装置、検査用端子位置決定方法および検査用端子位置決定用プログラムを記録した記録媒体

Info

Publication number
JPH11109001A
JPH11109001A JP9274708A JP27470897A JPH11109001A JP H11109001 A JPH11109001 A JP H11109001A JP 9274708 A JP9274708 A JP 9274708A JP 27470897 A JP27470897 A JP 27470897A JP H11109001 A JPH11109001 A JP H11109001A
Authority
JP
Japan
Prior art keywords
inspection
inspection terminal
area
component
jig
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9274708A
Other languages
English (en)
Other versions
JP3186667B2 (ja
Inventor
Jiyunichi Naomachi
淳一 直町
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27470897A priority Critical patent/JP3186667B2/ja
Priority to US09/167,732 priority patent/US6259963B1/en
Publication of JPH11109001A publication Critical patent/JPH11109001A/ja
Application granted granted Critical
Publication of JP3186667B2 publication Critical patent/JP3186667B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/0006Industrial image inspection using a design-rule based approach
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30141Printed circuit board [PCB]

Abstract

(57)【要約】 【課題】 手によらず検査用端子の位置を決定すること
ができる検査用端子位置決定装置を提供する。 【解決手段】 部品および複数のパッドの配置情報と検
査用端子に当接される検査用の治具の特性を示す治具情
報とを記憶する記憶手段200と、配置情報および治具
情報を用いて検査用端子を設けてはならない禁止領域を
生成する禁止領域生成手段101と、この禁止領域生成
手段101により生成された禁止領域に含まれない領域
に検査用端子の位置を決定するスルーホール位置決定手
段102とを備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は検査用端子位置決定
装置、検査用端子位置決定方法および検査用端子位置決
定用プログラムを記録した記録媒体に関し、特にプリン
ト配線基板に搭載された電子部品の検査のため治具が当
接される検査用端子の位置を決定する検査用端子位置決
定装置、検査用端子位置決定方法および検査用端子位置
決定用プログラムを記録した記録媒体に関する。
【0002】
【従来の技術】従来の検査用端子の位置決定は設計者に
より行われていた。設計者はコンピュータ支援設計(Com
puter Aided Design:CAD)システムの表示装置に表示さ
れた部品配置および配線パターンを見ながら検査用端子
の位置を決定していた。この種のシステムの一例が、特
開平5−258013号公報に記載されている。該公報
記載のシステムでは、検査用端子を設ける必要がある導
体パターンと、検査用端子を設ける必要がない導体パタ
ーンとを色分け等により区別して表示する。また、該公
報記載のシステムでは、配線用のスルーホールを検査用
端子の代用として用いている。
【0003】
【発明が解決しようとする課題】上述の従来のCADシ
ステムは、導体パターンが検査用端子を設ける必要があ
るか否かを区別して表示しているにすぎず、人手によら
ず検査用端子の位置を決定することができないという問
題がある。
【0004】また、上述の従来のCADシステムでは、
単に配線用スルーホールを検査用端子として用いている
が、検査用の治具の先端の大きさや長さを考慮していな
いため、検査用の治具を当接させられないことがあり、
検査が行えなくなってしまうという問題がある。
【0005】本発明の目的は、人手によらず検査用端子
の位置を決定することができる検査用端子位置決定装置
を提供することにある。
【0006】本発明の他の目的は、検査用の治具の特性
を考慮することにより、治具が確実に当接可能な検査用
端子の位置を決定できる検査用端子位置決定装置を提供
することにある。
【0007】
【課題を解決するための手段】本発明の検査用端子位置
決定装置は、配線基板上に複数のパッドを介して搭載さ
れた部品を検査する場合に検査用の治具が当接される検
査用端子の位置を決定する検査用端子位置決定装置であ
って、前記部品および前記複数のパッドの配置情報と、
前記治具の特性を示す治具情報とを記憶する記憶手段
と、前記配置情報および前記治具情報を用いて前記検査
用端子を設けてはならない禁止領域を生成する禁止領域
生成手段と、この禁止領域生成手段により生成された前
記禁止領域に含まれない領域に前記検査用端子の位置を
決定する位置決定手段とを含む。
【0008】また、本発明の他の検査用端子位置決定装
置は、前記禁止領域生成手段は、前記配置情報を用いて
前記部品と前記複数のパッドとを含む搭載領域を求める
搭載領域生成手段と、この搭載領域生成手段が生成した
前記搭載領域を前記治具情報に応じて拡大し前記禁止領
域とする拡大手段とを含む。
【0009】さらに、本発明の他の検査用端子位置決定
装置は、前記治具情報は、前記治具が少なくとも前記複
数のパッドに接触しない距離を示す最低クリアランス値
を含み、前記拡大手段は、前記搭載領域を前記最低クリ
アランス値の分だけ拡げることを特徴とする。
【0010】また、本発明の他の検査用端子位置決定装
置は、前記搭載領域生成手段は前記部品の周辺に沿って
並ぶ前記複数のパッドの列の各々を代表するパッドを求
め、前記複数のパッドの列に平行で該複数のパッドの列
を代表するパッドの縁に接する線を4つ求め、該4つの
線により囲まれる領域を前記搭載領域とすることを特徴
とする。
【0011】さらに、本発明の他の検査用端子位置決定
装置は、前記部品下部の前記配線基板の領域に前記検査
用端子を設けることができる部品であるか否か判定する
判定手段と、この判定手段が前記部品下部の前記配線基
板領域に前記検査用端子を設けることができる部品であ
る旨を示す場合に該部品の縁から内側に所定距離だけ離
れた線により囲まれる領域を前記禁止領域から除外する
ことを特徴とする。
【0012】また、本発明の他の検査用端子位置決定装
置は、前記位置決定手段により位置が決定された前記検
査用端子が配線処理中に削除されたり位置変更されたり
することを抑止する検査用端子固定手段をさらに含む。
【0013】さらに、本発明の他の検査用端子位置決定
装置は、前記配線基板に対する配線の位置を決定する配
線手段をさらに含み、該配線手段は、配線パス中に含ま
れる前記パッドに前記検査用端子が接続されているか否
かを判定し、接続されているときには当該検査用端子を
配線用として用いることを特徴とする。
【0014】本発明の検査用端子位置決定方法は、配線
基板上に配置された部品および複数のパッドの配置情報
と前記部品の検査のため検査用端子に当接される治具の
特性を示す治具情報とを用いて前記検査用端子を設けて
はならない禁止領域を生成し、生成された該禁止領域に
含まれない領域に前記検査用端子の位置を決定すること
を特徴とする。
【0015】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【0016】図1を参照すると、本発明の第1の実施の
形態は、プログラム制御により動作するコンピュータ1
00と、記憶装置200と、表示装置300とから構成
されている。
【0017】コンピュータ100は、禁止領域生成手段
101と、スルーホール位置決定手段102と、スルー
ホール固定手段103と、表示手段104とを含む。
【0018】禁止領域生成手段101は、検査用端子を
設けてはならない禁止領域を生成する。検査用端子とし
ては、検査用スルーホールや検査用ヴィアがあるが、本
実施の形態では、特に必要がないかぎり検査用スルーホ
ールに統一して説明する。
【0019】スルーホール位置決定手段102は、禁止
領域生成手段101により生成された禁止領域とは異な
る領域における検査用スルーホールの位置を決定する。
【0020】スルーホール固定手段103は、スルーホ
ール位置決定手段102で決定した検査用スルーホール
が、配線処理中に削除されたり、位置を変更されたりし
ないようにする。
【0021】表示手段104は、配置された部品と、ス
ルーホール固定手段103により位置が確定された検査
用スルーホールとを表示装置300に表示する。
【0022】記憶手段200は、パラメータファイル2
01と部品ライブラリ202とを格納している。パラメ
ータファイル201は、禁止領域生成手段101とスル
ーホール位置決定手段102とに接続され、これらのそ
れぞれに設計用のデータを供給する。部品ライブラリ2
02は従来のCADシステムに用いられていたものと同
様のものであり、各部品およびパッド等の設計データを
格納している。
【0023】図2を参照すると、パラメータファイル2
01は、各部品の種別毎に部品名2011、最低クリア
ランス値2012および部品直下使用可否フラグ201
3を格納している。パラメータファイル201は、予め
記憶装置300に格納されている。
【0024】部品名2011は、各部品を識別するため
種別毎に固有に付されているものであり、部品名に限ら
ず識別しであってよい。
【0025】最低クリアランス値2012は、最低クリ
アランス値とはプローブ等のような検査用の治具の検査
用スルーホールと当接する部分の寸法に応じて定まる値
であり、具体的には、部品の高さと治具の先端の形状、
すなわち、治具の直径および先端のテーパの角度とに応
じて決まり、設計者により部品ライブラリ202に予め
格納される。
【0026】部品直下使用可否フラグ2013は、部品
直下の配線基板の領域を検査用スルーホールの形成領域
としてしようできるかを示す。具体的には部品直下使用
可否フラグ2013が0の場合は、検査用スルーホール
形成領域として使用できず、1の場合は使用できる。
【0027】再び、図1を参照すると、表示装置300
は、検査用スルーホールの位置が確定された後に、配置
された部品と、複数のパッドと、スルーホール固定手段
103により位置が確定された検査用スルーホールとを
表示する。
【0028】次に、本実施の形態の全体の動作について
詳細に説明する。
【0029】本願発明に係る検査用スルーホール位置決
定装置および検査用スルーホール位置決定方法における
処理は、部品の配置が終わった後、配線の位置を決定す
る配線処理の前に行われる。
【0030】禁止領域生成手段101は、パラメータフ
ァイル201から部品を1つづつ順番に選択し、部品直
下の配線基板の領域に検査用スルーホールを形成するこ
とができる部品か否かを判定する(図2のステップA
1)。この判定は、パラメータファイル201の部品直
下使用可否フラグ2013に指定される情報に基づいて
行われる。部品の直下の領域に検査用スルーホールを形
成することができる部品としては、例えば、クワッド・
フラット・パッケージ(Quad Flat Package:QFP)やス
モール・アウトライン・パッケージ(Small Outline Pac
kage:SOP)等がある。このような部品の場合、部品直下
の領域であっても検査用スルーホールの形成を禁止しな
い。ただし、このような部品であっても、該部品が搭載
された配線基板の真裏にも部品が搭載され検査用の治具
を当接させることができない場合には、部品直下使用可
否フラグ2013により部品直下の領域の検査用スルー
ホールの形成を禁止する。また、部品直下の配線基板に
検査用スルーホールを形成した場合、検査用スルーホー
ルが露出してショートしてしまう恐れがあるときには、
検査用ヴィアとし、部品と対向しない面に窮孔すればよ
い。
【0031】まず、部品直下の配線基板の領域に検査用
スルーホールを形成することができない部品の場合の検
査用スルーホール位置決定の処理について説明する。
【0032】図1、2、3および4を参照すると、ステ
ップA1でQFPa1が直下の配線基板の領域に検査用
スルーホールを形成することができない部品であると判
定されるため、禁止領域生成手段101は、部品ライブ
ラリ202からQFPa1およびパッドの設計データを
取得し、QFPa1とこのQFPa1の周囲に設置され
た複数のパッド2とからなる搭載領域10を生成する
(ステップA2)。
【0033】図1、2、3および5を参照すると、ステ
ップA3において、禁止領域生成手段101は、部品ラ
イブラリ201からQFPa1の最低クリアランス値を
取得し搭載領域10に加算して拡大し禁止領域20を生
成する。
【0034】図1、3および6を参照すると、スルーホ
ール位置決定手段102は、搭載領域10と禁止領域2
0とに基づいて禁止領域20に含まれない領域に検査用
スルーホール3の位置を決定する(ステップA4)。こ
の決定方法としては、例えば、検査用スルーホール3を
設けたいパッドから最短距離であり、かつ、禁止領域2
0の外縁から検査用スルーホール3の半径の長さだけ外
側の位置にスルーホールの位置を決定すればよい。ま
た、検査用スルーホール3を設けたいパッドから所定間
隔毎外側に離れながら検査用スルーホール3の位置を仮
に生成していき、この位置が禁止領域20の外側に存在
するようになるまで繰り返すことにより決定してもよ
い。さらに、自動配線CADシステムに予め備えられた
機能を用いてもよい。このような機能としては、例え
ば、ファンアウトがある。ファンアウトは、パッドから
短いエスケープ配線を引き出してヴィア(スルーホー
ル)を設ける機能である。この機能を用いて検査用スル
ーホール3の位置を決定させるためには、エスケープ配
線の長さが禁止領域20の外側まで届く長さにすればよ
い。
【0035】図1および3を参照すると、スルーホール
固定手段103は、スルーホール位置決定手段102が
決定した検査用スルーホール3が削除されたり、位置を
移動されたりしないよう確定させる(ステップA5)。
確定された検査用スルーホール3のデータは部品ライブ
ラリ202に格納される。
【0036】図3および7を参照すると、部品1、複数
のパッド2、検査用スルーホール3およびパッド2と検
査用スルーホール3を接続する配線4を表示装置300
に表示する(ステップA6)。表示装置300の表示画
面が配線基板上に形成される部品1、複数のパッド2、
検査用スルーホール3および配線4の位置関係を表して
いる。表示手段104は、搭載領域10および禁止領域
20は、表示装置300に表示しないようにする。
【0037】次に、部品直下の配線基板の領域に検査用
スルーホールを形成することができる部品の場合の検査
用スルーホール位置決定の処理について説明する。
【0038】図1および2を参照すると、ステップA1
でQFPa1’は直下の配線基板の領域に検査用スルー
ホールを形成することができる部品と判定されるため、
禁止領域生成手段101は、部品ライブラリ202から
QFPa1’およびパッドの設計データを取得し、QF
Pa1’とこのQFPa1’の周囲に設置された複数の
パッド2'とからなる搭載領域10'を生成する(ステッ
プA7)。この処理はステップA2と同一である。
【0039】図1、3および8を参照すると、ステップ
A8において、禁止領域生成手段10は、ステップA7
で求められた搭載領域10’と、製造ルールから決まる
クリアランス値とを用いて禁止領域20’を生成する
(ステップA8)。具体的には、搭載領域10’の外縁
からパッドの長さWと製造ルールから決まるクリアラン
ス値とを加えて得られる長さだけ内側に引かれる線によ
り囲まれる領域分を搭載領域10’から除いて禁止領域
20’が得られる。製造ルールから決まるクリアランス
値は、パッドから少なくとも離れていなければならない
距離であり、例えば、100〜200マイクロメートル
である。製造ルールから決まるクリアランス値は、記憶
手段200の部品ライブラリ202から取得される。
【0040】図1、3および9を参照すると、ステップ
A4において、スルーホール位置決定手段102は、搭
載領域10‘と禁止領域20’とに基づいて禁止領域2
0‘に含まれない領域に検査用スルーホール3’の位置
を決定する(ステップA4)。この決定方法としては、
例えば、検査用スルーホール3’を設けたいパッドから
最短距離であり、かつ、禁止領域20の外縁から検査用
スルーホール3’の半径の長さだけ外側または内側の位
置にスルーホールの位置を決定すればよい。また、検査
用スルーホール3’を設けたいパッドから所定間隔毎外
側または内側に離れながら検査用スルーホール3’の位
置を仮に生成していき、この位置が禁止領域20の外側
に存在するようになるまで繰り返すことにより決定して
もよい。さらに、自動配線CADシステムに予め備えら
れたファンアウト等のような機能を用いてもよい。この
とき、エスケープ配線の長さが禁止領域20の外側まで
届く長さにすればよい。
【0041】以降は、ステップA5およびA6の処理を
行う。
【0042】次に、ステップA2およびA7の処理をよ
り詳細に説明する。本実施の形態では、複数のパッド
2、2’の位置は中心の座標によって表されているもの
とする。また、部品の外形は四角形であるものとする。
【0043】図10を参照すると、複数のパッド2をX
座標およびY座標のそれぞれについてソートする(ステ
ップB1)。
【0044】図4および10を参照すると、部品周辺の
複数のパッドからなる各列の各々を代表するパッドをそ
れぞれ求める。具体的には、部品の角に位置するパッド
を求める(ステップB2)。すなわち、X座標が最大の
パッドの中からY座標が最大のパッド2aを求め、Y座
標が最大のパッドの中からX座標が最大のパッド2bを
求め、X座標が最小のパッドの中からY座標が最小のパ
ッド2cを求め、Y座標が最小のパッドの中からX座標
が最小のパッド2dを求める。
【0045】図1、10および11を参照すると、ステ
ップB2において求められた部品の角に位置するパッド
のデータを部品ライブラリ202から取得し、4本の線
を引く。4本の線に囲まれた領域が部品1の搭載領域で
ある(ステップB3)。具体的には、パッドの長手方向
の長さWの半分の値W/2を座標値(中心座標)から部
品の外側に向かって加えパッドの縁に接する線を生成す
る。例えば、部品の中心を原点とすれば、座標の絶対値
が増加するようにW/2を加えればよい。
【0046】また、別の方法としては、角のパッドの中
心座標を通り、部品の1つの辺に平行な直線を引き、こ
の直線を部品に対し外側の方向にW/2だけ平行移動さ
せてもよい。
【0047】次に、ステップA5の処理をより詳細に説
明する。
【0048】図12を参照すると、各伝送経路毎にスル
ーホールのチェックを行い、DIP部品やコネクタ等の
ようにスルーホールのみを必要とする部品か否かを確認
する(ステップC1)。
【0049】ステップC1でスルーホールのみを必要と
する部品であると判定された場合、すべてのネットを調
べ尽くしたか否かを判定し、調べ尽くしていないときに
はステップC1に戻る(ステップC2)。
【0050】ステップC1でスルーホールだけが必要な
部品でないと判定された場合、この伝送経路に形成され
た複数の検査用スルーホールのうちから1つを無作為に
選択する(ステップC3)。
【0051】ステップC3で選択された検査用スルーホ
ールが削除されたり、移動されたりしないよう、確定し
検査用スルーホール3のデータを部品ライブラリ202
に格納する(ステップC4)。
【0052】ステップC2において、すべてのネットを
調べ尽くしたと判定された場合には、ステップA5の処
理を終了する。
【0053】次に、本実施の形態の効果について説明す
る。
【0054】本実施の形態では、検査用端子を設けては
ならない禁止領域を生成する禁止領域生成手段101
と、禁止領域生成手段101により生成された禁止領域
とは異なる領域における検査用スルーホールの位置を決
定するスルーホール位置決定手段102とを備えて構成
したため、検査用スルーホール3、3‘の位置を治具で
必ず検査可能な位置に自動で決定できる。
【0055】次に、本発明の第2の実施の形態について
図面を参照して詳細に説明する。
【0056】図13を参照すると、本発明の第3の実施
の形態は、検査用端子位置決定用プログラムを記録した
記録媒体500を備える。この記録媒体500は磁気デ
ィスク、半導体メモリその他の記録媒体であってよい。
【0057】検査用端子位置決定用プログラムは記録媒
体500からコンピュータ400に読み込まれ、コンピ
ュータ400の動作を制御する。コンピュータ400は
検査用端子位置決定用プログラムの制御により以下の処
理、すなわち第1の実施の形態におけるコンピュータ1
00による処理と同一の処理、を実行する。
【0058】まず、コンピュータ400は、検査用端子
を設けてはならない禁止領域を生成する禁止領域生成処
理を行う。次に、コンピュータ400は、禁止領域生成
処理により生成された禁止領域とは異なる領域における
検査用スルーホールの位置を決定するスルーホール位置
決定処理およびこのスルーホール位置決定処理で決定し
た検査用スルーホールが、配線処理中に削除されたり、
位置を変更されたりしないようにするスルーホール固定
処理を行う。コンピュータ400は、配置された部品
と、スルーホール固定処理により位置が確定された検査
用スルーホールとを表示装置300に表示する表示処理
も行う。
【0059】本発明の検査用スルーホール位置決定装
置、検査用スルーホール位置決定方法および検査用スル
ーホール位置決定用プログラムによる処理を実行した
後、配線パターンの位置を決定する配線処理が実行され
る。この配線処理では、検査用スルーホールを配線用の
スルーホールとしても用いてもよい。この場合、配線パ
スを形成したい経路に含まれるパッドが検査用スルーホ
ールと接続されているか否かを判定し、接続されている
場合に該検査用スルーホールを配線用として用いるよう
にすればよい。検査用スルーホールを優先的に配線にも
使用することにより、配線領域を簡潔にすることができ
る。
【0060】本実施の形態では、複数のパッド2、2’
の位置は中心の座標によって表されているものとした
が、従来のCADシステムに用いられているいかなる座
標の表現方法であっても適用できる。例えば、絶対値で
表されている場合は、X座標の差をWの値とすればよ
い。
【0061】
【発明の効果】以上の説明で明らかなように、本発明で
は、部品と複数のパッドとの配置情報および治具の情報
を用いて検査用端子を設けてはならない禁止領域を生成
する禁止領域生成手段と、この禁止領域生成手段により
生成された禁止領域に含まれない領域に検査用端子の位
置を決定する位置決定手段とを設けたため、検査用端子
を治具が必ず当接できる位置に人手によらず配置できる
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の構成を示すブロッ
ク図である。
【図2】本発明の第1の実施の形態のパラメータファイ
ル201の内容を示す図である。
【図3】本発明の第1の実施の形態の動作を示す流れ図
である。
【図4】本発明の第1の実施の形態の搭載領域10を示
す上面図である。
【図5】本発明の第1の実施の形態の禁止領域20を示
す上面図である。
【図6】本発明の第1の実施の形態の検査用スルーホー
ル3を示す上面図である。
【図7】本発明の第1の実施の形態の表示装置300に
表示される内容を示す図である。
【図8】本発明の第1の実施の形態の禁止領域10’を
示す上面図である。
【図9】本発明の第1の実施の形態の検査用スルーホー
ル3’を示す上面図である。
【図10】本発明の第1の実施の形態のステップA2お
よびA7の処理の流れを示すフローチャートである。
【図11】本発明の第1の実施の形態のステップB3の
処理の流れを示すフローチャートである。
【図12】本発明の第1の実施の形態のステップA6の
処理の流れを示すフローチャートである。
【図13】本発明の第2の実施の形態の構成を示すブロ
ック図である。
【符号の説明】
100、400 コンピュータ 101 禁止領域生成手段 102 スルーホール位置決定手段 103 スルーホール固定手段 200 記憶手段 201 パラメータファイル 202 部品ライブラリ 300 表示装置 500 記録媒体

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 配線基板上に複数のパッドを介して搭載
    された部品を検査する場合に検査用の治具が当接される
    検査用端子の位置を決定する検査用端子位置決定装置に
    おいて、 前記部品および前記複数のパッドの配置情報と、前記治
    具の特性を示す治具情報とを記憶する記憶手段と、 前記配置情報および前記治具情報を用いて前記検査用端
    子を設けてはならない禁止領域を生成する禁止領域生成
    手段と、 この禁止領域生成手段により生成された前記禁止領域に
    含まれない領域に前記検査用端子の位置を決定する位置
    決定手段とを含むことを特徴とする検査用端子位置決定
    装置。
  2. 【請求項2】 前記禁止領域生成手段は、 前記配置情報を用いて前記部品と前記複数のパッドとを
    含む搭載領域を求める搭載領域生成手段と、 この搭載領域生成手段が生成した前記搭載領域を前記治
    具情報に応じて拡大し前記禁止領域とする拡大手段とを
    含むことを特徴とする請求項1記載の検査用端子位置決
    定装置。
  3. 【請求項3】 前記治具情報は、前記治具が少なくとも
    前記複数のパッドに接触しない距離を示す最低クリアラ
    ンス値を含み、 前記拡大手段は、前記搭載領域を前記最低クリアランス
    値の分だけ拡げることを特徴とする請求項2記載の検査
    用端子位置決定装置。
  4. 【請求項4】 前記搭載領域生成手段は前記部品の周辺
    に沿って並ぶ前記複数のパッドの列の各々を代表するパ
    ッドを求め、前記複数のパッドの列に平行で該複数のパ
    ッドの列を代表するパッドの縁に接する線を4つ求め、
    該4つの線により囲まれる領域を前記搭載領域とするこ
    とを特徴とする請求項2記載の検査用端子位置決定装
    置。
  5. 【請求項5】 前記部品下部の前記配線基板の領域に前
    記検査用端子を設けることができる部品であるか否か判
    定する判定手段と、 この判定手段が前記部品下部の前記配線基板領域に前記
    検査用端子を設けることができる部品である旨を示す場
    合に該部品の縁から内側に所定距離だけ離れた線により
    囲まれる領域を前記禁止領域から除外することを特徴と
    する請求項1記載の検査用端子位置決定装置。
  6. 【請求項6】 前記位置決定手段により位置が決定され
    た前記検査用端子が配線処理中に削除されたり位置変更
    されたりすることを抑止する検査用端子固定手段をさら
    に含むことを特徴とする請求項1記載の検査用端子位置
    決定装置。
  7. 【請求項7】 前記配線基板に対する配線の位置を決定
    する配線手段をさらに含み、 該配線手段は、配線パス中に含まれる前記パッドに前記
    検査用端子が接続されているか否かを判定し、接続され
    ているときには当該検査用端子を配線用として用いるこ
    とを特徴とする請求項1記載の検査用端子位置決定装
    置。
  8. 【請求項8】 配線基板上に配置された部品および複数
    のパッドの配置情報と前記部品の検査のため検査用端子
    に当接される治具の特性を示す治具情報とを用いて前記
    検査用端子を設けてはならない禁止領域を生成し、生成
    された該禁止領域に含まれない領域に前記検査用端子の
    位置を決定することを特徴とする検査用端子位置決定方
    法。
  9. 【請求項9】 配線基板上に配置された部品および複数
    のパッドの配置情報と前記部品の検査のため検査用端子
    に当接される治具の特性を示す治具情報とを用いて前記
    検査用端子を設けてはならない禁止領域を生成する禁止
    領域生成処理と、この禁止領域生成処理により生成され
    た前記禁止領域に含まれない領域に前記検査用端子の位
    置を決定する位置決定処理とをコンピュータに実行させ
    るためのプログラムを記録したことを特徴とする記録媒
    体。
JP27470897A 1997-10-07 1997-10-07 検査用端子位置決定装置、検査用端子位置決定方法および検査用端子位置決定用プログラムを記録した記録媒体 Expired - Fee Related JP3186667B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP27470897A JP3186667B2 (ja) 1997-10-07 1997-10-07 検査用端子位置決定装置、検査用端子位置決定方法および検査用端子位置決定用プログラムを記録した記録媒体
US09/167,732 US6259963B1 (en) 1997-10-07 1998-10-07 Equipment, method and computer program product for determining positions of inspection terminals on printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27470897A JP3186667B2 (ja) 1997-10-07 1997-10-07 検査用端子位置決定装置、検査用端子位置決定方法および検査用端子位置決定用プログラムを記録した記録媒体

Publications (2)

Publication Number Publication Date
JPH11109001A true JPH11109001A (ja) 1999-04-23
JP3186667B2 JP3186667B2 (ja) 2001-07-11

Family

ID=17545465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27470897A Expired - Fee Related JP3186667B2 (ja) 1997-10-07 1997-10-07 検査用端子位置決定装置、検査用端子位置決定方法および検査用端子位置決定用プログラムを記録した記録媒体

Country Status (2)

Country Link
US (1) US6259963B1 (ja)
JP (1) JP3186667B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001034572A (ja) * 1999-07-23 2001-02-09 Fujitsu Ltd 装置実装状態表示装置
US20060129955A1 (en) * 2004-12-10 2006-06-15 Jacobsen Chris R Printed circuit board development cycle using probe location automation and bead probe technology
US7187165B2 (en) * 2004-12-10 2007-03-06 Agilent Technologies, Inc. Method and system for implicitly encoding preferred probing locations in a printed circuit board design for use in tester fixture build
US8648616B2 (en) * 2009-12-22 2014-02-11 Ltx-Credence Corporation Loaded printed circuit board test fixture and method for manufacturing the same
CN114117998B (zh) * 2022-01-28 2022-04-29 北京智芯仿真科技有限公司 一种集成电路版图焊盘及隔离垫片自适应确定方法及装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62279471A (ja) * 1986-05-28 1987-12-04 Shimadzu Corp 検査用スル−ホ−ルをもつプリント基板の配線設計方法
JPH04236670A (ja) 1991-01-21 1992-08-25 Nec Corp プリント板検査用データ発生システム
JPH04352346A (ja) 1991-05-29 1992-12-07 Mitsubishi Electric Corp 自動配置配線装置
JPH0563327A (ja) 1991-09-04 1993-03-12 Canon Inc 検査用ランド付き印刷配線板およびその検査方法
JPH05256909A (ja) 1992-03-11 1993-10-08 Hitachi Ltd プリント配線基板のテストパッド配置方法
JPH05258013A (ja) 1992-03-11 1993-10-08 Toshiba Corp プリント配線板の画面表示設計方法
US5657394A (en) * 1993-06-04 1997-08-12 Integrated Technology Corporation Integrated circuit probe card inspection system
US5581632A (en) * 1994-05-02 1996-12-03 Cognex Corporation Method and apparatus for ball bond inspection system
JPH0830647A (ja) 1994-07-12 1996-02-02 Mitsubishi Electric Corp プリント配線板のテストパッド配置方法
US5764536A (en) * 1994-12-19 1998-06-09 Omron Corporation Method and device to establish viewing zones and to inspect products using viewing zones
JPH08220179A (ja) 1995-02-13 1996-08-30 Oki Electric Ind Co Ltd プリント配線板の試験端子の自動生成方法
ATE279745T1 (de) * 1996-01-26 2004-10-15 Matsushita Electric Ind Co Ltd Verfahren und vorrichtung zur herstellung von einbaudaten, speichermittel dafür, verfahren und gerät zum komponenteeinbau mit diesem mittel
GB2310716A (en) * 1996-02-28 1997-09-03 Daewoo Electronics Co Ltd Recognition of a fiducial mark on a printed circuit board
KR980007918A (ko) * 1996-06-29 1998-03-30 배순훈 자삽 경로 작성장치 및 그 자삽 경로생성 방법
JP3339779B2 (ja) * 1996-07-17 2002-10-28 富士通株式会社 Smtラインを備えた製造管理システム
JP3137178B2 (ja) * 1996-08-14 2001-02-19 日本電気株式会社 集積回路の配線設計方法および装置
US6064759A (en) * 1996-11-08 2000-05-16 Buckley; B. Shawn Computer aided inspection machine
US5995232A (en) * 1997-07-14 1999-11-30 U.S. Philips Corporation Method of and device for inspecting a PCB

Also Published As

Publication number Publication date
US6259963B1 (en) 2001-07-10
JP3186667B2 (ja) 2001-07-11

Similar Documents

Publication Publication Date Title
US7398497B2 (en) Electronic circuit designing method apparatus for designing an electronic circuit, and storage medium for storing an electronic circuit designing method
US6665854B2 (en) Method and apparatus of checking mount quality of circuit board
JPH0756878B2 (ja) プリント配線板の検査方法
JP2020027487A (ja) 配線基板設計支援装置、配線基板ビア配置方法及び配線基板ビア配置プログラム
JP3186667B2 (ja) 検査用端子位置決定装置、検査用端子位置決定方法および検査用端子位置決定用プログラムを記録した記録媒体
JP2002171099A (ja) 回路基板の実装品質チェック方法及びその装置
JPWO2007066411A1 (ja) 半導体装置などの回路の設計装置、その設計方法、及びプログラム
EP0654745A2 (en) Graphical display system for routing and repartitioning circuits during layout
JPH04566A (ja) 導通ランド位置決定方式
JP3241862B2 (ja) プリント配線板用検査機を作製する際の中継パッド決定方法
JP2002334124A (ja) プリント配線板における配線幅調整装置及び配線幅調整方法
JPH0245881A (ja) プリント基板の配線方法
JP3605822B2 (ja) プリント配線基板のジャンパ布線方法および装置
JP2005174014A (ja) 部品クリアランスチェック装置
JP3394873B2 (ja) メタルマスク孔あけ用プレスシステム
JPH05258013A (ja) プリント配線板の画面表示設計方法
JP2957708B2 (ja) 半導体装置の出力ドット検査方法及び検査装置
JP2864679B2 (ja) 部品配置による配置禁止領域決定方法
JPH11312184A (ja) Cadシステムおよびティアドロップ作成方法
JP3630242B2 (ja) 基板cadシステムにおけるクリアランスチェック処理方法
JP2005321846A (ja) プリント配線板の設計データの検査方法、及び検査装置
JPH06274571A (ja) プリント板設計支援システムにおける自動配線処理方式
JPH0830647A (ja) プリント配線板のテストパッド配置方法
JPH02217967A (ja) プリント配線板設計システムの部品配置方式
JPH05256909A (ja) プリント配線基板のテストパッド配置方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010410

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090511

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees