JPH0830647A - プリント配線板のテストパッド配置方法 - Google Patents

Abstract

(57)【要約】 【目的】 プリント配線板の配線パターンに配線長を余
分に長くするなどの冗長化をさせず、テストパッドが配
置される配線パターンにも同様に冗長化をさせずにテス
トパッドが配置できるプリント配線板のテストパッド配
置方法を提供する。 【構成】 テストパッド１１２を自動的に配置できる自
動配置配線システムでプリント配線板１０１に電子部品
１０２〜１０５及び配線パターン１０６〜１１１を配置
する処理が行われ、この処理の後に電子部品の配置位置
情報及び配線パターンの配線情報に基づき所定の配線パ
ターン１０８上にテストパッド１１２が配置される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はプリント配線板のテスト
パッド配置方法に関する。特に本発明はプリント配線板
上に構築した回路の特性をテストする際に使用されるテ
ストパッドをプリント配線板上に配置するテストパッド
配置方法に関する。

【０００２】

【従来の技術】近年のプリント配線板上に構築される回
路の高密度化、複雑化に伴い、プリント配線板上に実装
された電子部品の不良、配線パターンの断線やショート
不良等をテストするインサーキットボードテストの重要
性が益々高くなる傾向にある。さらに電子部品のうち表
面実装型の電子部品においては外部ピンの配列ピッチが
微細化され、テストプローブのプローブ配列ピッチに比
べて外部ピンの配列ピッチが微細になる傾向にある。

【０００３】このため、電子部品の外部ピンにテストプ
ローブが当接できない場合が発生し、表面実装型の電子
部品が直接半田付けで実装されるプリント配線板におい
てはテストプローブ用としてテストパッドを別途設ける
ことが必須である。

【０００４】プリント配線板にテストパッドを配置する
方法は例えば特開平５−２５６９０９号公報において開
示される。この公報に開示されたプリント配線板にテス
トパッドを配置する方法について図１１を使用し説明す
る。

【０００５】図１１に示すプリント配線板１００１には
電子部品１００２、１００３、１００４、１００５、１
００６、１００７、１００８が配置される。このプリン
ト配線板１００１にはＸ軸方向及びＹ軸方向に走る配線
パターンを配置するチャネル１００９が設定される。

【０００６】前記プリント配線板１００１へのテストパ
ッドの配置は以下の通り行われる。まず電子部品１００
２〜１００５のそれぞれ×印を付けた部品ピン間を接続
する配線ネット１０１０にテストパッドを配置する場合
において、配線ネット１０１０に接続される部品ピン
（×印）に外接する矩形１０１１が求められる。次に、
求めた矩形１０１１に内在するチャネル１００９のチャ
ネル交点にペナルティ情報及びアドバンテージ情報を登
録するメッシュテーブル１０１２が設定される。メッシ
ュテーブル１０１２はチャネル交点毎に設定される。な
お、現時点において配線ネット１０１０の配線パターン
は決定されていない。

【０００７】前記各チャネル交点毎に設定されたメッシ
ュテーブル１０１２のペナルティ情報においては数値が
大きいほどテストパットの配置位置として不適当である
設定がなされる。アドバンテージ情報においては数値が
大きいほどテストパッドの配置位置として好適である設
定がなされる。つまり、メッシュテーブル１０１２にお
いてペナルティ情報の数値が最も低くかつアドバンテー
ジ情報の数値が最も高いチャネル１００９上にテストパ
ッド１０１６が配置される。

【０００８】次に、配線設計が行われ、前記部品ピン
（×印）と前述の処理で形成されたテストパッド１０１
６との間を接続する配線ネット１０１０が形成される。

【０００９】前述の公報に開示されたプリント配線板の
テストパッド配置方法においてはテストパッド１０１６
の配置位置が配線パターンの配置前に求められる。テス
トパッド１０１６は配線ネット１０１０と同様な配線パ
ターンの対象として取り扱われる。つまり、配線パター
ンとして配線ネット１０１０とともにテストパッド１０
１６が配置される。この開示されたテストパッド配置方
法においては配線ネット１０１０の配線パターンを余分
に長くせず（冗長化せず）、かつ他の配線パターンの障
害とならずにテストパッド１０１６が配置できる特徴が
ある。

【００１０】

【発明が解決しようとする課題】しかしながら、前述の
公報に開示されたプリント配線板のテストパッド配置方
法においては以下の点の配慮がなされていない。

【００１１】プリント配線板１００１に実装される電子
部品の配置状況若しくは部品ピン間の接続状況によって
必ずしもテストパッド１０１６の配置位置が最適な位置
であるとは限らない。また、自動配置配線システムの自
動配線で配置される配線パターンの作成の仕方すなわち
部品ピン間を接続するアルゴリズムの作成の仕方によっ
て必ずしもテストパッド１０１６の配置位置が最適な位
置であるとは限らない。例えばテストパッド１０１６が
優先的に配置され、テストパッド１０１６の配置位置を
回避するためにチャネル１００９上に配置される配線パ
ターンのうち通常の信号配線の配線長が余分に長くな
る。つまり、信号配線の配線パターン自体に冗長化構成
を加える確率が増加する。通常、平面方形形状で形成さ
れるテストパッド１０１６の１辺の寸法は配線パターン
の信号配線の配線幅寸法に比べて数倍〜数十倍程度大き
い。このため、信号伝達速度に高速性が要求される場合
には信号配線の迂回に伴う配線長の増加は無視できない
範囲になる。

【００１２】特に面実装型の電子部品が実装されるプリ
ント配線板１００１においては高密度で電子部品が実装
され、しかも部品ピン間の配列ピッチが微細である。こ
のため、テストパッド１０１６の配置位置によっては配
線パターンが配置できない場合が生じる。

【００１３】本発明は上記課題を解決するためになされ
たものである。従って、本発明は配線パターンに制約を
与えずに配線パターンの冗長化を防止してテストパッド
が配置できるプリント配線板のテストパッド配置方法の
提供を目的とする。

【００１４】

【課題を解決するための手段】本発明は、プリント配線
板上にテストパッドを配置するテストパッド配置方法に
おいて、前記プリント配線板上に電子部品及び前記電子
部品の部品ピン間を接続する配線パターンを配置する段
階と、前記電子部品の配置に使用される部品配置位置情
報に基づき前記テストパッドを配置できない配置禁止領
域を特定し、前記配線パターンの配置に使用される配線
情報に基づき前記配置禁止領域以外で前記配線パターン
上にテストパッドが配置できる領域を検索し、テストパ
ッドが配置できる領域を特定する段階と、前記特定され
た領域にテストパッドを配置する段階と、を備えたこと
を特徴とする。

【００１５】

【作用】本発明に係るプリント配線板上にテストパッド
を配置するテストパッド配置方法においては、最初にプ
リント配線板上に電子部品及び前記電子部品の部品ピン
間を接続する配線パターンを配置する処理が行なわれ
る。この後に前記電子部品の配置に使用される部品配置
位置情報に基づき前記テストパッドを配置できない配置
禁止領域が特定され、前記配線パターンの配置に使用さ
れる配線情報に基づき前記配置禁止領域以外で前記配線
パターン上にテストパッドが配置できる領域を検索しテ
ストパッドが配置できる領域が特定される。この特定さ
れた領域にテストパッドが配置されるので、配線パター
ンにテストパッドの配置に伴う制約を与えず、配線パタ
ーンの冗長化が防止できる。

【００１６】

【実施例】以下、本発明の実施例について図面を使用し
説明する。

【００１７】実施例１ 図１は本発明の実施例１に係るプリント配線板の自動配
置配線システムのブロック図である。

【００１８】図１に示すように、プリント配線板の自動
配置配線システムは計算機１、記憶装置２、表示装置３
及び入力装置４を備える。

【００１９】前記自動配置配線システムの計算機１は基
板設計接続ファイル作成手段１１、部品（電子部品）配
置手段１２、配線手段１３、テストパッド配置手段１４
及びチェック手段１５を備える。計算機１はハードウエ
ア的には一般的な構成を有する。従って、この計算機１
において基板設計接続ファイル作成手段１１、部品配置
手段１２、配線手段１３、テストパッド配置手段１４及
びチェック手段１５は計算機１が実行するプログラムと
してソフトウエア的に構成される。

【００２０】前記記憶装置２は基板設計接続ファイル２
１、テストパッド必要信号テーブル２２、実装設計ファ
イル２３、テストパッド配置禁止領域テーブル２４、パ
ターン格納テーブル２５、配置候補テーブル２６及び基
板製造データ２７を備える。

【００２１】前記入力装置４には例えばマウス、キーボ
ード等が使用される。

【００２２】前記計算機１の基板設計接続ファイル作成
手段１１には表示装置３や入力装置４を通してプリント
配線板を設計するために必要な様々な機能（情報）がユ
ーザから提供される。ユーザの操作により基板設計接続
ファイル作成手段１１から提供される機能を利用しなが
ら使用するプリント配線板、プリント配線板上に構築す
る回路、プリント配線板上に実装する電子部品等の情報
を記述した基板設計接続ファイル２１及びテストパッド
必要信号ファイル２２が作成される。これらの基板設計
接続ファイル２１及びテストパッド必要信号ファイル２
２は記憶装置２上に作成される。

【００２３】前記部品配置手段１２には基板設計接続フ
ァイル２１として作成された情報が読み込まれ、この部
品配置手段１２においてプリント配線板上の電子部品の
配置位置が決定される。部品配置手段１２は前記決定さ
れた電子部品の配置位置を表す部品配置位置情報を含む
基板実装ファイル２３を記憶装置２上に作成する。

【００２４】前記配線手段１３には部品配置手段１２で
電子部品の配置位置が決定された後に基板実装ファイル
２３から部品配置位置情報が読み込まれ、配線手段１３
において電子部品間の配線パターンが決定される。配線
手段１３は前記決定された配線パターンの配線情報を含
む基板実装ファイル２３を記憶装置２上に作成する。

【００２５】前記テストパッド配置手段１４にはテスト
パッド必要信号ファイル２２及び基板実装ファイル２３
の部品配置位置情報及び配線情報が読み込まれ、テスト
パッド配置手段１４においてはテストパッド配置処理が
行われる。つまり、テストパッド配置手段１４において
は、配線手段１３で決定された配線パターンの配線上に
テストパッドを配置したテストパッド配置位置情報が作
成され、このテストパッド配置位置情報を含む基板実装
ファイル２３が作成される。この作成された基板実装フ
ァイル２３は記憶装置２上に作成される。テストパッド
配置手段１４はテストパッド配置禁止領域定義手段１
６、パターンデータ抽出手段１７及び部品配置手段１８
を備える。このテストパッド配置処理の詳細については
後述する。

【００２６】前記チェック手段１５においては各手段で
決定され各ファイルに記憶された部品配置位置情報、配
線情報及びテストパッド配置位置情報がデザインルール
に違反しているかいないかがチェックされる。デザイン
ルールのチェックにはロジカルチェック、フィジカルチ
ェック、ワイヤリングルールチェック等が使用される。
チェック手段１５においてデザインルールに違反してい
る判定がされると、部品配置位置情報、配線情報又はテ
ストパッド配置位置情報においてデザインルールに適合
する修正が行われる。このチェックされた又は修正され
た部品配置位置情報、配線情報又はテストパッド配置位
置情報に基づいて基板製造データ２７が作成され、この
基板製造データ２７は記憶装置２上に記憶される。プリ
ント配線板は最終的に作成された基板製造データ２７に
基づき作成される。

【００２７】次に、前記テストパッド配置手段１４で行
われるテストパッド配置処理の詳細について説明する。

【００２８】まず図２は前記部品配置手段１２及び配線
手段１３で作成され記憶装置２の基板実装ファイル２３
に記憶された部品配置位置情報及び配線情報の内容を示
す。図２においてプリント配線板１０１には電子部品１
０２、１０３、１０４、１０５が配置されかつ配線パタ
ーン１０６、１０７、１０８、１０９、１１０、１１１
が配置される。電子部品１０２〜１０５において図１中
塗りつぶされた領域（電子部品が配置された領域に相当
する領域）はテストパッド１１２の配置が禁止されたテ
ストパッド配置禁止領域を表す。このテストパッド配置
禁止領域の情報はテストパッド配置禁止領域定義手段１
６で作成され、この作成された情報は記憶装置２のテス
トパッド配置禁止領域テーブル２４に格納される。

【００２９】なお、前記テストパッド１１２は本実施例
において実際に配置されるテストパッドであるが、配線
手段１３において配線情報が作成された時点ではテスト
パッド１１２は配置されていない。

【００３０】図４は前記テストパッド配置禁止領域定義
手段１６で作成されたテストパッド配置禁止領域テーブ
ル２４の内容の一例を示す。テストパッド配置禁止領域
テーブル２４は禁止領域を示す矩形の各頂点の座標を表
す情報４０１、４０２、４０３、４０４、４０５、４０
６、４０７、４０８及び禁止領域が定義される層を表す
情報４０９を有する。

【００３１】図５は前記パターンデータ抽出手段１７で
作成されたパターン格納テーブル２５の内容の一例を示
す。パターン格納テーブル２５は配線パターンの始点終
点座標を表す情報５０１、５０２、５０３、５０４、配
線されている層を表す情報５０５、配線パターンの幅を
表す情報５０６、配線パターンの接続グループ（信号
名）を表す情報５０７及びパターン格納テーブル２５の
行番号を表す情報５０８を有する。

【００３２】図６は前記部品配置手段１７で作成された
配置候補テーブル２６の内容の一例を示す。配置候補テ
ーブル２６はテストパッド１１２が配置できる候補座標
を表す情報６０１、６０２及びテストパッド１１２が配
置できる層を表す情報６０３を有する。

【００３３】次に、本実施例に係るプリント配線板のテ
ストパッド配置方法について説明する。

【００３４】まず、自動配置配線システムが操作され、
表示装置３又は入力装置４から計算機１の基板設計接続
ファイル作成手段１１にプリント配線板を設計するため
に必要な様々な情報が入力される。この入力された情報
に基づき基板設計接続ファイル２１及びテストパッド必
要信号ファイル２２が作成される。

【００３５】次に、部品配置手段１２において基板設計
接続ファイル２１に格納された情報が読み込まれ、プリ
ント配線板上の電子部品の配置位置が決定される。この
決定された部品配置位置情報を含む情報は基板実装ファ
イル２３に格納される。

【００３６】次に、配線手段１３において基板実装ファ
イル２３から部品配置位置情報が読み込まれ、電子部品
間の配線パターンが決定される。この決定された配線パ
ターンの配線情報を含む情報は基板実装ファイル２３に
格納される。

【００３７】次に、テストパッド配置手段１４において
テストパッド必要信号ファイル２２及び基板実装ファイ
ル２３の部品配置位置情報及び配線情報が読み込まれ、
テストパッド配置処理が行われる。テストパッド１１２
の具体的な配置方法について、図３に示すテストパッド
配置フロー、図２、図４、図５及び図６を使用し詳細に
説明する。本実施例においては前記図２に示す配線パタ
ーン１０８にテストパッド１１２を配置する場合につい
て説明する。

【００３８】まず、図３に示すように、テストパッド配
置禁止領域定義手段１６において基板実装ファイル入力
処理１６１が行われる。基板実装ファイル入力処理１６
１は部品配置手段１２で作成された基板実装ファイル２
３の部品配置位置情報をテストパッド配置禁止領域定義
手段１６に入力する処理である。そして、この入力され
た部品配置位置情報に基づきテストパッド配置禁止領域
格納処理１６２が行われる。テストパッド配置禁止領域
格納処理１６２はプリント配線板１０１上においてテス
トパッド１１２を配置してはならない領域を示すテスト
パッド配置禁止領域情報を作成する。この作成されたテ
ストパッド配置禁止領域情報は記憶装置２上のテストパ
ッド配置禁止領域テーブル２４に格納される。

【００３９】次に、パターンデータ抽出手段１７におい
て基板実装ファイル入力処理１７１が行われる。基板実
装ファイル入力処理１７１は配線手段１３で作成された
基板実装ファイル２３に格納された配線パターンの配線
情報をパターン抽出手段１７に入力する処理である。こ
の入力された配線情報に基づきパターンテーブル格納処
理１７２が行われる。パターンテーブル格納処理１７２
においてはプリント配線板１０１上に配線されるすべて
の配線パターン１０６〜１１１を各々１本の独立した配
線とした線分単位の配線情報が作成される。この線分単
位の配線情報は記憶装置２上のパターン格納テーブル２
４に格納される。

【００４０】前記パターンテーブル格納処理１７２が終
了すると、テストパッド必要信号抽出処理１７３、パタ
ーン格納テーブル内容抽出処理１７４が各々行われる。
テストパッド必要信号抽出処理１７３は基板設計接続フ
ァイル作成手段１１で作成されたテストパッド必要信号
ファイル２２からテストパッド１１２が配置される１本
の信号配線に相当する配線パターンの配線情報（本実施
例においてＳ１０８）が抽出される。パターン格納テー
ブル内容抽出処理１７４においてはパターン格納テーブ
ル２５の行番号を表す情報５０８から行番号順に行番号
の示す情報５０７が抽出される。この抽出された情報５
０７において信号名と前記テストパッド必要信号抽出処
理１７３で抽出された配線情報の信号名（Ｓ１０８）と
が比較される。双方の信号名が等しい場合にはパターン
格納テーブル内容抽出処理１７４において抽出された情
報が次段の部品配置手段（テストパッド配置手段）１８
に送られ、この部品配置手段１８での処理が行われる。
図５に示すように、パターン格納テーブル内容抽出処理
１７４で抽出された情報５０７は行番号８、９、１０、
１１、１２の順に線分単位で部品配置手段１８に送られ
る。

【００４１】前記パターン格納テーブル内容抽出処理１
７４で抽出された情報５０７に基づき部品配置手段１８
においてはまずテストパッド配置場所検索処理１８１が
行われる。テストパッド配置場所検索処理１８１におい
ては配線パターンの幅、テストパッド形状、デザインル
ールで定められた間隔値等からテストパッド１１２を配
置するのに必要な領域の位置座標（配置可能座標）が算
出される。この配置可能座標はパターンデータ抽出手段
１７で抽出された線分単位の配線パターン上で、かつテ
ストパッド配置禁止領域テーブル２４に格納されたテス
トパッド配置禁止領域情報に基づく配置禁止領域以外の
領域において算出される。

【００４２】次に、テストパッド配置場所検索処理１８
１で算出された配置可能座標（情報）に基づき配置候補
テーブル格納処理１８２が行われる。配置候補テーブル
格納処理１８２においてはテストパッド配置場所検索処
理１８１で算出された配置可能座標つまりテストパッド
１１２の配置が可能と判断された侯補座標を検出し、こ
の検出された候補座標はすべて配置候補テーブル２６に
格納される。

【００４３】そして、比較処理１８３が行われる。比較
処理１８３においては線分単位の配線情報（本実施例に
おいて行番号８〜１２に対応する配線情報）がすべて処
理されたか否かが確認される。線分単位の配線情報で未
処理が存在する場合にはパターン格納テーブル内容抽出
処理１７４に処理が戻り、すべての配線情報の候補座標
がすべて配置候補テーブル２６に格納されるまで処理が
繰り返される。

【００４４】すべての配線情報の候補座標が配置候補テ
ーブル２６に格納されるとテストパッド配置場所決定処
理１８４が行われる。テストパッド配置場所決定処理１
８４においてはテストパッド配置候補テーブル２６に格
納される候補座標から１つの候補座標が決定される。

【００４５】前記１つの候補座標が決定されると、この
決定された１つの候補座標の情報に基づき基板実装ファ
イル作成処理１９０が行われる。基板実装ファイル作成
処理１９０においてはテストパッド１１２の配置位置を
表す位置座標の情報が基板実装ファイル２３に出力され
る。この位置座標の情報に基づき基板実装ファイル２３
には図２に示す配線パターンの配線情報（配線パターン
１０８の配線情報）にテストパッド１１２が組み込まれ
た情報が作成され格納される。

【００４６】次に、比較処理１９１が行われる。比較処
理１９１においては以上説明した一連の処理がテストパ
ッド必要信号ファイル２２に格納されたすべての配線パ
ターンで完了したか否かが判定される。処理が完了して
いない場合にはテストパッド必要信号抽出処１７３に戻
され、テストパッド必要信号抽出処理１７３以降の処理
が繰り返し行われる。処理が完了している場合にはチェ
ック手段１５での処理が行われる。

【００４７】次に、チェック手段１５において各手段で
決定され各ファイルに記憶された部品配置位置情報、配
線情報及びテストパッド配置位置情報がデザインルール
に違反しているかいないかがチェックされる。チェック
手段１５においてデザインルールに違反している判定が
されると、部品配置位置情報、配線情報又はテストパッ
ド配置位置情報においてデザインルールに適合する修正
が行われる。

【００４８】次に、チェックされた又は修正された部品
配置位置情報、配線情報又はテストパッド配置位置情報
に基づいて基板製造データ２７が作成され、この基板製
造データ２７は記憶装置２上に記憶される。

【００４９】そして、最終的に作成された基板製造デー
タ２７に基づきプリント配線板１０１が作成される。

【００５０】本実施例に係るプリント配線板１０１上に
テストパッド１１２を配置するテストパッド配置方法に
おいては、最初にプリント配線板１０１上に電子部品１
０２等及び前記電子部品１０２等の部品ピン間を接続す
る配線パターン１０６等を配置する処理が行なわれる。
この後に前記電子部品１０２等の配置に使用される部品
配置位置情報に基づき前記テストパッド１１２を配置で
きない配置禁止領域が特定され、前記配線パターン１０
６等の配置に使用される配線情報に基づき前記配置禁止
領域以外で前記配線パターン１０８上にテストパッド１
１２が配置できる領域を検索しテストパッド１１２が配
置できる領域が特定される。この特定された領域にテス
トパッド１１２が配置されるので、配線パターン１０８
を除く配線パターンにテストパッド１１２の配置に伴う
制約を与えず、前記配線パターンの冗長化が防止でき
る。

【００５１】実施例２ 本実施例は、プリント配線板のテストパッド配置方法に
おいて最初の候補に決定されたテストパッド配置位置で
はデザインルールが満たされない場合にテストパッド配
置位置が変更できる、本発明の第２実施例である。

【００５２】図７は本発明の実施例２に係るプリント配
線板のテストパッド配置方法において自動配置配線シス
テムの記憶装置２の基板実装ファイル２３に記憶された
部品配置位置情報、配線情報及びテストパッド配置位置
情報の内容を示す。

【００５３】図７に示すプリント配線板１０１において
は配線パターン１０８にテストパッド１１４が配置され
る。テストパッド１１４は配線パターン１０８に接続さ
れるが、配線パターン１０８の中心線に対してテストパ
ッド１１４の中心位置が配線パターン１０９よりにずれ
る配置がなされる。本実施例に係るプリント配線板１０
１においては互いに隣接する配線パターン１０８と配線
パターン１０９との間の間隔が同様に隣接する配線パタ
ーン１０８と配線パターン１０７との間の間隔に比べて
大きい。前記実施例１に係るプリント配線板１０１に配
置されるテストパッド１１２においては同図７に参考に
示すようにテストパッド１１２の中心位置と配線パター
ン１０８の中心線とが一致した配置がなされる。

【００５４】次に、プリント配線板のテストパッド配置
方法においてテストパッド配置処理のうち部品（テスト
パッド）配置手段１８で行われる要部の処理について説
明する。

【００５５】前述の実施例１に係るテストパッド配置処
理において図３に示す部品配置手段１８でテストパッド
配置場所検索処理１８１が行われる。テストパッド配置
場所検索処理１８１においては配線パターン１０８上で
あって電子部品１０２側にテストパッド１１３を配置す
る場所が検索される。しかしながら、図７に示すように
テストパッド１１３は配線パターン１０８に隣接する配
線パターン１０７に近接しすぎデザインルールが満たさ
れないので、配線パターン１０８上にテストパッド１１
３が配置できない。

【００５６】そこで、部品配置手段１８のテストパッド
配置場所検索処理１８１においてはテストパッド１１３
と配線パターン１０８との間の接続が確保される範囲内
で検索座標が配線パターン１０９側にシフトされた状態
で検索処理が行われる。テストパッド１１３は配置位置
をシフトしたテストパッド１１４として検索処理が行わ
れる。

【００５７】配線パターン１０８上においてデザインル
ールを満たした状態でテストパッド１１４の配置座標が
検索されると、この位置座標の情報を配置候補座標とし
て配置候補テーブル格納処理１８２が行われる。これ以
降の処理は前述の実施例１に係るテストパッド配置方法
と同様であるのでここでの説明は省略する。

【００５８】本実施例に係るプリント配線板のテストパ
ッド配置方法においては、デザインルールの制約でテス
トパッド１１３が配置できない領域にデザインルールを
満たす処理が施されたテストパッド１１４が作成され配
置される。従って、電子部品の配置位置を変更せず、配
線パターンの配線長を余分に長くせず（冗長化を採用せ
ず）にテストパッド１１４が配置できるので、高密度実
装が行われるプリント配線板１０１においてテストパッ
ド１１４が自由に配置できる。

【００５９】実施例３ プリント配線板において反射ノイズを抑え反射ノイズに
厳しい制約を備えるために電子部品の出力ピンから他の
電子部品の入力ピン（部品ピン間）の配線パターンの配
線長が規制され、特定の信号接続には結線順が指定され
る場合がある。サーキットテスト時において本来の実際
に動作している場合と同様な信号波形を入力ピンに与え
るには、テストパッドはできる限り出力ピンに近づけて
配置する必要がある。本実施例は、プリント配線板のテ
ストパッド配置方法において出力ピンに近づけてテスト
パッドが配置できる、本発明の第３実施例である。

【００６０】図８は本発明の実施例３に係るプリント配
線板のテストパッド配置方法において自動配置配線シス
テムの記憶装置２の基板実装ファイル２３に記憶された
部品配置位置情報及び配線情報の内容を示す。

【００６１】図８に示すプリント配線板（図７に示すプ
リント配線板１０１に相当する）においては配線パター
ンの配置順序が指定される信号配線に接続される電子部
品７０１、７０２及び７０３が配置される。電子部品７
０１の部品ピン（端子）７０４は出力ピンである。この
部品ピン７０４は配線パターン７０５ｈ、７０５ｇ、７
０５ｆ、７０５ｅ及び７０５ｄを通して電子部品７０２
の入力ピンである部品ピン７０６に接続される。また部
品ピン７０６は配線パターン７０５ｃ、７０５ｂ及び７
０５ａを通して電子部品７０３の入力ピンである部品ピ
ン７０７に接続される。

【００６２】次に、プリント配線板のテストパッド配置
方法においてテストパッド配置処理のうちパターンデー
タ抽出手段１７及び部品配置手段１８で行われる要部の
処理について説明する。

【００６３】前述の実施例１に係るテストパッド配置処
理において前記実施例１の図３に示すパターンデータ格
納処理１７２が行われ、配線パターン７０５（７０５ｈ
〜７０５ｄ）の配線情報がパターンデータ格納テーブル
２５に格納される。

【００６４】前記パターンデータ格納テーブル２５に格
納された配線情報に基づきパターン格納テーブル内容抽
出処理１７４が行われ、配線パターン７０５の配線情報
が配置順に抽出される。つまり、まず第１に電子部品７
０１の部品ピン７０４に接続される座標を持つ配線パタ
ーン７０５ｈの配線情報が抽出される。第２にパターン
格納テーブル内容抽出処理１７４において配線パターン
７０５ｈに接続される配線パターン７０５ｇの配線情報
が抽出される。このように最初に抽出した配線パターン
７０５ｈの配線情報を基準に順次接続関係にある配線情
報が抽出され、配線パターン７０５の最後に抽出される
配線パターン７０５ａの配線情報が抽出されるまで処理
が行われる。この抽出された配線情報は抽出順に部品配
置手段１８に送られる。

【００６５】前記抽出された配線情報に基づき部品配置
手段１８においては前記実施例１と実質的に同一の処理
が行われる。つまり、部品配置手段１８のテストパッド
配置場所検索処理１８１において配線パターン７０５の
うち最初に配置された配線パターン７０５ｈがテストパ
ッドの配置位置の候補座標として最初に検索される。以
下順次テストパッドの配置位置の候補座標が検索され
る。この検索された候補座標は配置候補テーブル格納処
理１８２で配置候補テーブル２６に格納される。この格
納された候補座標の情報に基づきテストパッド配置場所
決定処理１８４で最終的にテストパッドの配置位置が決
定され、この決定されたテストパッド配置位置情報が基
板実装ファイル２３に格納される。本実施例に係るプリ
ント配線板においては、出力ピンである部品ピン７０４
に最も近い配線パターン７０５ｈ及び７０５ｇの領域は
電子部品７０１が配置され配置禁止領域であるので、配
線パターン７０５ｆ上にテストパッド７０８が配置され
る。

【００６６】本実施例に係るプリント配線板のテストパ
ッド配置方法においては、電子部品７０１の部品ピン
（出力ピン）７０４側に近い配線パターン７０５ｆ上に
テストパッド７０８が配置される。従って、サーキット
テスト時に実動作時に近似した信号波形がテストパッド
７０８から電子部品７０２の部品ピン（入力ピン）７０
６及び電子部品７０３の部品ピン（入力ピン）７０７に
与えられる。

【００６７】実施例４ 前述の実施例１及び２の部品配置手段１８においてはテ
ストパッド配置場所検索処理１８１で検索され配置候補
テーブル２６に格納された１つの候補座標にテストパッ
ドが自動配置される。本実施例は、自動配置配線システ
ムの表示装置３において配置候補テーブル２６に格納さ
れたテストパッド配置位置情報と基板実装ファイル２３
に格納された部品配置位置情報及び配線情報とを区別し
て表示するとともに重ね合せて表示し、人手で最適な位
置にテストパッドを配置する、本発明の第４実施例であ
る。

【００６８】図９は本発明の実施例４に係るプリント配
線板のテストパッド配置方法において自動配置配線シス
テムの表示装置３に表示される情報の内容を示す。図９
（Ａ）は配置候補テーブル２６に格納されたテストパッ
ド配置位置情報の内容を示す。

【００６９】図９（Ａ）に示すプリント配線板１０１Ａ
にはテストパッド１１２及び１１３が配置され、テスト
パッド配置位置情報が表示装置３に表示される。図９
（Ｂ）は基板実装ファイル２３に格納された部品配置位
置情報及び配線情報の内容を示す。図９（Ｂ）に示すプ
リント配線板１０１Ｂには電子部品１０２、１０４、１
０５、配線パターン１０７、１０８及び１０９が配置さ
れ、部品配置位置情報及び配線情報が表示装置３に表示
される。

【００７０】図１０は便宜的に部品配置位置情報及び配
線情報とテストパッド配置位置情報とを重ね合せた状態
を示す。

【００７１】次に、プリント配線板のテストパッド配置
方法について図９（Ａ）、図９（Ｂ）及び図１０を使用
し説明する。

【００７２】前述の実施例１に係るテストパッド配置処
理において配置候補テーブル２６に格納されたテストパ
ッド配置位置情報と基板実装ファイル２３に格納された
部品配置位置情報及び配線情報とが表示装置３に表示さ
れる。この情報が表示された状態においてユーザにより
入力装置４からテストパッド１１２及び１１３が選択さ
れ、テストパッド配置場所決定処理１８４において選択
されたテストパッド１１２及び１１３が認識される。こ
のテストパッド１１２及び１１３が認識されると、この
認識されたテストパッド１１２及び１１３を示す配置候
補テーブル２６に格納されたテストパッド配置位置情報
が基板実装ファイル作成処理１９０に送られる。基板実
装ファイル作成処理１９０においてはテストパッド配置
位置情報に基づいて基板実装ファイル２３が作成され
る。

【００７３】本実施例に係るプリント配線板のテストパ
ッド配置方法においては、自動配置配線システムの表示
装置３にテストパッド配置位置情報と部品配置位置情報
及び配線情報とが表示され、この表示された情報に基づ
き人手で最適な位置にテストパッド１１２及び１１３が
配置できる。

【００７４】なお、本発明は、前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲において、種
々変更できる。

【００７５】

【発明の効果】本発明においては、プリント配線板に電
子部品及び配線パターンを配置する処理を行なった後に
テストパッドが配置されるので、配線パターンの冗長性
が伴わないプリント配線板のテストパッド配置方法が提
供できる。

【図面の簡単な説明】

【図１】 本発明の実施例１に係る自動配置配線システ
ムのブロック図である。

【図２】 前記自動配置配線システムの記憶装置に格納
されるプリント配線板の情報の内容を示す図である。

【図３】 前記自動配置配線システムで行なわれるテス
トパッド配置処理を示すフローチャートである。

【図４】 前記記憶装置のテストパッド配置禁止領域テ
ーブルに格納された情報の内容を示す図である。

【図５】 前記記憶装置のパターンデータ格納テーブル
に格納された情報の内容を示す図である。

【図６】 前記記憶装置の配置候補テーブルに格納され
た情報の内容を示す図である。

【図７】 本発明の実施例２に係る自動配置配線システ
ムの記憶装置に格納された情報の内容を示す図である。

【図８】 本発明の実施例３に係る自動配置配線システ
ムの記憶装置に格納された情報の内容を示す図である。

【図９】 （Ａ）は本発明の実施例４に係る自動配置配
線システムの記憶装置のテストパッド配置候補テーブル
に格納された情報の内容を示す図である。（Ｂ）は前記
記憶装置の基板実装ファイルに格納された情報の内容を
示す図である。

【図１０】 前記テストパッド配置候補テーブルに格納
された情報及び基板実装ファイルに格納された情報を重
ね合わせた内容を示す図である。

【図１１】従来のテストパッド配置処理を説明するため
の図である。

【符号の説明】

１ 計算機、２ 記憶装置、３ 表示装置、４ 入力装
置、１１ 基板設計接続ファイル作成手段、１２ 部品
配置手段、１３ 配線手段、１４ テストパッド配置手
段、１５ チェック手段、１６ テストパッド配置禁止
領域定義手段、１７ パターンデータ抽出手段、１８
部品（テストパッド）配置手段、２１基板設計接続ファ
イル、２２ テストパッド必要信号ファイル、２３ 基
板実装ファイル、２４ テストパッド配置禁止領域テー
ブル、２５ パターン格納テーブル、２６ 配置候補テ
ーブル、２７ 基板製造データ、１０１，１０１Ａ，１
０１Ｂ プリント配線板、１０２〜１０５，７０１〜７
０３ 電子部品、１０６〜１１１，７０５（７０５ａ〜
７０５ｈ） 配線パターン、１１２〜１１４ テストパ
ッド、１６１，１７１ 基板実装ファイル入力処理、１
６２ テストパッド配置禁止領域格納処理、１７２ パ
ターンテーブル格納処理、１７３ テストパッド必要信
号抽出処理、１７４ パターン格納テーブル内容抽出処
理、１８１テストパッド配置場所検索処理、１８２ 配
置候補テーブル格納処理、１８３，１９１ 比較処理、
１８４ テストパッド配置場所決定処理、１９０ 基板
実装ファイル作成処理、７０５〜７０７ 外部ピン。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 プリント配線板上にテストパッドを配置
   するテストパッド配置方法において、 前記プリント配線板上に電子部品及び前記電子部品の部
   品ピン間を接続する配線パターンを配置する段階と、 前記電子部品の配置に使用される部品配置位置情報に基
   づき前記テストパッドを配置できない配置禁止領域を特
   定し、前記配線パターンの配置に使用される配線情報に
   基づき前記配置禁止領域以外で前記配線パターン上にテ
   ストパッドが配置できる領域を検索し、テストパッドが
   配置できる領域を特定する段階と、 前記特定された領域にテストパッドを配置する段階と、 を備えたことを特徴とするプリント配線板のテストパッ
   ド配置方法。
2. 【請求項２】 前記請求項１に記載されるプリント配線
   板のテストパッド配置方法において、 前記テストパッドが配置できる領域を特定した後に、テ
   ストパッドが配置される配線パターンと隣接する他の配
   線パターンとの間でデザインルールが満たされない場合
   にデザインルールを満たす配置位置にテストパッドの配
   置位置を修正し、前記修正された領域にテストパッドを
   配置することを特徴とするプリント配線板のテストパッ
   ド配置方法。
3. 【請求項３】 前記請求項１又は請求項２に記載される
   プリント配線板のテストパッド配置方法において、 前記テストパッドが配置できる領域を特定する段階が、 テストパッドを配置する配線パターンの配線情報が結合
   順を指定する複数の配線情報の集合で作成され、前記複
   数の配線情報のうち結合順の配線情報に対応する配線パ
   ターン上に優先的にテストパッドを配置する段階である
   ことを特徴とするプリント配線板のテストパッド配置方
   法。
4. 【請求項４】 プリント配線板上にテストパッドを配置
   するテストパッド配置方法において、 前記プリント配線板上に電子部品及び前記電子部品の部
   品ピン間を接続する配線パターンを配置する段階と、 前記電子部品の配置に使用される部品配置位置情報及び
   前記配線パターンの配置に使用される配線情報に基づ
   き、前記電子部品が配置されない領域で特定の配線パタ
   ーン上にテストパッドが配置できる領域を特定する段階
   と、 前記特定された領域にテストパッドを配置する段階と、 を備えたことを特徴とするプリント配線板のテストパッ
   ド配置方法。
5. 【請求項５】 前記請求項４に記載されるプリント配線
   板のテストパッド配置方法において、 前記テストパッドが配置できる領域を特定する段階は、 前記部品配置位置情報及び配線情報を表示装置に表示
   し、又、この表示された部品配置位置情報及び配線情報
   に基づき前記電子部品が配置されない領域で特定の配線
   パターン上にテストパッドが配置できる領域を表示し、
   前記配置できる領域内で入力装置よりテストパッドを配
   置する位置を特定する段階であることを特徴とするプリ
   ント配線板のテストパッド配置方法。