CN114254583B - 一种检查器件引脚连接的方法、装置、设备、存储介质 - Google Patents

一种检查器件引脚连接的方法、装置、设备、存储介质 Download PDF

Info

Publication number
CN114254583B
CN114254583B CN202111426072.9A CN202111426072A CN114254583B CN 114254583 B CN114254583 B CN 114254583B CN 202111426072 A CN202111426072 A CN 202111426072A CN 114254583 B CN114254583 B CN 114254583B
Authority
CN
China
Prior art keywords
surface layer
module
pins
checking
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111426072.9A
Other languages
English (en)
Other versions
CN114254583A (zh
Inventor
姚瑞玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202111426072.9A priority Critical patent/CN114254583B/zh
Publication of CN114254583A publication Critical patent/CN114254583A/zh
Application granted granted Critical
Publication of CN114254583B publication Critical patent/CN114254583B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明属于PCB板布线技术领域，具体提供一种检查器件引脚连接的方法、装置、设备、存储介质，所述方法包括如下步骤：获取板内所有器件、过孔和表层走线以及各对应的坐标位置；确定待检查的器件；选择一条经过过孔的表层走线；检查所述表层走线连接的器件的引脚确定连接的器件；检查确定连接的器件的引脚的网络标号是否与确定的待检查器件的网络标号一致；若一致，检查与所述表层走线连接的器件的引脚的个数是否大于设定的第一阈值；若是，将表层走线连接的器件的引脚进行标记；否则，选择下一条经过一个过孔的表层走线。检查操作简便，不易出现漏检，自动化完成大量期间引脚与过孔连接的检查，且提高了检查效率。

Description

一种检查器件引脚连接的方法、装置、设备、存储介质
技术领域
本发明涉及PCB板布线技术领域，具体提供一种检查器件引脚连接的方法、装置、设备、存储介质。
背景技术
印刷电路板(Printed Circuit Board，PCB)最早使用的是纸基覆铜印制板。自半导体晶体管于20世纪50年代出现以来，对PCB的需求量急剧上升。特别是集成电路的迅速发展及广泛应用，近年来，随着电子技术的发达，为了装配高集成度的零部件，印刷电路板逐渐呈轻薄短小的趋势，印刷电路板作为提高集成度的基本要素。使电子设备的体积越来越小，电路布线密度和难度越来越大，这就要求PCB要不断更新。
目前PCB的品种已从单面板发展到双面板、多层板和挠性板；结构和质量也已发展到超高密度、微型化和高可靠性程度；新的设计方法、设计用品和制板材料、制板工艺不断涌现。在当前的服务器设计系统中，要实现不同功能的应用，需要的各种功能的器件，芯片、电阻、电容等元器件也越来越多。以对于滤波和耦合作用的电容为例，设计理论上，每一个电容或电阻对于一个过孔的设计，如果一个过孔对应连接电容或电阻的数量过多，会影响电容的滤波和耦合的作用，从而影响芯片的信号或者供电设计，从而影响产品的设计质量和整个系统的稳定性。随着印刷电路板集成度的提高。为了确保印刷电路板的质量，需要对器件引脚的连接进行检查。
发明内容
针对如果一个过孔对应连接电容或电阻的数量过多，会影响电容的滤波和耦合的作用，从而影响芯片的信号或者供电设计，从而影响产品的设计质量和整个系统的稳定性的问题，本发明提供一种检查器件引脚连接的方法、装置、设备、存储介质。
本发明的技术方案是：
第一方面，本发明技术方案提供一种检查器件引脚连接的方法，包括如下步骤：
获取板内所有器件、过孔和表层走线以及各对应的坐标位置；
确定待检查的器件；
选择一条经过过孔的表层走线；
检查所述表层走线连接的器件的引脚确定连接的器件；
检查确定连接的器件的引脚的网络标号是否与确定的待检查器件的网络标号一致；
若一致，检查与所述表层走线连接的器件的引脚的个数是否大于设定的第一阈值；
当表层走线连接的器件的引脚的个数大于设定的第一阈值时，将表层走线连接的器件的引脚进行标记；
若不一致，或，当表层走线连接的器件的引脚的个数小于或等于设定的第一阈值时，选择下一条经过一个过孔的表层走线，执行步骤：检查所述表层走线连接的器件的引脚。
进一步的，确定待检查的器件的步骤之前包括：
解析PCB板走线图获取板内所有器件、过孔和表层走线以及各对应的坐标位置；
分别将获取的器件生成器件数列，将获取的过孔生成过孔数列，将获取的表层走线生成走线数列。
进一步的，确定待检查的器件的步骤包括：
根据待检查器件的名称遍历器件数列每个元素确定板内待检查的器件生成检查器件数列。
进一步的，选择一条经过过孔的表层走线的步骤包括：
筛选过孔数列和走线数列元素中，过孔的属性网络标号和表层走线属性网络标号相同的过孔和表层走线对应进行连接；
将与过孔连接后的表层走线对应生成确定走线数列；
遍历确定走线数列选择一个元素，即一条经过过孔的表层走线。
进一步的，检查与所述表层走线连接的器件的引脚的个数是否大于设定的第一阈值的步骤包括：
检查表层走线连接的过孔的数量；
当表层走线连接一个过孔时，检查与所述表层走线连接的器件的引脚的个数是否大于设定的第一阈值；
当表层走线连接过孔的数量大于1时，确定连接的过孔的数量N；
检查与所述表层走线连接的器件的引脚的个数是否大于设定的第一阈值+N。
进一步的，该方法还包括：
遍历器件数列和确定走线数列中的元素将函数数值变换成区域形状得到标记提示项；
根据对应的坐标位置将检查结果进行可视化显示。
第二方面，本发明技术方案还提供一种检查器件引脚连接的装置，包括获取模块、确定模块、走线选择模块、连接检查模块、网络标号检查模块、检查判断模块、标记模块；
获取模块，用于获取板内所有器件、过孔和表层走线以及各对应的坐标位置；
确定模块，用于确定待检查的器件；
走线选择模块，用于选择一条经过过孔的表层走线；
连接检查模块，用于检查所述表层走线连接的器件的引脚确定连接的器件；
网络标号检查模块，用于检查确定连接的器件的引脚的网络标号是否与确定的待检查器件的网络标号一致；
检查判断模块，用于若网络标号检查模块输出网络标号一致，检查与所述表层走线连接的器件的引脚的个数是否大于设定的第一阈值；
标记模块，用于当表层走线连接的器件的引脚的个数大于设定的第一阈值时，将表层走线连接的器件的引脚进行标记。
进一步的，该装置还包括数列生成模块；
获取模块，用于解析PCB板走线图获取板内所有器件、过孔和表层走线以及各对应的坐标位置；
数列生成模块，用于分别将获取的器件生成器件数列，将获取的过孔生成过孔数列，将获取的表层走线生成走线数列。
进一步的，确定模块，具体用于根据待检查器件的名称遍历器件数列每个元素确定板内待检查的器件生成检查器件数列。
进一步的，该装置还包括：筛选模块、设置连接模块；
筛选模块，用于筛选过孔数列网络标号和走线数列网络标号相同的元素；
设置连接模块，用于将过孔的属性网络标号和表层走线属性网络标号相同的过孔和表层走线对应进行连接；
数列生成模块，还用于将与过孔连接后的表层走线对应生成确定走线数列；
走线选择模块，用于从确定走线数列选择一个元素，即一条经过过孔的表层走线。
进一步的，检查判断模块，具体用于检查表层走线连接的过孔的数量；当表层走线连接一个过孔时，检查与所述表层走线连接的器件的引脚的个数是否大于设定的第一阈值；当表层走线连接过孔的数量大于1时，确定连接的过孔的数量N；检查与所述表层走线连接的器件的引脚的个数是否大于设定的第一阈值+N。
进一步的，该装置还包括提示项输入模块和显示模块；
提示项输入模块，用于遍历器件数列和确定走线数列中的元素将函数数值变换成区域形状得到标记提示项；
显示模块，用于根据对应的坐标位置将检查结果进行可视化显示。
第三方面，本发明技术方案还提供一种计算机设备，包括处理器和存储器，所述处理器和所述存储器通过总线完成相互间的通信；所述存储器存储有可被所述处理器执行的程序指令，所述处理器调用所述程序指令能够执行如第一方面所述的检查器件引脚连接的方法。
第四方面，本发明技术方案还提供一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令使所述计算机执行如第一方面所述的检查器件引脚连接的方法。
从以上技术方案可以看出，本发明具有以下优点：实现对PCB设计中的器件引脚连接进行自动检查，检查操作简便，不易出现漏检，能够快速、准确地自动化完成大量期间引脚与过孔连接的检查，且提高了检查效率，节约了PCB设计所耗时间，提高了PCB的设计效率。同时保证系统具有良好的信号完整性。还可以对检查结果进行可视化显示，有利于查看检查结果以及根据检查结果对检查的器件引脚与过孔的连接做出相应的修改或调整，以满足预设要求。
此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
由此可见，本发明与现有技术相比，具有突出的实质性特点和显著地进步，其实施的有益效果也是显而易见的。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例的方法的示意性流程图。
图2是本发明另一个实施例的方法的示意性流程图。
图3是本发明再一个实施例的方法的示意性流程图。
图4是本发明一个实施例的装置的示意性框图。
具体实施方式
本发明提供一种检查器件引脚连接的方法，通过获取板卡内的所有的过孔和表层走线以及板内的器件；根据器件名称，检索板内的器件确认待检查的器件；通过表层走线、待检查的器件、过孔检索超过设定阈值个数连接的器件的引脚。为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
如图1所示，本发明实施例提供一种检查器件引脚连接的方法，包括如下步骤：
步骤1：获取板内所有器件、过孔和表层走线以及各对应的坐标位置；
本步骤中，获取PCB板布线图中多有器件、过孔以及表层走线以及器件、过孔、表层走线对应的坐标位置，获取坐标位置的目的，是将有问题的引脚连接可以再PCB布线图现有的坐标中进行显示；
步骤2：确定待检查的器件；
本领域技术人员知道，对于引脚与过孔的连接，不是所有器件都有影响，一般情况是电阻和电容与过孔的连接方式会影响布线后PCB板的会影响电容的滤波和耦合的作用，从而影响芯片的信号或者供电设计，从而影响产品的设计质量和整个系统的稳定性。
步骤3：选择一条经过过孔的表层走线；
将每一条表层走线与待检查的器件进行确认，防止有漏掉的查找。
步骤4：检查所述表层走线连接的器件的引脚确定连接的器件；
本步骤中是根据连接的引脚确定链接的器件。
步骤5：检查确定连接的器件的引脚的网络标号是否与确定的待检查器件的网络标号一致；若一致，执行步骤6，若不一致，执行步骤8；
步骤6：检查与所述表层走线连接的器件的引脚的个数是否大于设定的第一阈值；若是，执行步骤7，否则，执行步骤8；
步骤7：将表层走线连接的器件的引脚进行标记；
将有问题的连接表层走线进行标记，方便工程师进行查找修改。
步骤8：选择下一条经过一个过孔的表层走线，执行步骤4。
如图2所示，在有些实施例中，步骤1中是通过解析PCB板走线图获取板内所有器件、过孔和表层走线以及各对应的坐标位置；
分别将获取的器件生成器件数列，将获取的过孔生成过孔数列，将获取的表层走线生成走线数列。
相应的，步骤3中确定待检查的器件的步骤包括：
根据待检查器件的名称遍历器件数列每个元素确定板内待检查的器件生成检查器件数列。
在有些实施例中，步骤4中，选择一条经过过孔的表层走线的步骤包括：
步骤41：筛选过孔数列和走线数列元素中，过孔的属性网络标号和表层走线属性网络标号相同的过孔和表层走线对应进行连接；
步骤42：将与过孔连接后的表层走线对应生成确定走线数列；
步骤43：遍历确定走线数列选择一个元素，即一条经过过孔的表层走线。
在有些实施例中，步骤6中，检查与所述表层走线连接的器件的引脚的个数是否大于设定的第一阈值的步骤包括：
步骤61：检查表层走线连接的过孔的数量；
步骤62：当表层走线连接一个过孔时，检查与所述表层走线连接的器件的引脚的个数是否大于设定的第一阈值；
步骤63：当表层走线连接过孔的数量大于1时，确定连接的过孔的数量N；
步骤64：检查与所述表层走线连接的器件的引脚的个数是否大于设定的第一阈值+N。
如图3所示，在有些实施例中，步骤7中，将表层走线连接的器件的引脚进行标记的步骤之后还包括：
SS7：判断确认走线数列的元素是否遍历完成；
若是，执行步骤9，否则执行步骤8；
步骤9：遍历器件数列和确定走线数列中的元素将函数数值变换成区域形状得到标记提示项；
步骤10：根据对应的坐标位置将检查结果进行可视化显示。
例如，抓取板卡内的所有的过孔和表层走线，板内的器件；根据器件name，检索板内0402的器件；通过表层走线、0402器件、Via孔检索超过4个连接的0402器件的PIN脚。其中0402为器件的封装号；
1、通过axlSelect()选择板内所有Via过孔和表层走线(Cline)，板内的器件(Symbol)，筛选放在数列listV(Via)和数列ListC(走线)，数列listS(器件)中；
以listV和ListC、ListS中的元素，listV＝list(Via1 Via2 Via3……),listC＝list(CL1 CL2 CL3 ……)，listS＝list(Symbol1 Symbol2 Symbol3 ……)。
2、抓取list里面的每个过孔Via，每条表层走线，每个器件的坐标位置。
3、遍历listS元素，每一个元素,通过axlSelect()再次选择板内的0402(name:SMR0402)的器件，放在数列listSM中，listSM＝list(Symbol1 Symbol2 Symbol3 ……)。
4、筛选listV和ListC数列元素中，Via孔的属性Net和表层走线属性Net相同的Via和线，连接成经过过孔的表层走线，放在数列ListN中，listN＝list(Net1 Net2 Net3……)。
5、通过筛选数列listSM和ListN,将数列listSM里面的0402器件,确认0402器件Pin脚上的属性Net,与数列ListN的对应的的VIA和走线的属性Net相关联，在相同坐标区域内的完全相同的属性Net。自动检查该区域的0402器件Pin脚上走线，是否超过4个Pin脚的连接点，如超过4个Pin脚连接点，高亮相连接走线的0402器件。
6、遍历数列listSM和ListN中元素，使用axlPolyFromDB函数数值变换成区域形状，使用axlPolyOperation函数对函数进行与操作，得到不符合提示项。
7、PCB工程师根据提示的不符合项进行修改确认。
如图4所示，本发明实施例还提供一种检查器件引脚连接的装置，包括获取模块、确定模块、走线选择模块、连接检查模块、网络标号检查模块、检查判断模块、标记模块；
获取模块，用于获取板内所有器件、过孔和表层走线以及各对应的坐标位置；
确定模块，用于确定待检查的器件；
走线选择模块，用于选择一条经过过孔的表层走线；
连接检查模块，用于检查所述表层走线连接的器件的引脚确定连接的器件；
网络标号检查模块，用于检查确定连接的器件的引脚的网络标号是否与确定的待检查器件的网络标号一致；
检查判断模块，用于若网络标号检查模块输出网络标号一致，检查与所述表层走线连接的器件的引脚的个数是否大于设定的第一阈值；
标记模块，用于当表层走线连接的器件的引脚的个数大于设定的第一阈值时，将表层走线连接的器件的引脚进行标记。
需要说明的是，本实施例中，获取模块，用于解析PCB板走线图获取板内所有器件、过孔和表层走线以及各对应的坐标位置；
数列生成模块，用于分别将获取的器件生成器件数列，将获取的过孔生成过孔数列，将获取的表层走线生成走线数列。
相应的，确定模块，具体用于根据待检查器件的名称遍历器件数列每个元素确定板内待检查的器件生成检查器件数列。
在有些实施例中，该装置还包括：筛选模块、设置连接模块；
筛选模块，用于筛选过孔数列网络标号和走线数列网络标号相同的元素；
设置连接模块，用于将过孔的属性网络标号和表层走线属性网络标号相同的过孔和表层走线对应进行连接；
数列生成模块，还用于将与过孔连接后的表层走线对应生成确定走线数列；
走线选择模块，用于从确定走线数列选择一个元素，即一条经过过孔的表层走线。
在有些实施例中，检查判断模块，具体用于检查表层走线连接的过孔的数量；当表层走线连接一个过孔时，检查与所述表层走线连接的器件的引脚的个数是否大于设定的第一阈值；当表层走线连接过孔的数量大于1时，确定连接的过孔的数量N；检查与所述表层走线连接的器件的引脚的个数是否大于设定的第一阈值+N。
在有些实施例中，该装置还包括提示项输入模块和显示模块；
提示项输入模块，用于遍历器件数列和确定走线数列中的元素将函数数值变换成区域形状得到标记提示项；
显示模块，用于根据对应的坐标位置将检查结果进行可视化显示。
本发明实施例提供的一种计算机设备，该设备可以包括：处理器、通信接口、存储器和总线，其中，处理器，通信接口，存储器通过总线完成相互间的通信。总线可以用于电子设备与传感器之间的信息传输。处理器可以调用存储器中的逻辑指令，以执行如下方法：步骤1：获取板内所有器件、过孔和表层走线以及各对应的坐标位置；步骤2：确定待检查的器件；步骤3：选择一条经过过孔的表层走线；步骤4：检查所述表层走线连接的器件的引脚确定连接的器件；步骤5：检查确定连接的器件的引脚的网络标号是否与确定的待检查器件的网络标号一致；若一致，执行步骤6，若不一致，执行步骤8；步骤6：检查与所述表层走线连接的器件的引脚的个数是否大于设定的第一阈值；若是，执行步骤7，否则，执行步骤8；步骤7：将表层走线连接的器件的引脚进行标记；步骤8：选择下一条经过一个过孔的表层走线，执行步骤4。
在一些具体的实施例中，被处理器执行的程序指令，具体可以实现以下步骤：步骤41：筛选过孔数列和走线数列元素中，过孔的属性网络标号和表层走线属性网络标号相同的过孔和表层走线对应进行连接；步骤42：将与过孔连接后的表层走线对应生成确定走线数列；步骤43：遍历确定走线数列选择一个元素，即一条经过过孔的表层走线。
在一些具体的实施例中，被处理器执行的程序指令，具体可以实现以下步骤：步骤61：检查表层走线连接的过孔的数量；步骤62：当表层走线连接一个过孔时，检查与所述表层走线连接的器件的引脚的个数是否大于设定的第一阈值；步骤63：当表层走线连接过孔的数量大于1时，确定连接的过孔的数量N；步骤64：检查与所述表层走线连接的器件的引脚的个数是否大于设定的第一阈值+N。
在一些具体的实施例中，被处理器执行的程序指令，具体可以实现以下步骤：步骤7中，将表层走线连接的器件的引脚进行标记的步骤之后还包括：SS7：判断确认走线数列的元素是否遍历完成；若是，执行步骤9，否则执行步骤8；步骤9：遍历器件数列和确定走线数列中的元素将函数数值变换成区域形状得到标记提示项；步骤10：根据对应的坐标位置将检查结果进行可视化显示。
此外，上述的存储器中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
本发明实施例提供一种非暂态计算机可读存储介质，该非暂态计算机可读存储介质存储计算机指令，该计算机指令使计算机执行上述方法实施例所提供的方法，例如包括：步骤1：获取板内所有器件、过孔和表层走线以及各对应的坐标位置；步骤2：确定待检查的器件；步骤3：选择一条经过过孔的表层走线；步骤4：检查所述表层走线连接的器件的引脚确定连接的器件；步骤5：检查确定连接的器件的引脚的网络标号是否与确定的待检查器件的网络标号一致；若一致，执行步骤6，若不一致，执行步骤8；步骤6：检查与所述表层走线连接的器件的引脚的个数是否大于设定的第一阈值；若是，执行步骤7，否则，执行步骤8；步骤7：将表层走线连接的器件的引脚进行标记；步骤8：选择下一条经过一个过孔的表层走线，执行步骤4。
在一些具体的实施例中，所述可读存储介质中被处理器执行的程序指令，具体可以实现以下步骤：步骤41：筛选过孔数列和走线数列元素中，过孔的属性网络标号和表层走线属性网络标号相同的过孔和表层走线对应进行连接；步骤42：将与过孔连接后的表层走线对应生成确定走线数列；步骤43：遍历确定走线数列选择一个元素，即一条经过过孔的表层走线。
在一些具体的实施例中，所述可读存储介质中被处理器执行的程序指令，具体可以实现以下步骤：步骤61：检查表层走线连接的过孔的数量；步骤62：当表层走线连接一个过孔时，检查与所述表层走线连接的器件的引脚的个数是否大于设定的第一阈值；步骤63：当表层走线连接过孔的数量大于1时，确定连接的过孔的数量N；步骤64：检查与所述表层走线连接的器件的引脚的个数是否大于设定的第一阈值+N。
在一些具体的实施例中，所述可读存储介质中被处理器执行的程序指令，具体可以实现以下步骤：步骤7中，将表层走线连接的器件的引脚进行标记的步骤之后还包括：SS7：判断确认走线数列的元素是否遍历完成；若是，执行步骤9，否则执行步骤8；步骤9：遍历器件数列和确定走线数列中的元素将函数数值变换成区域形状得到标记提示项；步骤10：根据对应的坐标位置将检查结果进行可视化显示。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种检查器件引脚连接的方法，其特征在于，包括如下步骤：
获取板内所有器件、过孔和表层走线以及各对应的坐标位置；
确定待检查的器件；
选择一条经过过孔的表层走线；
检查所述表层走线连接的引脚来确定连接的器件；
检查确定连接的器件的引脚的网络标号是否与确定的待检查器件的网络标号一致；
若一致，检查与所述表层走线连接的器件的引脚的个数是否大于设定的第一阈值 ；
当表层走线连接的器件的引脚的个数大于设定的第一阈值时，将表层走线连接的器件的引脚进行标记；
若不一致，或，当表层走线连接的器件的引脚的个数小于或等于设定的第一阈值时，选择下一条经过一个过孔的表层走线，执行步骤：检查所述表层走线连接的器件的引脚;
检查与所述表层走线连接的器件的引脚的个数是否大于设定的第一阈值的步骤包括：
检查表层走线连接的过孔的数量；
当表层走线连接一个过孔时，检查与所述表层走线连接的器件的引脚的个数是否大于设定的第一阈值；
当表层走线连接过孔的数量大于1时，确定连接的过孔的数量N；
检查与所述表层走线连接的器件的引脚的个数是否大于设定的第一阈值+N。
2.根据权利要求1所述的检查器件引脚连接的方法，其特征在于，该方法包括：
解析PCB板走线图获取板内所有器件、过孔和表层走线以及各对应的坐标位置；
分别将获取的器件生成器件数列，将获取的过孔生成过孔数列，将获取的表层走线生成走线数列。
3.根据权利要求2所述的检查器件引脚连接的方法，其特征在于，确定待检查的器件的步骤包括：
根据待检查器件的名称遍历器件数列每个元素确定板内待检查的器件生成检查器件数列。
4.根据权利要求3所述的检查器件引脚连接的方法，其特征在于，选择一条经过过孔的表层走线的步骤包括：
筛选过孔数列和走线数列元素中，过孔的属性网络标号和表层走线属性网络标号相同的过孔和表层走线对应进行连接；
将与过孔连接后的表层走线对应生成确定走线数列；
遍历确定走线数列选择一个元素，即一条经过过孔的表层走线。
5.根据权利要求4所述的检查器件引脚连接的方法，其特征在于，该方法还包括：
遍历器件数列和确定走线数列中的元素将函数数值变换成区域形状得到标记提示项；
根据对应的坐标位置将检查结果进行可视化显示。
6.一种检查器件引脚连接的装置，其特征在于，包括获取模块、确定模块、走线选择模块、连接检查模块、网络标号检查模块、检查判断模块、标记模块；
获取模块，用于获取板内所有器件、过孔和表层走线以及各对应的坐标位置；
确定模块，用于确定待检查的器件；
走线选择模块，用于选择一条经过过孔的表层走线；
连接检查模块，用于检查所述表层走线连接的器件的引脚确定连接的器件；
网络标号检查模块，用于检查确定连接的器件的引脚的网络标号是否与确定的待检查器件的网络标号一致；
检查判断模块，用于若网络标号检查模块输出网络标号一致，检查与所述表层走线连接的器件的引脚的个数是否大于设定的第一阈值 ；具体用于检查表层走线连接的过孔的数量；当表层走线连接一个过孔时，检查与所述表层走线连接的器件的引脚的个数是否大于设定的第一阈值；当表层走线连接过孔的数量大于1时，确定连接的过孔的数量N；检查与所述表层走线连接的器件的引脚的个数是否大于设定的第一阈值+N;
标记模块，用于当表层走线连接的器件的引脚的个数大于设定的第一阈值时，将表层走线连接的器件的引脚进行标记。
7.根据权利要求6所述的检查器件引脚连接的装置，其特征在于，该装置还包括筛选模块、设置连接模块、数列生成模块；
获取模块，用于解析PCB板走线图获取板内所有器件、过孔和表层走线以及各对应的坐标位置；
数列生成模块，用于分别将获取的器件生成器件数列，将获取的过孔生成过孔数列，将获取的表层走线生成走线数列；还用于将与过孔连接后的表层走线对应生成确定走线数列；
走线选择模块，用于从确定走线数列选择一个元素，即一条经过过孔的表层走线；
筛选模块，用于筛选过孔数列网络标号和走线数列网络标号相同的元素；
设置连接模块，用于将过孔的属性网络标号和表层走线属性网络标号相同的过孔和表层走线对应进行连接。
8.一种计算机设备，其特征在于，包括处理器和存储器，所述处理器和所述存储器通过总线完成相互间的通信；所述存储器存储有可被所述处理器执行的程序指令，所述处理器调用所述程序指令能够执行如权利要求1至5任一项所述的检查器件引脚连接的方法。
9.一种非暂态计算机可读存储介质，其特征在于，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令使所述计算机执行如权利要求1至5任一项所述的检查器件引脚连接的方法。
CN202111426072.9A 2021-11-26 2021-11-26 一种检查器件引脚连接的方法、装置、设备、存储介质 Active CN114254583B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111426072.9A CN114254583B (zh) 2021-11-26 2021-11-26 一种检查器件引脚连接的方法、装置、设备、存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111426072.9A CN114254583B (zh) 2021-11-26 2021-11-26 一种检查器件引脚连接的方法、装置、设备、存储介质

Publications (2)

Publication Number Publication Date
CN114254583A CN114254583A (zh) 2022-03-29
CN114254583B true CN114254583B (zh) 2023-11-03

Family

ID=80793435

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111426072.9A Active CN114254583B (zh) 2021-11-26 2021-11-26 一种检查器件引脚连接的方法、装置、设备、存储介质

Country Status (1)

Country Link
CN (1) CN114254583B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101236078A (zh) * 2007-02-02 2008-08-06 鸿富锦精密工业（深圳）有限公司 电容到过孔导线长度检查系统及方法
CN111339730A (zh) * 2020-01-19 2020-06-26 苏州浪潮智能科技有限公司 一种在pcb设计中检查器件位置的方法和装置
CN111368499A (zh) * 2020-02-29 2020-07-03 苏州浪潮智能科技有限公司 零件引脚走线方向检查方法、装置、设备及存储介质
CN111814421A (zh) * 2020-09-02 2020-10-23 苏州浪潮智能科技有限公司 一种表贴连接器引脚检查工具、方法、设备及介质
CN113673198A (zh) * 2021-08-22 2021-11-19 苏州浪潮智能科技有限公司 一种pcb中走线检查方法、系统、设备以及介质

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101236078A (zh) * 2007-02-02 2008-08-06 鸿富锦精密工业（深圳）有限公司 电容到过孔导线长度检查系统及方法
CN111339730A (zh) * 2020-01-19 2020-06-26 苏州浪潮智能科技有限公司 一种在pcb设计中检查器件位置的方法和装置
CN111368499A (zh) * 2020-02-29 2020-07-03 苏州浪潮智能科技有限公司 零件引脚走线方向检查方法、装置、设备及存储介质
CN111814421A (zh) * 2020-09-02 2020-10-23 苏州浪潮智能科技有限公司 一种表贴连接器引脚检查工具、方法、设备及介质
CN113673198A (zh) * 2021-08-22 2021-11-19 苏州浪潮智能科技有限公司 一种pcb中走线检查方法、系统、设备以及介质

Also Published As

Publication number Publication date
CN114254583A (zh) 2022-03-29

Similar Documents

Publication Publication Date Title
CN109543307B (zh) Pcb设计版图的开短路检查方法、检测系统及电子设备
CN109241681B (zh) 回流焊的仿真优化方法、系统、计算机存储介质及设备
JPH0434951A (ja) プリント配線板の検査方法
CN111880076B (zh) 一种信号测试点检测方法、系统及相关组件
US9147034B1 (en) Circuit layout verification method
US7657853B2 (en) Verification apparatus, design verification method, and computer aided design apparatus
CN111737945A (zh) 一种pcb板的背钻设计方法、系统、终端及存储介质
CN115988750A (zh) 一种基于逆向技术的pcb电路板制作方法及系统
KR20120086410A (ko) 자동광학검사기의 티칭데이터 자동 생성 장치 및 그 방법
CN114254583B (zh) 一种检查器件引脚连接的方法、装置、设备、存储介质
CN107895064B (zh) 元器件极性检测方法、系统、计算机可读存储介质及设备
US8117585B2 (en) System and method for testing size of vias
US7263682B2 (en) System and method for calculating trace lengths of a PCB layout
CN115081389A (zh) 一种印刷电路板走线检查方法、装置、设备、存储介质
JP4480947B2 (ja) 製品検査内容設定方法、製品検査内容変更方法、製品検査内容設定システム及び製品検査内容変更システム
JP2018132877A (ja) プリント基板の測定点設定システム、測定点設定方法及び測定点設定プログラム
US20050075820A1 (en) Method for checking test points of printed circuit board layout text data before plotting the printed circuit board layout map
CN112946365A (zh) 自动制作阻抗测试文件的方法、电子设备及存储介质
US20080288443A1 (en) Customizable Joint Type Assignment Method And Apparatus
CN112528587B (zh) 一种pcb背钻孔塞孔需求判断方法、系统、终端及存储介质
CN111752886B (zh) 一种基于Excel的PCB板间互联信号检查方法及系统
CN114004193B (zh) 一种pcb上锡风险的标识方法及相关装置
JP2001092874A (ja) プリント基板設計装置
TWI830565B (zh) 印刷電路板的通孔及連接器引腳自動檢查方法
CN112307707B (zh) 一种用于多芯片组件的可制造性审查方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant