JPH1173444A - パターン幅の検査方法ならびにレイアウト設計システム - Google Patents
パターン幅の検査方法ならびにレイアウト設計システムInfo
- Publication number
- JPH1173444A JPH1173444A JP9234494A JP23449497A JPH1173444A JP H1173444 A JPH1173444 A JP H1173444A JP 9234494 A JP9234494 A JP 9234494A JP 23449497 A JP23449497 A JP 23449497A JP H1173444 A JPH1173444 A JP H1173444A
- Authority
- JP
- Japan
- Prior art keywords
- width
- pattern
- patterns
- layout design
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
プ部品、SOP、SOJ、PLCCのパッドに配線され
たパターン幅をチェックし、異なる場合、そのパターン
幅を自動修正することによりマンハッタン現象の防止を
はかることのできる、パッドに配線されたパターンの幅
の検査方法、ならびにレイアウト設計システムを構築す
ることを課題とする。 【解決手段】 本発明は、検査を行なうべき部品を特定
するとともに、その部品のパッド両端に配線されたパタ
ーンの幅の差の許容値を指定する入力装置3、記憶装置
2にあらかじめ格納されるレイアウト設計データから基
板上の部品データを取り出し、その部品に接続されたパ
ターンの幅の差を演算する演算装置1、その差があらか
じめ指定された許容値を超えていたときにエラー通知を
行なう出力装置4で構成される。また、パターン幅の差
があらかじめ指定される許容値を超えると判断されたと
き一方のパターンの幅を変更する演算装置1も付加され
る。
Description
レイアウト設計に用いて好適な、パッドに配線されたパ
ターンの幅の検査方法、ならびにレイアウト設計システ
ムに関する。
いて、CAD/CAM(Computer Aided Design/Co
mputer Aided Manufacturing )システムが発展し、
その利用が不可欠になった。発展を続ける背景には、設
計対象とつれるPWBが高密度化をたどり、搭載部品の
高性能化や製造技術の向上、システムの中核をなすCP
Uをはじめとするハードウェアのパフォーマンスの向上
がある。システム性能は勿論ソフトウェアによって決定
され、最近ではWindowsやUNIX等汎用OSで
動作するCADアプリケーションも出現するに至った。
イアウト設計のフローを示す。システムには各フローに
従ってモジュール構造のプログラムが内蔵され、レイア
ウト設計システムが構築される。回路情報入力の後レイ
アウト設計に入るが、このレイアウト設計においては部
品位置、パターン配線、デザインルールチェック、製造
資料作成の各処理ステップを踏む。ディスプレイ上で対
話しながら部品位置の作業を行い、例えば、ピン間3本
配線のアルゴリズムに従い配線パターンの引き回しがな
される。そして、部品が正しく配置されているか否か、
パターン間隔のチェック等デザインルールのチェックを
行ない、最終的に製造、検査用データを付加しCAMデ
ータを作成する。
板の上に配置されるチップ部品は、部品を基板にリフロ
ー方式にて半田付けする場合、以下に示す不具合が発生
することがある。即ち、図4に示すように、チップ部品
のパッドに配線されたパターンの幅が左右で極端に異な
ると、左右のパッドで熱容量の差が生じ、図5に示すチ
ップ立ちと呼ばれる、マンハッタン現象が発生する。具
体的には、太いパターンが配線されたパッドが半田付け
できずに浮いてしまう。また、SOP、SOJ、PLC
C等の部品でも図6に示すようにそれぞれのパッドに配
線されたパターンの幅が極端に異なると同様の問題が発
生する。従来は上記の不具合があるか設計者が目視で確
認しており、確認のために時間を要す、あるいは見落と
すことがあるといった欠点を有していた。
1はチップ部品、42〜44はパッド、45〜47は配
線パターンを示す。
あり、基板のレイアウト設計時に、チップ部品、SO
P、SOJ、PLCCのパッドに配線されたパターン幅
をチェックし、異なる場合、そのパターン幅を自動修正
することによりマンハッタン現象の防止をはかることの
できる、パッドに配線されたパターンの幅の検査方法、
ならびにレイアウト設計システムを提供することを目的
とする。
れたパターンの幅の検査方法は、CADを使用してプリ
ント基板に実装される部品の配置とパターンの配線を行
なうレイアウト設計システムにおいて、プリント基板上
の指定された部品のパッド両端に配線されるパターンの
幅を比較し、そのパターンの幅があらかじめ指定された
許容値を超えていたときにエラー通知を行なうことを特
徴とする。更に、パターン幅の修正指示がなされたと
き、一方のパターンの幅を、あらかじめ指定されるパタ
ーン幅の差の許容値の範囲に変更することも特徴とす
る。ここでの変更は、一方のパターンの幅を他方のパタ
ーンの幅±幅の差の許容値に変更する。
は、検査を行なうべき部品を特定するとともに、その部
品のパッド両端に配線されたパターンの幅の差の許容値
を指定する入力装置と、記憶装置にあらかじめ格納され
るレイアウト設計データから基板上の部品データを取り
出し、その部品に接続されたパターンの幅の差を演算す
る演算装置と、その差があらかじめ指定された許容値を
超えていたときにエラー通知を行なう出力装置とを具備
することを特徴とする。また、特定された部品の両端パ
ターンの幅の検査の他に、その結果によってはパターン
幅の修正を指示する入力装置と、パターン幅の差があら
かじめ指定される許容値を超えると判断されたとき一方
のパターンの幅を変更する演算装置とを更に具備するこ
とも特徴とする。上記演算装置は、一方のパターンの幅
を他方のパターンの幅±幅の差の許容値に変更する。
る工数が削減され、検査漏れやミスの防止がはかれる。
アウト設計CADシステムの構成例を示すブロック図で
ある。図において、1は、CPU、2は主記憶、ハード
ディスク等外部記憶を含む記憶装置、3はキーボード、
マウス等入力装置、4はディスプレイ、プリンタ等出力
装置である。記憶装置2には、図示せぬオペレーティン
グシステム(OS)の他に、本発明のパッドに配線され
たパターンの幅のチェックを行なう処理プログラム2
4、この処理プログラム24が使用する作業領域21、
22、23が割り付けられ記憶される。
ーンの幅のチェック方法を実現する処理プログラムに従
う処理の流れを示す図である。
ながら図1に示すプリント基板レイアウト設計システム
の動作について詳細に説明する。まず、設計者は、入力
装置3を介してパッドに配線されたパターンの幅の差の
許容値、即ち、部品のパッドに配線されたパターンの幅
が、例えば0.5mm異なっても良ければ、システムに
対し、データ“0.5mm”を入力する。また、どの部
品に対し検査ならびに自動修正を行なうのか、対象とす
る部品の種類を指定する。ここで指定入力されたデータ
は、記憶装置2の領域22と23に格納される。このこ
とにより、設計者は、システムを利用して部品の配置と
パターンの配線を行なう。このとき、基板上に配置され
た部品の座標、種類、パターンの座標、配線層、幅、ど
の部品にどのパッドに、どのパターンが配線されるかを
示す情報等がレイアウト設計データとして、記憶装置2
の作業領域21に格納される。
品の左右のパッドに配線されたパターンの幅を検査する
ことを実現する処理プログラム24の起動を指示する。
また、このとき、パターン幅を自動修正する場合は自動
修正のオプションを指定する。
ラム24に基づき、記憶領域21に格納されてあるレイ
アウト設計データから、基板上のチップ部品のデータを
取り出す。また、レイアウト設計データとして格納され
た、「どの部品のパッドにどのパターンが配線されてい
るかを示す情報」を使用して、パッドに配線されたパタ
ーンの幅を取り出す。そして、部品に接続されたパター
ンの幅の差を求める。即ち、ここでは、1つの部品に複
数のパッドがある場合、全てのパッドに配線されたパタ
ーン、それぞれの幅の差を求める。ここで、パターン幅
の差が先に入力された許容値“0.5mm”以上であっ
た場合、出力装置4を使用して設計者にエラー通知を行
なう。
る旨、入力装置3を介して指定した場合には、パターン
の幅の差が許容値を越えると判定されたパターンの幅を
変更する。ここでは、太い幅を持つパターンの幅を、細
い幅を持つパターンの幅と、幅の差の許容値とを足した
ものに変更する。検査のみが指示された場合、この処理
は省略される。
定された全ての部品に対して行なわれる。
パターンが配線された時点で検査と修正がリアルタイム
に行なわれるものであって、基板が常に正しい状態でレ
イアウト設計が進められる。このとき、検査と修正の対
象となるのは全てのパッドに配線が終わった部品のみと
なる。
板上の指定された部品のパッド両端に配線されるパター
ンの幅を比較し、そのパターンの幅があらかじめ指定さ
れた許容値を超えていたときにエラー通知を行なうもの
であり、このことにより、これまで目視で行なわれてい
た検査を自動化することにより、検査に要する工数を削
減することができ、また、検査漏れやミスを防止するこ
とができる。更に、エラーと判定されたパターンの幅を
自動修正することにより、修正に要する工数の削減、あ
るいは修正漏れやミスの防止ができる。1個の部品のパ
ッド全てにパターン配線がなされた時点で上記の検査と
修正がリアルタイムになされることにより、常に基板が
正しい状態でレイアウト設計を進めることができる。
すブロック図、
査方法がプログラムされた内容をフローチャートで示す
図、
の流れを示す図、
が左右で極端に異なっていた場合のチップ部品の実装配
置の例を示す図、
図、
る場合のチツプ部品の実装配置の例を示す図、
置、21…作業領域(レイアウト設計データ)、22・
23…作業領域(パラメータ)、24…処理プログラ
ム、
ウト設計システム
レイアウト設計に用いて好適な、パッドに配線されたパ
ターンの幅の検査方法、ならびにレイアウト設計システ
ムに関する。
いて、CAD/CAM(Computer Aided Design/Co
mputer Aided Manufacturing )システムが発展し、
その利用が不可欠になった。発展を続ける背景には、設
計対象とつれるPWBが高密度化をたどり、搭載部品の
高性能化や製造技術の向上、システムの中核をなすCP
Uをはじめとするハードウェアのパフォーマンスの向上
がある。システム性能は勿論ソフトウェアによって決定
され、最近ではWindowsやUNIX等汎用OSで
動作するCADアプリケーションも出現するに至った。
イアウト設計のフローを示す。システムには各フローに
従ってモジュール構造のプログラムが内蔵され、レイア
ウト設計システムが構築される。回路情報入力の後レイ
アウト設計に入るが、このレイアウト設計においては部
品位置、パターン配線、デザインルールチェック、製造
資料作成の各処理ステップを踏む。ディスプレイ上で対
話しながら部品配置の作業を行い、例えば、ピン間3本
配線のアルゴリズムに従い配線パターンの引き回しがな
される。そして、部品が正しく配置されているか否か、
パターン間隔のチェック等デザインルールのチェックを
行ない、最終的に製造、検査用データを付加しCAMデ
ータを作成する。
板の上に配置されるチップ部品は、部品を基板にリフロ
ー方式にて半田付けする場合、以下に示す不具合が発生
することがある。即ち、図4に示すように、チップ部品
のパッドに配線されたパターンの幅が左右で極端に異な
ると、左右のパッドで熱容量の差が生じ、図5に示すチ
ップ立ちと呼ばれる、マンハッタン現象が発生する。図
5において、(a)は部品41の実装面を横から、
(b)は上から見た図であり、チップ部品のパッドに配
線されたパターン幅の差(X−Y)が極端に大きいこと
により、太いパターンが配線されたパッド43が半田付
けできずに浮いてしまうという現象が生じる。また、S
OP、SOJ、PLCC等の部品でも図6に示すように
それぞれのパッドに配線されたパターンの幅が極端に異
なると同様の問題が発生する。従来は上記の不具合があ
るか設計者が目視で確認しており、確認のために時間を
要す、あるいは見落とすことがあるといった欠点を有し
ていた。
1はチップ部品、42〜44はパッド、45〜47は配
線パターンを示す。
あり、基板のレイアウト設計時に、チップ部品、SO
P、SOJ、PLCCのパッドに配線されたパターン幅
をチェックし、異なる場合、そのパターン幅を自動修正
することによりマンハッタン現象の防止をはかることの
できる、パッドに配線されたパターンの幅の検査方法、
ならびにレイアウト設計システムを提供することを目的
とする。
れたパターンの幅の検査方法は、CADを使用してプリ
ント基板に実装される部品の配置とパターンの配線を行
なうレイアウト設計システムにおいて、プリント基板上
の指定された部品のパッド両端に配線されるパターンの
幅を比較し、そのパターンの幅があらかじめ指定された
許容値を超えていたときにエラー通知を行なうことを特
徴とする。更に、パターン幅の修正指示がなされたと
き、一方のパターンの幅を、あらかじめ指定されるパタ
ーン幅の差の許容値の範囲に変更することも特徴とす
る。ここでの変更は、一方のパターンの幅を他方のパタ
ーンの幅±幅の差の許容値に変更する。
は、検査を行なうべき部品を特定するとともに、その部
品のパッド両端に配線されたパターンの幅の差の許容値
を指定する入力装置と、記憶装置にあらかじめ格納され
るレイアウト設計データから基板上の部品データを取り
出し、その部品に接続されたパターンの幅の差を演算す
る演算装置と、その差があらかじめ指定された許容値を
超えていたときにエラー通知を行なう出力装置とを具備
することを特徴とする。また、特定された部品の両端パ
ターンの幅の検査の他に、その結果によってはパターン
幅の修正を指示する入力装置と、パターン幅の差があら
かじめ指定される許容値を超えると判断されたとき一方
のパターンの幅を変更する演算装置とを更に具備するこ
とも特徴とする。上記演算装置は、一方のパターンの幅
を他方のパターンの幅±幅の差の許容値に変更する。
る工数が削減され、検査漏れやミスの防止がはかれる。
アウト設計CADシステムの構成例を示すブロック図で
ある。図において、1は、CPU、2は主記憶、ハード
ディスク等外部記憶を含む記憶装置、3はキーボード、
マウス等入力装置、4はディスプレイ、プリンタ等出力
装置である。記憶装置2には、図示せぬオペレーティン
グシステム(OS)の他に、本発明のパッドに配線され
たパターンの幅のチェックを行なう処理プログラム2
4、この処理プログラム24が使用する作業領域21、
22、23が割り付けられ記憶される。
ーンの幅のチェック方法を実現する処理プログラムに従
う処理の流れを示す図である。
ながら図1に示すプリント基板レイアウト設計システム
の動作について詳細に説明する。まず、設計者は、入力
装置3を介してパッドに配線されたパターンの幅の差
(図5を引用した場合、X−Y)の許容値、即ち、部品
のパッドに配線されたパターンの幅が、例えば0.5m
m異なっても良ければ、システムに対し、データ“0.
5mm”を入力する。また、どの部品に対し検査ならび
に自動修正を行なうのか、対象とする部品の種類を指定
する。ここで指定入力されたデータは、記憶装置2の領
域22と23に格納される。このことにより、設計者
は、システムを利用して部品の配置とパターンの配線を
行なう。このとき、基板上に配置された部品の座標、種
類、パターンの座標、配線層、幅、どの部品にどのパッ
ドにどのパターンが配線されるかを示す情報等がレイア
ウト設計データとして、記憶装置2の作業領域21に格
納される。
品の左右のパッドに配線されたパターンの幅を検査する
ことを実現する処理プログラム24の起動を指示する。
また、このとき、パターン幅を自動修正する場合は自動
修正のオプションを指定する。
ラム24に基づき、記憶領域21に格納されてあるレイ
アウト設計データから、基板上のチップ部品のデータを
取り出す。また、レイアウト設計データとして格納され
た、「どの部品のパッドにどのパターンが配線されてい
るかを示す情報」を使用して、パッドに配線されたパタ
ーンの幅を取り出す。そして、部品に接続されたパター
ンの幅の差を求める。即ち、ここでは、1つの部品に複
数のパッドがある場合、全てのパッドに配線されたパタ
ーン、それぞれの幅の差を求める。ここで、パターン幅
の差が先に入力された許容値“0.5mm”以上であっ
た場合、出力装置4を使用して設計者にエラー通知を行
なう。
る旨、入力装置3を介して指定した場合には、パターン
の幅の差が許容値を越えると判定されたパターンの幅を
変更する。ここでは、太い幅を持つパターンの幅を、細
い幅を持つパターンの幅と、幅の差の許容値とを足した
ものに変更する(逆も可)。検査のみが指示された場
合、この処理は省略される。
定された全ての部品に対して行なわれる。
パターンが配線された時点で検査と修正がリアルタイム
に行なわれるものであって、基板が常に正しい状態でレ
イアウト設計が進められる。このとき、検査と修正の対
象となるのは全てのパッドに配線が終わった部品のみと
なる。
板上の指定された部品のパッド両端に配線されるパター
ンの幅を比較し、そのパターンの幅があらかじめ指定さ
れた許容値を超えていたときにエラー通知を行なうもの
であり、このことにより、これまで目視で行なわれてい
た検査を自動化することにより、検査に要する工数を削
減することができ、また、検査漏れやミスを防止するこ
とができる。更に、エラーと判定されたパターンの幅を
自動修正することにより、修正に要する工数の削減、あ
るいは修正漏れやミスの防止ができる。1個の部品のパ
ッド全てにパターン配線がなされた時点で上記の検査と
修正がリアルタイムになされることにより、常に基板が
正しい状態でレイアウト設計を進めることができる。
すブロック図、
査方法がプログラムされた内容をフローチャートで示す
図、
の流れを示す図、
が左右で極端に異なっていた場合のチップ部品の実装配
置の例を示す図、
図、
る場合のチツプ部品の実装配置の例を示す図、
置、21…作業領域(レイアウト設計データ)、22・
23…作業領域(パラメータ)、24…処理プログラ
ム、
Claims (6)
- 【請求項1】 CADを使用してプリント基板に実装さ
れる部品の配置とパターンの配線を行なうレイアウト設
計システムにおいて、プリント基板上の指定された部品
のパッド両端に配線されるパターンの幅を比較し、その
パターンの幅があらかじめ指定された許容値を超えてい
たときにエラー通知を行なうことを特徴とするパターン
幅の検査方法。 - 【請求項2】 更にパターン幅の修正指示がなされたと
き、一方のパターンの幅を、あらかじめ指定されるパタ
ーン幅の差の許容値の範囲に変更することを特徴とする
請求項1記載のパターンの幅の検査方法。 - 【請求項3】 一方のパターンの幅を他方のパターンの
幅±幅の差の許容値に変更することを特徴とする請求項
2記載のパッドに配線されたパターン幅の検査方法。 - 【請求項4】 検査を行なうべき部品を特定するととも
に、その部品のパッド両端に配線されたパターンの幅の
差の許容値を指定する入力装置と、記憶装置にあらかじ
め格納されるレイアウト設計データから基板上の部品デ
ータを取り出し、その部品に接続されたパターンの幅の
差を演算する演算装置と、その差があらかじめ指定され
た許容値を超えていたときにエラー通知を行なう出力装
置とを具備することを特徴とするレイアウト設計システ
ム。 - 【請求項5】 特定された部品の両端パターンの幅の検
査の他に、その結果によってはパターン幅の修正を指示
する入力装置と、パターン幅の差があらかじめ指定され
る許容値を超えると判断されたとき一方のパターンの幅
を変更する演算装置とを更に具備することを特徴とする
請求項4記載のレイアウト設計システム。 - 【請求項6】 上記演算装置は、一方のパターンの幅を
他方のパターンの幅±幅の差の許容値に変更することを
特徴とする請求項5記載のレイアウト設計システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9234494A JPH1173444A (ja) | 1997-08-29 | 1997-08-29 | パターン幅の検査方法ならびにレイアウト設計システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9234494A JPH1173444A (ja) | 1997-08-29 | 1997-08-29 | パターン幅の検査方法ならびにレイアウト設計システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1173444A true JPH1173444A (ja) | 1999-03-16 |
Family
ID=16971915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9234494A Pending JPH1173444A (ja) | 1997-08-29 | 1997-08-29 | パターン幅の検査方法ならびにレイアウト設計システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1173444A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7322019B2 (en) | 2001-07-11 | 2008-01-22 | Fujitsu Limited | Electronic circuit designing method and apparatus, and storage medium |
-
1997
- 1997-08-29 JP JP9234494A patent/JPH1173444A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7322019B2 (en) | 2001-07-11 | 2008-01-22 | Fujitsu Limited | Electronic circuit designing method and apparatus, and storage medium |
US7398497B2 (en) | 2001-07-11 | 2008-07-08 | Fujitsu Limited | Electronic circuit designing method apparatus for designing an electronic circuit, and storage medium for storing an electronic circuit designing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6275971B1 (en) | Methods and apparatus for design rule checking | |
US20050086626A1 (en) | Electronic circuit designing method and apparatus, and storage medium | |
Mitzner | Complete PCB design using OrCAD Capture and PCB editor | |
JP4719657B2 (ja) | 配置モデル作成装置、配置モデル作成方法および配置モデル作成プログラム | |
US20080109773A1 (en) | Analyzing Impedance Discontinuities In A Printed Circuit Board | |
US7073142B2 (en) | Wiring diagram verifying method, program, and apparatus | |
CN109543308B (zh) | 一种验证设计规则检查脚本的方法 | |
US20020083400A1 (en) | Method and apparatus for generating package geometries | |
JPH1173444A (ja) | パターン幅の検査方法ならびにレイアウト設計システム | |
JP4589207B2 (ja) | 回路デザイン電気的チェックシステム | |
JP2002171099A (ja) | 回路基板の実装品質チェック方法及びその装置 | |
JP2010147322A (ja) | 部品実装機の三次元搭載データ作成方法 | |
JP2621506B2 (ja) | トリム・データ生成方法 | |
JP2011133990A (ja) | プリント配線板の電圧降下算定装置、算定方法、及び算定プログラム | |
US7146579B2 (en) | VRML interface software for image and data compilation | |
JP3181353B2 (ja) | 多層プリント配線板設計cad装置 | |
JP2000207438A (ja) | プリント配線板設計支援装置 | |
JP3095307B2 (ja) | 電気部品自動配置装置及び電気部品の自動配置方法 | |
CN114528798A (zh) | 印刷电路板元件检查方法及其系统 | |
JP3369814B2 (ja) | 部品シンボル情報作成装置およびこれを用いたcadシステム | |
JP2731052B2 (ja) | シルクマスクパターン自動作成方法 | |
JP2978667B2 (ja) | プリント基板配線処理方式 | |
JP3630242B2 (ja) | 基板cadシステムにおけるクリアランスチェック処理方法 | |
US20100199233A1 (en) | Uniquely Marking Products And Product Design Data | |
JP2697678B2 (ja) | 実装部品のブリッジ検査対象登録方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050323 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050428 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20130520 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130520 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term |