JP4589207B2 - 回路デザイン電気的チェックシステム - Google Patents
回路デザイン電気的チェックシステム Download PDFInfo
- Publication number
- JP4589207B2 JP4589207B2 JP2005261368A JP2005261368A JP4589207B2 JP 4589207 B2 JP4589207 B2 JP 4589207B2 JP 2005261368 A JP2005261368 A JP 2005261368A JP 2005261368 A JP2005261368 A JP 2005261368A JP 4589207 B2 JP4589207 B2 JP 4589207B2
- Authority
- JP
- Japan
- Prior art keywords
- pin
- circuit design
- power supply
- power down
- check system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
2 記憶装置
3 表示装置
4 キーボード
5 マウス
11 供給電源ピン設定部
12 トレーラント値設定部
13 パーシャルパワーダウン対応有無設定部
14 実装/非実装指定部
15 ピンI/F電圧特定部
16 トレーラント値算出部
17 部品間接続チェック部
18 電源名指定部
19 接続関係チェック部
21 部品情報画面
22 電源リスト画面
Claims (4)
- PCBもしくはPWBに配置される部品のデザインルールチェックを行うシステムであって、
回路デザインでの部品に電気情報を付加するにあたり、各入出力ピンに対して供給電源ピンを指定する手段と、
上記供給電源ピンの指定に基づき、その供給電圧から各ピンのI/F電圧を特定する手段と、
接続されるピンの上記I/F電圧を比較することにより接続違反の可否を判断する手段とを備え、
使用する電源に合わせて各部品のピンの電気的な値を変更せずに、部品間の接続違反を検出することを特徴とする回路デザイン電気的チェックシステム。 - 請求項1に記載の回路デザイン電気的チェックシステムにおいて、
各入出力ピンのトレーラント値に式を設定する手段を備え、
供給される電源電圧値によりチェックすべき電圧を可変にすることを特徴とする回路デザイン電気的チェックシステム。 - 請求項1または2のいずれか一項に記載の回路デザイン電気的チェックシステムにおいて、
各入出力ピンに対してパーシャルパワーダウンへの対応の有無を設定する手段と、
パーシャルパワーダウンの対象電源を指定する手段と、
ピンがパーシャルパワーダウンの対象となるか、および、ピンがパーシャルパワーダウンに対応しているかに基づき、パーシャルパワーダウン時の接続関係をチェックする手段とを備え、
部分的な電源ダウンに対応した回路構成か否かを確認することを特徴とする回路デザイン電気的チェックシステム。 - 請求項1乃至3のいずれか一項に記載の回路デザイン電気的チェックシステムにおいて、
部品の実装/非実装を指定する手段を備え、
指定された実装/非実装の状態での電気的なチェックを行うことを特徴とする回路デザイン電気的チェックシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005261368A JP4589207B2 (ja) | 2005-09-08 | 2005-09-08 | 回路デザイン電気的チェックシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005261368A JP4589207B2 (ja) | 2005-09-08 | 2005-09-08 | 回路デザイン電気的チェックシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007072913A JP2007072913A (ja) | 2007-03-22 |
JP4589207B2 true JP4589207B2 (ja) | 2010-12-01 |
Family
ID=37934282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005261368A Expired - Fee Related JP4589207B2 (ja) | 2005-09-08 | 2005-09-08 | 回路デザイン電気的チェックシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4589207B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5020048B2 (ja) * | 2007-12-11 | 2012-09-05 | 株式会社リコー | プリント基板間電気的接続チェックシステム |
JP6205970B2 (ja) * | 2013-08-20 | 2017-10-04 | 株式会社リコー | 回路デザイン電気的チェックシステム |
CN113655263A (zh) * | 2021-07-22 | 2021-11-16 | 广芯微电子(广州)股份有限公司 | 一种芯片设计的信号连接电压检测方法、装置及存储介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05210704A (ja) * | 1990-10-09 | 1993-08-20 | Ricoh Co Ltd | プリント配線基板設計支援装置 |
JP2002015018A (ja) * | 2000-06-30 | 2002-01-18 | Fujitsu Ltd | 半導体装置の設計方法及び記録媒体 |
JP2003345853A (ja) * | 2002-05-27 | 2003-12-05 | Matsushita Electric Ind Co Ltd | 多電源集積回路の検証方法およびその検証装置 |
JP2004348406A (ja) * | 2003-05-22 | 2004-12-09 | Matsushita Electric Ind Co Ltd | 半導体回路の検証方法および検証装置 |
JP2005071283A (ja) * | 2003-08-27 | 2005-03-17 | Fuji Electric Holdings Co Ltd | 回路図チェック装置、及びプログラム |
-
2005
- 2005-09-08 JP JP2005261368A patent/JP4589207B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05210704A (ja) * | 1990-10-09 | 1993-08-20 | Ricoh Co Ltd | プリント配線基板設計支援装置 |
JP2002015018A (ja) * | 2000-06-30 | 2002-01-18 | Fujitsu Ltd | 半導体装置の設計方法及び記録媒体 |
JP2003345853A (ja) * | 2002-05-27 | 2003-12-05 | Matsushita Electric Ind Co Ltd | 多電源集積回路の検証方法およびその検証装置 |
JP2004348406A (ja) * | 2003-05-22 | 2004-12-09 | Matsushita Electric Ind Co Ltd | 半導体回路の検証方法および検証装置 |
JP2005071283A (ja) * | 2003-08-27 | 2005-03-17 | Fuji Electric Holdings Co Ltd | 回路図チェック装置、及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP2007072913A (ja) | 2007-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2017088540A1 (zh) | 一种基于元器件管脚连接关系进行网表比较的方法 | |
JP2015517731A (ja) | Smt装置の高速プロセスシステム及び方法 | |
CN100377037C (zh) | 内存电压信号产生电路 | |
JP4589207B2 (ja) | 回路デザイン電気的チェックシステム | |
TW201310267A (zh) | 佈線檢查系統及方法 | |
CN115392159A (zh) | 一种集成电路版图设计教学辅助系统 | |
KR20080052368A (ko) | Cad 장치 및 cad 프로그램을 기록한 컴퓨터로판독가능한 기록 매체 | |
JP2008310573A (ja) | Cad図面の表示方法 | |
JP6205970B2 (ja) | 回路デザイン電気的チェックシステム | |
US8336020B2 (en) | Computing device and method for inspecting layout of printed circuit board | |
JP4544118B2 (ja) | 回路検証システムと方法、及びプログラム | |
JP2001175702A (ja) | 回路設計方法 | |
JP2006085576A (ja) | 半導体集積回路のレイアウト方法、半導体集積回路のレイアウトプログラムおよび半導体集積回路のレイアウトシステム | |
US20100269080A1 (en) | Computer-aided design system and method for simulating pcb specifications | |
CN112329378A (zh) | 印刷电路板设计的限高检测方法、装置、设备及存储介质 | |
TW201222304A (en) | Method for setting width of printed circuit board trace | |
JP4862899B2 (ja) | デバイスシミュレーションモデル生成装置およびデバイスシミュレーションモデル生成方法 | |
JP6322928B2 (ja) | 回路デザイン電気的チェックシステムおよびプログラム | |
JPWO2009037738A1 (ja) | 引出し配線方法、引出し配線プログラムおよび引出し配線装置 | |
JP7332177B2 (ja) | 支援装置、支援方法及びプログラム | |
JP3192821B2 (ja) | プリント配線板設計装置 | |
JP2008112388A (ja) | Cadシステム | |
JP2010157194A (ja) | シミュレーション用ネットリスト生成装置 | |
JP2006344150A (ja) | 半導体集積回路設計支援システム及びプログラム | |
JP3223967B2 (ja) | プリント基板配置処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100909 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4589207 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |