WO2017088540A1 - 一种基于元器件管脚连接关系进行网表比较的方法 - Google Patents

一种基于元器件管脚连接关系进行网表比较的方法 Download PDF

Info

Publication number
WO2017088540A1
WO2017088540A1 PCT/CN2016/096912 CN2016096912W WO2017088540A1 WO 2017088540 A1 WO2017088540 A1 WO 2017088540A1 CN 2016096912 W CN2016096912 W CN 2016096912W WO 2017088540 A1 WO2017088540 A1 WO 2017088540A1
Authority
WO
WIPO (PCT)
Prior art keywords
array
pcb
schematic
subset
netlist
Prior art date
Application number
PCT/CN2016/096912
Other languages
English (en)
French (fr)
Inventor
毛忠宇
刘志瑞
郭东胜
Original Assignee
广州兴森快捷电路科技有限公司
深圳市兴森快捷电路科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 广州兴森快捷电路科技有限公司, 深圳市兴森快捷电路科技股份有限公司 filed Critical 广州兴森快捷电路科技有限公司
Priority to US15/778,156 priority Critical patent/US10592631B2/en
Publication of WO2017088540A1 publication Critical patent/WO2017088540A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design

Definitions

  • the invention relates to the field of printed circuit board design in electronic design automation, and in particular to a method for comparing electronic design netlists.
  • PCB Printed Circuit Board printed circuit board, also known as PWB Printed Wire Board.
  • Netlist Indicates the connection relationship of each device in the PCB or schematic.
  • the EDA technology is to use the computer as a tool.
  • the designer designs the PCB based on the circuit schematic diagram on the EDA software platform to realize the functions required by the circuit designer.
  • the design of the printed circuit board mainly refers to the layout design, which needs to consider the layout of the external connection, the optimized layout of the internal electronic components, the optimized layout of the metal wiring and the through holes, and the like.
  • the schematic and PCB diagrams have netlists. For example, several device pins in an EDA schematic design software are connected in the net list as:
  • B3-IN2 indicates the network name after the pins are connected together.
  • L45-1, X6-3, and C753-1 indicate one leg of the L45 component, three pins of the X6 component, and one pin of the C753 component, respectively.
  • the network name of each connection relationship between the schematic and the PCB netlist part should be the same, but the network name may be changed due to improper operation or different EDA software conversion, but the component pins are The connection relationship has not changed.
  • the PCB netlist in the following EDA LAYOUT routing design software corresponds to some pins in the above schematic diagram, and is represented in the netlist as:
  • ⁇ TESTA ⁇ indicates the network name after the pins are connected together.
  • ⁇ L45 ⁇ - ⁇ 1 ⁇ , ⁇ X6 ⁇ - ⁇ 3 ⁇ , ⁇ C753 ⁇ - ⁇ 1 ⁇ respectively indicate the 1 pin of the L45 component, the 3 pin of the X6 component, and the 1 pin of the C753 component.
  • the requirements for the data format of the software system are different.
  • the format of the network name and the pin name in the PCB layout software is slightly different, that is, the data is wrapped with " ⁇ ".
  • the connection relationship with the component pins in the schematic netlist is the same, only the network name of the first item is changed (B3-IN2 becomes TESTA).
  • the connection relationship between the PCB and the schematic diagram is unmatched. At this time, if the schematic netlist is re-tuned back to the PCB, there may be a risk that the connection of some component pins is broken or increased and the PCB software does not prompt.
  • an object of the present invention is to provide a network table comparison method that effectively guarantees a correct comparison between a schematic diagram and a PCB netlist network connection relationship.
  • a method for comparing netlists based on component pin connection relationships comprising the steps of: S1, obtaining a schematic netlist file generated by the schematic diagram, acquiring a PCB netlist file generated by the PCB; S2, reading the schematic netlist
  • the network in the file, the network table connection relationship corresponding to each network is composed into a schematic array, all schematic arrays form a schematic array set; the network in the PCB netlist file is read, and the corresponding netlist of each network is connected.
  • the relationship consists of a PCB array, all PCB arrays form a PCB array set; S3, compares the schematic array set and the PCB array set, and outputs two array sets differently.
  • the step S3 specifically includes the sub-step: S31, comparing the schematic array and the PCB array one by one, clearing the array of the schematic array and the same array in the PCB array, and the remaining schematic array and the PCB array are incomplete.
  • the same array respectively forming a schematic array subset and a PCB array subset; S32, comparing the schematic array subset and the PCB array subset one by one; S33, finding the schematic array subset and the PCB array subset completely The same array, partially identical arrays, and Arrays that are completely different.
  • the step S33 specifically includes the sub-step: S331, comparing the schematic array of the schematic array subset and the PCB array of the PCB array subset one by one whether there is a component intersection, and if so, the non-intersecting component pins Write to the result file, and empty the two arrays with intersections, otherwise go to step S332; S332, write the array of the schematic array subset and the PCB array subset completely into the result file.
  • the step S2 specifically includes the sub-steps: S21, reading the schematic netlist/PCB netlist file, processing line by line; S22, determining whether it is a start character, if yes, proceeding to step S23, otherwise returning to step S21; S23, determining whether the network data is read, and if so, then ending, otherwise proceeds to step S24; S24. Combine the netlist connection relationships corresponding to each network into a schematic array/PCB array, and then proceed to step S23.
  • the invention only compares the connection relationship of components, and overcomes the problem that the existing EDA software only compares the connection relationship of devices under the same network name, and cannot compare the problems of the same device connection mode but different network names, the present invention is different for When the EDA software is converted, the pin connection relationship of the component is unchanged and the network name is changed, which can effectively ensure the correctness of the connection between the schematic diagram and the PCB network.
  • the invention can be widely applied to the net table comparison system of the pin connection relationship of various EDA software components.
  • FIG. 1 is a flow chart of an embodiment of a schematic diagram netlist processing in step S2 of the present invention
  • step S2 is a flow chart of an embodiment of PCB netlist processing in step S2 of the present invention
  • FIG. 3 is a flow chart of an embodiment of processing a schematic array set and a PCB array set in step S31 of the present invention
  • FIG. 4 is a flow chart showing an embodiment of processing a schematic array subset and a PCB array subset in step S331 of the present invention.
  • connection relationship start character of the schematic netlist file is "%NET", the end character It is “$" (or to the end without “$” on the last line); the connection of the PCB netlist file starts with “%NET” and the end character is "%Part".
  • a method for comparing netlists based on component pin connection relationships comprising the steps of: S1, obtaining a schematic netlist file generated by the schematic diagram, acquiring a PCB netlist file generated by the PCB; S2, reading the schematic netlist
  • the network in the file, the network table connection relationship corresponding to each network is composed into a schematic array, all schematic arrays form a schematic array set; the network in the PCB netlist file is read, and the corresponding netlist of each network is connected.
  • the relationship consists of a PCB array, all PCB arrays form a PCB array set; S3, compares the schematic array set and the PCB array set, and outputs two array sets differently.
  • the step S2 specifically includes the sub-steps: S21, reading the schematic netlist/PCB netlist file, processing line by line; S22, determining whether it is a start character, if yes, proceeding to step S23, otherwise returning to step S21; S23, determining whether the network data is read, and if yes, ending, otherwise proceeding to step S24; S24, forming a network diagram connection relationship corresponding to each network into a schematic array/PCB array, and then continuing to step S23.
  • the schematic netlist file is read first, and the line-by-line processing is performed to determine whether or not the start character %NET is included. If so, the connection relationship corresponding to each of the following network sentences is changed into an array. Among them, each network corresponds to an array, the content of the array is the component foot connection relationship (no need for the previous network name). For convenience of description, the schematic array name is recorded as @con11, @con12,..., @con1n, where n represents the number of networks in the netlist.
  • the array set formed in a schematic netlist is:
  • the PCB netlist file is read next, and the line-by-line processing is performed to determine whether or not the start character %NET is included. If so, the connection relationship corresponding to each of the following network sentences is changed into an array.
  • each network corresponds to an array
  • the content of the array is the component foot connection relationship (no need for the previous network name).
  • the schematic array name is recorded as @con21, @con22,..., @con2m, where m represents the number of networks in the netlist.
  • the array set formed in a schematic netlist is: (The program will remove the symbol '/' from the netlist file).
  • the schematic array set ⁇ @con11, @con12...@con1n ⁇ and the PCB data array set ⁇ @con21, @con22...@con2m ⁇ can be obtained respectively.
  • the step S3 specifically includes the sub-step: S31, comparing the schematic array and the PCB array one by one, clearing the array of the schematic array and the same array in the PCB array, and the remaining schematic array and the PCB array are incomplete.
  • the same array respectively forming a schematic array subset and a PCB array subset; S32, comparing the schematic array subset and the PCB array subset one by one; S33, finding the schematic array subset and the PCB array subset completely The same array, partially identical arrays, and completely different arrays.
  • the step S33 specifically includes the sub-step: S331, comparing the schematic array of the schematic array subset and the PCB array of the PCB array subset one by one whether there is a component intersection, and if so, the non-intersecting component pins Write to the result file, and empty the two arrays with intersections, otherwise go to step S332; S332, write the array of the schematic array subset and the PCB array subset completely into the result file.
  • the remaining schematic array sets ⁇ @con11, @con12...@con1n ⁇ and the PCB array set ⁇ @con21, @con22...@con2m ⁇ are not empty (ie not identical) Array).
  • the result file output by the present invention includes content:
  • the schematic diagram has more (different) pin connection points, more (different) pin connection points on the PCB, connection relationships only in the schematic diagram, and connection relationships only in the PCB.
  • the schematic connection has more (different) pin connection points: P22-1;
  • the schematic connection points (different) of the pin connection points U1-33;
  • PCB extra (different) pin connection point U1-33A;
  • the schematic diagram has more (different) pin connection points: Y1-2;
  • the invention only compares the connection relationship of the components, overcomes the existing EDA software to compare the network table, first finds the network name consistently and then compares the device connection relationship under the same network, and can not handle the different
  • the EDA software is converted, the pin connection relationship of the component is unchanged and the network name is changed, which can effectively ensure the correctness of the connection between the schematic diagram and the PCB network.
  • the invention can be widely applied to the net table comparison system of the pin connection relationship of various EDA software components.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了基于元器件管脚连接关系进行网表比较的方法，其包括步骤：获取原理图生成的原理图网表文件，获取PCB生成的PCB网表文件；读取原理图网表文件中的网络，将每个网络对应的网表连接关系组成一个原理图数组，所有原理图数组形成原理图数组集；读取PCB网表文件中的网络，将每个网络对应的网表连接关系组成一个PCB数组，所有PCB数组形成PCB数组集；比较原理图数组集和PCB数组集，输出两个数组集不同的地方。本发明只比较元器件的连接关系，本发明对于不同EDA软件转换时出现元件的管脚连接关系不变而网络名称变化的情况，可有效保证原理图和PCB网络转换后连接的正确性。本发明可广泛应用于各种EDA软件元器件管脚连接关系的网表对比系统。

Description

一种基于元器件管脚连接关系进行网表比较的方法 技术领域
本发明涉及电子设计自动化中印制电路板设计领域，尤其设置一种电子设计网表比较的方法。
背景技术
PCB：Printed Circuit Board印制电路板，也有称PWB Printed Wire Board。
网表：表示PCB或原理图中各器件的连接关系。
EDA技术就是以计算机为工具，设计者在EDA软件平台上以电路原理图为根据进行PCB的设计，实现电路设计者所需要的功能。印刷电路板的设计主要指版图设计，需要考虑外部连接的布局，内部电子元件的优化布局，金属连线和通孔的优化布局等各种因素。
在电路设计的EDA软件中，原理图和PCB图均有网表。如某EDA原理图设计软件中几个器件管脚相连，在网表中表示为：
B3-IN2 L45-1 X6-3 C753-1
其中，B3-IN2表示管脚连接在一起后的网络名称。L45-1、X6-3、C753-1分别表示L45元件的1脚、X6元件的3脚及C753元件的1脚。网表中通常情况下，原理图与PCB网表部分中的每个连接关系的网络名称应是一样的，但是由于不当操作或不同EDA软件转换后可能会导致网络名称改变但是元器件管脚的连接关系没变的情况。如下某EDA LAYOUT布线设计软件中的PCB网表对应上述原理图中个器件某些管脚相连，在网表中表示为：
\TESTA\ \L45\-\1\ \X6\-\3\ \C753\-\1\
其中，\TESTA\表示管脚连接在一起后的网络名称。\L45\-\1\、\X6\-\3\、\C753\-\1\分别表示L45元件的1脚，X6元件的3脚及C753元件的1脚。由 于软件系统的对数据格式的要求不一样，在PCB layout软件中的网络名及管脚名的格式有些小差别，即数据使用“\”包起来。但去除“\”后，与原理图网表中的元件管脚连接关系是一样的，只有第一项的网络名变了(B3-IN2变为了TESTA)。
由于网络连接关系可能是一样的，但网络名变了，这样在原理图设计完成后，PCB与原理图间的连接关系是否一致就没法比较。这时如把原理图的网表重新调回PCB，则有可能会出现某些元件管脚的连接断开或增加了而PCB软件没有提示的风险。
发明内容
为了解决上述技术问题，本发明的目的是提供一种有效保障原理图和PCB网表网络连接关系正确比较对应的网表比较方法。
本发明所采用的技术方案是：
一种基于元器件管脚连接关系进行网表比较的方法，其包括步骤：S1，获取原理图生成的原理图网表文件，获取PCB生成的PCB网表文件；S2，读取原理图网表文件中的网络，将每个网络对应的网表连接关系组成一个原理图数组，所有原理图数组形成原理图数组集；读取PCB网表文件中的网络，将每个网络对应的网表连接关系组成一个PCB数组，所有PCB数组形成PCB数组集；S3，比较原理图数组集和PCB数组集，输出两个数组集不同的地方。
优选的，所述步骤S3具体包括子步骤：S31，将原理图数组与PCB数组逐个分别比较，清空原理图数组与PCB数组中完全相同的数组，剩下的原理图数组与PCB数组中不完全相同的数组，分别形成原理图数组子集和PCB数组子集；S32，将原理图数组子集和PCB数组子集中的数组逐个比较；S33，找出原理图数组子集与PCB数组子集中完全相同的数组、部分相同的数组和 完全不相同的数组。
优选的，所述步骤S33具体包括子步骤：S331，逐个比较原理图数组子集中的原理图数组与PCB数组子集中的PCB数组是否有元件管脚交集，如是，则将非交集的元件管脚写入到结果文件中，并清空有交集的两个数组，否则进入步骤S332；S332，将原理图数组子集与PCB数组子集中完全没有交集的数组写入结果文件中。
优选的，所述步骤S331具体包括子步骤：S3311，逐个读取原理图数组子集中的原理图数组；S3312,判断原理图数组子集中的原理图数组是否读完，如是，则结束，否则进入步骤S3313；S3313，将原理图数组子集中的第i个原理图数组与PCB数组子集中的第k个PCB数组比较，判断是否有元件管脚交集，如是，则将非交集的元件管脚写入到结果文件中，并清空有交集的两个数组，然后进入步骤S3314，否则进入步骤S3315；S3314，令i＝i+1，返回执行步骤S3312；S3315，判断PCB数组是否读完，如是，则将完全没有交集的元器件管脚写入结果文件中，并令i＝i+1，返回执行步骤S3312。
优选的，所述步骤S31具体包括子步骤：S311，逐个读原理图数组；S312，判断原理图数组是否读完，如是，则结束，否则进入步骤S313；S313，将第i个原理图数组与第k个PCB数组比较，判断是否相同，如果是则清空第i个原理图数组和第k个PCB数组，否则进入步骤S314；S314,判断PCB数组是否读完，如是，则令i＝i+1，返回执行步骤S312，否则令k＝k+1，返回执行步骤S313。
优选的，所述步骤S2具体包括子步骤：S21，读入原理图网表/PCB网表文件，逐行处理；S22,判断是否为开始符，如是，则进入步骤S23，否则返回步骤S21；S23，判断网络数据是否读完，如是，则结束，否则进入步骤S24； S24，把每个网络对应的网表连接关系组成一个原理图数组/PCB数组，然后继续执行步骤S23。
本发明的有益效果是：
本发明只比较元器件的连接关系，克服了现有的EDA软件只比较相同网络名称下器件的连接关系方式，没法比较有相同的器件连接方式但是网络名称不同时的问题，本发明对于不同EDA软件转换时出现元件的管脚连接关系不变而网络名称变化的情况，可有效保证原理图和PCB网络转换后连接的正确性。
本发明可广泛应用于各种EDA软件元器件管脚连接关系的网表对比系统。
附图说明
下面结合附图对本发明的具体实施方式作进一步说明：
图1是本发明步骤S2中原理图网表处理一种实施例的流程图；
图2是本发明步骤S2中PCB网表处理一种实施例的流程图；
图3是本发明步骤S31中处理原理图数组集和PCB数组集一种实施例的流程图；
图4是本发明步骤S331中处理原理图数组子集和PCB数组子集一种实施例的流程图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
下面以某EDA文件为例，详述本发明的具体实施方式。
该EDA文件中，原理图网表文件的连接关系开始符为“％NET”，结尾符 为“$”(或到结尾而不需要“$”在最后一行)；PCB网表文件的连接关系开始符为“％NET”，结尾符为“％Part”。
一种基于元器件管脚连接关系进行网表比较的方法，其包括步骤：S1，获取原理图生成的原理图网表文件，获取PCB生成的PCB网表文件；S2，读取原理图网表文件中的网络，将每个网络对应的网表连接关系组成一个原理图数组，所有原理图数组形成原理图数组集；读取PCB网表文件中的网络，将每个网络对应的网表连接关系组成一个PCB数组，所有PCB数组形成PCB数组集；S3，比较原理图数组集和PCB数组集，输出两个数组集不同的地方。
优选的，所述步骤S2具体包括子步骤：S21，读入原理图网表/PCB网表文件，逐行处理；S22,判断是否为开始符，如是，则进入步骤S23，否则返回步骤S21；S23，判断网络数据是否读完，如是，则结束，否则进入步骤S24；S24，把每个网络对应的网表连接关系组成一个原理图数组/PCB数组，然后继续执行步骤S23。
如图1所示，先读入原理图网表文件，进行逐行处理，判断是否含有开始符％NET，如是则把其以下的每一个网络句对应的连接关系变为一个数组。其中，每个网络对应一个数组，数组的内容是元件脚连接关系(不需要前面的网络名)。为方便描述，原理图数组名称记录为@con11,@con12,…,@con1n,其中的n表示网表中网络的数量。
如：某一原理图网表中形成的数组集是：
@con11＝(L45-1,X6-3,C753-1)
@con12＝(c1-1,c2-1,c3-2,…)
……
直至原理图网表文件读完(如读到结尾符“$”等)。
如图2所示，接下来读入PCB网表文件，进行逐行处理，判断是否含有开始符％NET，如是则把其以下的每一个网络句对应的连接关系变为一个数组。其中，每个网络对应一个数组，数组的内容是元件脚连接关系(不需要前面的网络名)。为方便描述，原理图数组名称记录为@con21,@con22,…,@con2m,其中的m表示网表中网络的数量。
如：某一原理图网表中形成的数组集是：(程序会把网表文件中的符号‘/’去除了)。
@con21＝(L45-1,X6-3,C753-1)
@con22＝(c1-1,c2-1,c3-2，…)
……
直至原理图网表文件读完(如读到结尾符“％Part”等)。
上面两个步骤处理完成后就可以分别得到原理图数组集{@con11，@con12……@con1n}及PCB的数据数组集{@con21,@con22……@con2m}。
优选的，所述步骤S3具体包括子步骤：S31，将原理图数组与PCB数组逐个分别比较，清空原理图数组与PCB数组中完全相同的数组，剩下的原理图数组与PCB数组中不完全相同的数组，分别形成原理图数组子集和PCB数组子集；S32，将原理图数组子集和PCB数组子集中的数组逐个比较；S33，找出原理图数组子集与PCB数组子集中完全相同的数组、部分相同的数组和完全不相同的数组。
优选的，所述步骤S31具体包括子步骤：S311，逐个读原理图数组；S312，判断原理图数组是否读完，如是，则结束，否则进入步骤S313；S313，将第i个原理图数组与第k个PCB数组比较，判断是否相同，如果是则清空第i个原理图数组和第k个PCB数组，否则进入步骤S314；S314,判断PCB数 组是否读完，如是，则令i＝i+1，返回执行步骤S312，否则令k＝k+1，返回执行步骤S313。
如图3所示，比较原理图数组集{@con11，@con12……@con1n}与PCB的数据数组集{@con21,@con22……@con2m}，找出完全相同的数组并清空完全相同的数组。具体如下：
逐个读原理图数组集{@con11，@con12……@con1n}，逐个读PCB数组集{@con21,@con22……@con2m}，然后判断@con1i是否与@con2k相同，如是，则清空数组@con1i与@con2k。
上面步骤处理完成后就会是原理图数组集与PCB的数据数组集中不完全相同的数组，即原理图数组子集与PCB的数据数组子集。
优选的，所述步骤S33具体包括子步骤：S331，逐个比较原理图数组子集中的原理图数组与PCB数组子集中的PCB数组是否有元件管脚交集，如是，则将非交集的元件管脚写入到结果文件中，并清空有交集的两个数组，否则进入步骤S332；S332，将原理图数组子集与PCB数组子集中完全没有交集的数组写入结果文件中。
优选的，所述步骤S331具体包括子步骤：S3311，逐个读取原理图数组子集中的原理图数组；S3312,判断原理图数组子集中的原理图数组是否读完，如是，则结束，否则进入步骤S3313；S3313，将原理图数组子集中的第i个原理图数组与PCB数组子集中的第k个PCB数组比较，判断是否有元件管脚交集，如是，则将非交集的元件管脚写入到结果文件中，并清空有交集的两个数组，然后进入步骤S3314，否则进入步骤S3315；S3314，令i＝i+1，返回执行步骤S3312；S3315，判断PCB数组是否读完，如是，则将完全没有交集的元器件管脚写入结果文件中，并令i＝i+1，返回执行步骤S3312。
如图4所示，处理剩下的原理图数组集{@con11，@con12……@con1n}和PCB数组集{@con21,@con22……@con2m}中非空的(即不完全相同的数组)。逐个读原理图数组子集与PCB数组子集，判断@con1i是否与@con2k是否有交集，如是，则将非交集的元件管脚写入到结果文件中，并清空有交集的两个数组；否则判断PCB的数据数组子集是否读完否，如是则把@con1i写入到结果文件中(表示这个@con1i网络连接是多出来的元器件管脚)，清空@con1i，否则继续逐个读PCB数组子集，直至原理图数组子集读完。最后，把PCB数组子集中未为空数组的写入结果文件中(表示这个数组的网络连接是多出来的元器件管脚)。
综上所述，本发明输出的结果文件包括内容：
原理图多出(不同)的管脚连接点、PCB多出(不同)的管脚连接点、只在原理图中的连接关系、只在PCB中的连接关系。
例如，某一EDA软件采用本发明网表对比后输出的结果内容如下：
原理图多出(不同)的管脚连接点：P22-1；
原理图多出(不同)的管脚连接点：U1-33；
PCB多出(不同)的管脚连接点：U1-33A；
原理图多出(不同)的管脚连接点：Y1-2；
只在原理图中的连接关系：U11-41Y11-2；
只在原理图中的连接关系：U111-41Y111-2；
只在PCB中的连接关系：C35M-1、U1M-42、Y1M-1；
只在PCB中的连接关系：C36M-1、U1M-41。
本发明只比较元器件的连接关系，克服了现有的EDA软件比较网表时先找网络名称一致再比较同一网络下的器件连接关系，而处理不了对于不同 EDA软件转换时出现元件的管脚连接关系不变而网络名称变化的情况，可有效保证原理图和PCB网络转换后连接的正确性。
本发明可广泛应用于各种EDA软件元器件管脚连接关系的网表对比系统。
以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (6)

  1. 一种基于元器件管脚连接关系进行网表比较的方法，其特征在于，其包括步骤：
    S1，获取原理图生成的原理图网表文件，获取PCB生成的PCB网表文件；
    S2，读取原理图网表文件中的网络，将每个网络对应的网表连接关系组成一个原理图数组，所有原理图数组形成原理图数组集；读取PCB网表文件中的网络，将每个网络对应的网表连接关系组成一个PCB数组，所有PCB数组形成PCB数组集；
    S3，比较原理图数组集和PCB数组集，输出两个数组集不同的地方。
  2. 根据权利要求1所述的一种基于元器件管脚连接关系进行网表比较的方法，其特征在于，所述步骤S3具体包括子步骤：
    S31，将原理图数组与PCB数组逐个分别比较，清空原理图数组与PCB数组中完全相同的数组，剩下的原理图数组与PCB数组中不完全相同的数组，分别形成原理图数组子集和PCB数组子集；
    S32，将原理图数组子集和PCB数组子集中的数组逐个比较；
    S33，找出原理图数组子集与PCB数组子集中完全相同的数组、部分相同的数组和完全不相同的数组。
  3. 根据权利要求2所述的一种基于元器件管脚连接关系进行网表比较的方法，其特征在于，所述步骤S33具体包括子步骤：
    S331，逐个比较原理图数组子集中的原理图数组与PCB数组子集中的PCB数组是否有元件管脚交集，如是，则将非交集的元件管脚写入到结果文件中，并清空有交集的两个数组，否则进入步骤S332；
    S332，将原理图数组子集与PCB数组子集中完全没有交集的数组写入结 果文件中。
  4. 根据权利要求3所述的一种基于元器件管脚连接关系进行网表比较的方法，其特征在于，所述步骤S331具体包括子步骤：
    S3311，逐个读取原理图数组子集中的原理图数组；
    S3312,判断原理图数组子集中的原理图数组是否读完，如是，则结束，否则进入步骤S3313；
    S3313，将原理图数组子集中的第i个原理图数组与PCB数组子集中的第k个PCB数组比较，判断是否有元件管脚交集，如是，则将非交集的元件管脚写入到结果文件中，并清空有交集的两个数组，然后进入步骤S3314，否则进入步骤S3315；
    S3314，令i＝i+1，返回执行步骤S3312；
    S3315，判断PCB数组是否读完，如是，则将完全没有交集的元器件管脚写入结果文件中，并令i＝i+1，返回执行步骤S3312。
  5. 根据权利要求2所述的一种基于元器件管脚连接关系进行网表比较的方法，其特征在于，所述步骤S31具体包括子步骤：
    S311，逐个读原理图数组；
    S312，判断原理图数组是否读完，如是，则结束，否则进入步骤S313；
    S313，将第i个原理图数组与第k个PCB数组比较，判断是否相同，如果是则清空第i个原理图数组和第k个PCB数组，否则进入步骤S314；
    S314,判断PCB数组是否读完，如是，则令i＝i+1，返回执行步骤S312，否则令k＝k+1，返回执行步骤S313。
  6. 根据权利要求1至5任一项所述的一种基于元器件管脚连接关系进行网表比较的方法，其特征在于，所述步骤S2具体包括子步骤：
    S21，读入原理图网表/PCB网表文件，逐行处理；
    S22,判断是否为开始符，如是，则进入步骤S23，否则返回步骤S21；
    S23，判断网络数据是否读完，如是，则结束，否则进入步骤S24；
    S24，把每个网络对应的网表连接关系组成一个原理图数组/PCB数组，然后继续执行步骤S23。
PCT/CN2016/096912 2015-11-24 2016-08-26 一种基于元器件管脚连接关系进行网表比较的方法 WO2017088540A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/778,156 US10592631B2 (en) 2015-11-24 2016-08-26 Method for performing netlist comparison based on pin connection relationship of components

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201510827279.5A CN105335570B (zh) 2015-11-24 2015-11-24 一种基于元器件管脚连接关系进行网表比较的方法
CN201510827279.5 2015-11-24

Publications (1)

Publication Number Publication Date
WO2017088540A1 true WO2017088540A1 (zh) 2017-06-01

Family

ID=55286094

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2016/096912 WO2017088540A1 (zh) 2015-11-24 2016-08-26 一种基于元器件管脚连接关系进行网表比较的方法

Country Status (3)

Country Link
US (1) US10592631B2 (zh)
CN (1) CN105335570B (zh)
WO (1) WO2017088540A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109101730A (zh) * 2018-08-14 2018-12-28 郑州云海信息技术有限公司 一种获取芯片关联元件的方法及系统
CN109255161A (zh) * 2018-08-17 2019-01-22 国营芜湖机械厂 一种net网表文件生成nod网表文件的方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105335570B (zh) 2015-11-24 2018-11-06 深圳市兴森快捷电路科技股份有限公司 一种基于元器件管脚连接关系进行网表比较的方法
CN107239616B (zh) * 2017-06-06 2020-07-10 北京华大九天软件有限公司 一种集成电路原理图的对比方法
CN107526888B (zh) * 2017-08-22 2024-02-20 珠海泓芯科技有限公司 电路拓扑结构的生成方法及生成装置
CN107644137B (zh) * 2017-09-26 2021-08-10 郑州云海信息技术有限公司 一种对接接口定义检查方法及系统
CN108491586A (zh) * 2018-03-02 2018-09-04 盛科网络（苏州）有限公司 检查印制电路板中重复电阻的方法和装置
CN109614682B (zh) * 2018-11-05 2023-04-18 广州兴森快捷电路科技有限公司 一种基于Expedition PCB的FPGA管脚交换的方法、装置及存储介质
CN112567375A (zh) * 2019-12-26 2021-03-26 深圳市大疆创新科技有限公司 形式验证方法、信息识别方法、设备和存储介质
CN113343611B (zh) * 2020-03-02 2023-05-26 浙江宇视科技有限公司 一种软件交互方法、装置、设备和介质
CN114489914B (zh) * 2022-02-17 2022-11-29 广州嘉普信息科技有限公司 一种pcb板智能检测系统的模板关键区的生成方法、电子设备
CN117420419A (zh) * 2023-11-20 2024-01-19 深圳市微特精密科技股份有限公司 一种用于芯片管脚间的开路或短路测试方法、系统及平台

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0869486A (ja) * 1994-08-30 1996-03-12 Fuji Xerox Co Ltd コネクタ情報確認装置
CN104112031A (zh) * 2013-04-22 2014-10-22 鸿富锦精密工业（深圳）有限公司 检测电路板上芯片电源引脚布线的方法和装置
CN105335570A (zh) * 2015-11-24 2016-02-17 深圳市兴森快捷电路科技股份有限公司 一种基于元器件管脚连接关系进行网表比较的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6629294B2 (en) * 2000-03-10 2003-09-30 General Electric Company Tool and method for improving the quality of board design and modeling
CN100433953C (zh) * 2003-08-05 2008-11-12 华为技术有限公司 检查比较电路原理图和pcb布线图一致性的方法和装置
CN102054077A (zh) * 2009-10-30 2011-05-11 新思科技有限公司 修正电路布局的方法及其装置
CN102354325B (zh) * 2011-10-11 2013-06-05 浪潮电子信息产业股份有限公司 一种单端网络的查找方法
US9411925B2 (en) * 2014-04-14 2016-08-09 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Simultaneously viewing multi paired schematic and layout windows on printed circuit board (PCB) design software and tools
CN103793565B (zh) * 2014-01-26 2017-04-26 深圳市兴森快捷电路科技股份有限公司 一种快速生成网表的方法
CN104091161A (zh) * 2014-07-15 2014-10-08 山东超越数控电子有限公司 一种电路原理图网表比对方法
JP6771983B2 (ja) 2016-08-01 2020-10-21 ヒロセ電機株式会社 平型導体用電気コネクタ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0869486A (ja) * 1994-08-30 1996-03-12 Fuji Xerox Co Ltd コネクタ情報確認装置
CN104112031A (zh) * 2013-04-22 2014-10-22 鸿富锦精密工业（深圳）有限公司 检测电路板上芯片电源引脚布线的方法和装置
CN105335570A (zh) * 2015-11-24 2016-02-17 深圳市兴森快捷电路科技股份有限公司 一种基于元器件管脚连接关系进行网表比较的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109101730A (zh) * 2018-08-14 2018-12-28 郑州云海信息技术有限公司 一种获取芯片关联元件的方法及系统
CN109101730B (zh) * 2018-08-14 2022-02-18 郑州云海信息技术有限公司 一种获取芯片关联元件的方法及系统
CN109255161A (zh) * 2018-08-17 2019-01-22 国营芜湖机械厂 一种net网表文件生成nod网表文件的方法
CN109255161B (zh) * 2018-08-17 2023-01-31 国营芜湖机械厂 一种net网表文件生成nod网表文件的方法

Also Published As

Publication number Publication date
CN105335570B (zh) 2018-11-06
US10592631B2 (en) 2020-03-17
US20180341741A1 (en) 2018-11-29
CN105335570A (zh) 2016-02-17

Similar Documents

Publication Publication Date Title
WO2017088540A1 (zh) 一种基于元器件管脚连接关系进行网表比较的方法
US8239795B2 (en) Timing analyzing system for clock delay
CN112560401B (zh) Verilog文件转换方法、装置、存储介质及设备
JP2006244073A (ja) 半導体設計装置
CN114626324B (zh) Fpga电路后仿真验证方法、装置、电子设备及存储介质
US10860776B1 (en) Printed circuit board (PCB) modular design
CN109492310B (zh) 一种线路检查的方法及检查装置
US8522182B2 (en) Generation of an end point report for a timing simulation of an integrated circuit
WO2022012048A1 (zh) 一种信号测试点检测方法、系统及相关组件
US6898775B2 (en) System for ensuring correct pin assignments between system board connections using common mapping files
JP2009238209A (ja) 回路検証装置、回路検証プログラムおよび回路検証方法
CN111624475B (zh) 大规模集成电路的测试方法及系统
US7340697B2 (en) Integrated computer-aided circuit design kit facilitating verification of designs across different process technologies
US8645897B1 (en) Integrated circuit design verification system
CN112613257A (zh) 验证方法、装置、电子设备和计算机可读存储介质
JP4544118B2 (ja) 回路検証システムと方法、及びプログラム
CN107784185B (zh) 一种门级网表中伪路径的提取方法、装置及终端设备
US8671374B2 (en) Information processing apparatus
JP2000277617A (ja) Ａｓｉｃ設計方法およびａｓｉｃ設計装置
John et al. Ai workbench-conceptual workflow to develop ai models for si/pi-applications in pcb development
US7231623B2 (en) Netlist database
US12073159B2 (en) Computing device and method for detecting clock domain crossing violation in design of memory device
CN112417796B (zh) 兼容ip电路性能仿真的电压降分析方法、装置及电子设备
JPWO2006025412A1 (ja) 論理検証方法、論理モジュールデータ、デバイスデータおよび論理検証装置
CN117807948B (zh) 顶层网表文件的生成方法、装置、计算机设备及存储介质

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16867767

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15778156

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16867767

Country of ref document: EP

Kind code of ref document: A1

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 29/11/2018)

122 Ep: pct application non-entry in european phase

Ref document number: 16867767

Country of ref document: EP

Kind code of ref document: A1