CN107526888B - 电路拓扑结构的生成方法及生成装置 - Google Patents
电路拓扑结构的生成方法及生成装置 Download PDFInfo
- Publication number
- CN107526888B CN107526888B CN201710726284.6A CN201710726284A CN107526888B CN 107526888 B CN107526888 B CN 107526888B CN 201710726284 A CN201710726284 A CN 201710726284A CN 107526888 B CN107526888 B CN 107526888B
- Authority
- CN
- China
- Prior art keywords
- circuit
- characteristic value
- generating
- module
- netlist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000010586 diagram Methods 0.000 claims description 23
- 238000013528 artificial neural network Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000012795 verification Methods 0.000 abstract description 4
- 238000013461 design Methods 0.000 abstract description 3
- 239000002131 composite material Substances 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 description 6
- 238000005457 optimization Methods 0.000 description 5
- 230000001172 regenerating effect Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000002910 structure generation Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请公开了一种自动生成新的电路拓扑结构的方法及装置,该生成方法包括:选定需要的电路元器件类型及个数;根据所选元器件随机生成电路网表和拓扑结构,以获得第一电路特征值,根据大量电路统计规律得出判定准则,作为第二电路特征值;将所述第一电路特征值与所述第二电路特征值进行对比;以及对合法电路进行尺寸优化。本申请的新的电路拓扑结构的生成方法及装置可以自动生成新的电路拓扑结构并进行合法性判断,为工程师分担了大量的设计和验证工作,可以更快更多地开发新电路并投入生产。
Description
技术领域
本发明涉及半导体电路领域,尤其涉及新的电路拓扑结构的生成方法及生成装置。
背景技术
集成电路经过几十年的发展,无论是工业界还是学术界,各个模块电路都有广泛技术积累。在集成电路领域有一个著名的定律,摩尔定律,它是由英特尔名誉董事长戈登·摩尔(Gordon Moore)经过长期观察发现得到的,摩尔定律是指IC上可容纳的晶体管数目,约每隔18-24个月便会增加一倍,性能也将提升一倍。这个定律虽然不能完全适用于集成电路的发展,但它表明了一种趋势,集成电路将会向密集化,微小化发展,性能也更加优化,这便要求工程师们设计出许多新的电路结构。而低电压低功耗等优良性能对电路结构提出了新的挑战,对于经验较少的工程师,设计新的具有优良性能的电路结构难度极大。
电路结构即电路拓扑,又称电路的图,是对电路图进行再次抽象、仅由支路和结点构成的一个集合,它讨论的是电路的连接关系及其性质,即支路与结点的连接关系。所以要设计出新的电路结构,可以从电路的连接关系入手,设计出新的连接关系。但是集成电路发展这么多年,很多电路结构已经固定,工程师们设计新结构需要花费大量的时间和精力,还要费时去验证自己设计的电路,不利于流水线上集成电路的生产。
发明内容
为解决上述问题,本发明提出了一种新的自动生成新的电路拓扑结构的方法。本方法将以往发表在顶级的电子电路领域的大量期刊文章,利用相关技术将文章中所涉及到的电路图图像识别成相应的电路网表,再根据各个电路的连接关系比如拓扑学中的节点和边的概念,统计分析出合法电路的判定准则,之后随机生成电路网表及拓扑结构后,用相应的判定准则进行判定。
根据本发明的第一方面,提供一种新的电路拓扑结构的生成方法,包括:选定需要的电路元器件类型及个数;根据所选器件随机生成电路网表和拓扑结构,以获得第一电路特征值,根据大量电路统计规律得出判定准则,作为第二电路特征值;将所述第一电路特征值与所述第二电路特征值进行对比;以及对合法电路进行尺寸优化。
优选地,所述第二电路特征值是大量电路共有的关于电路连接关系,节点个数的电路特征。
优选地,所述判定规则包括由计算机识别大量电路图,学习统计规律,得出电路特征而生成。
优选地,所述计算机识别方法包括图像识别。
优选地,所述所述学习统计规律包括神经网络算法学习。
优选地,所述第一电路特征值与所述第二电路特征值进行对比包括将所述第一电路特征值与所述第二电路特征值进行逐项对比。
优选地,所述合法电路是所述电路的第一电路特征值与所述判定规则的第二电路特征值完全相同的电路。
根据本发明的第二方面,提供一种新的电路拓扑结构的生成装置,包括:选型模块,用于选定需要的电路元器件类型及个数;生成模块,用于根据选型模块所选的器件随机生成电路网表和拓扑结构,以获得第一电路特征值,根据大量电路统计规律生成判定准则,即第二电路特征值;判断模块,用于将所述生成模块生成的第一电路特征值与第二电路特征值进行对比;以及优化模块,用于将判断模块判定合法的电路进行尺寸优化。
优选地,所述生成模块生成的第二电路特征值是大量电路共有的关于电路连接关系,节点个数的电路特征。
优选地,所述生成模块包括由计算机识别大量电路图,学习统计规律,得出电路特征而生成判定规则。
优选地,所述计算机识别方法包括图像识别。
优选地,所述学习统计规律包括神经网络算法学习。
优选地,所述判断模块将所述第一电路特征值与所述第二电路特征值进行对比包括将所述第一电路特征值与所述第二电路特征值进行逐项对比。
优选地,所述判断模块生成的合法电路是所述电路的第一电路特征值与所述判定规则的第二电路特征值完全相同的电路。
本发明提供的拓扑结构生成方法和装置,具有自动生成新的电路拓扑结构的功能,比现有技术中的解决方法更加具有可行性和操作性。
附图说明
通过以下参照附图对本发明实施例的描述,本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出根据本发明第一实施例的电路拓扑结构的生成方法的流程图。
图2示出根据本发明第二实施例的电路拓扑结构的生成装置的示意性框图。
图3示出在本发明的实施例一中采用的得到电路合法性判定准则的流程图。
图4示出根据本发明的电路拓扑结构生成方法生成并经过判定准则判定合法的反相器电路示意图。
图5示出根据本发明的电路拓扑结构生成方法生成并经过判定准则判定不合法的反相器电路示意图。
具体实施方式
为了使本发明的目的和方案更加清楚,便于实施,下面将结合附图对本发明作进一步详细的说明。
应当说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
图1示出根据本发明第一实施例的电路拓扑结构的生成方法的流程图。该方法包括步骤S01至S06。
在步骤S01中,选定器件类型及个数。根据实际生产需要实现的电路功能,选定所需的元器件类型及每个元器件的个数。
在步骤S02中,随机生成电路网表。根据选择好的电路元件及其个数,随机生成各元器件的电路网表。
在步骤S03中,生成电路拓扑指标。根据生成的网表以及元器件的个数,统计出元器件个数、器件种类、各器件之间的节点个数、输入端节点、输出端节点等拓扑指标,作为第一电路特征值。
在步骤S04中,用判定准则判定电路是否合法。将判定准则中的电路特征值或其集合作为第二电路特征值,将第一电路特征值与第二电路特征值逐项比较,如果全部相符,执行下一步,如果不符,则返回步骤S02,重新生成电路网表。
在步骤S05中,判断模拟电路是否可以运行。上一步中判定合法的电路,再对其进行模拟验证,看能否正常运行,如果可以正常运行,则执行下一步;如果仿真验证出现问题,则返回S02步骤,重新生成电路网表。
在步骤S06中,进行电路尺寸优化。对验证之后可以正常运行的合法电路进行尺寸优化,使其便于投入生产。
在上述的步骤S02至S05中,可以采用电路合法性判定准则来判定电路是否合法。将所述第一电路特征值和所述第二电路特征值进行对比,如果所述第一电路特征值与所述第二电路特征值不符,则重新生成电路网表,再进行合法性判断;如果所述第一电路特征值与所述第二电路特征值相符,则检查电路是否可以正常运行,可以正常运行认为正确,进行尺寸优化,如果所述第一电路特征值与所述第二电路特征值相符但不能正常运行,则重新生成网表,再进行合法性判断。
图2示出根据本发明第二实施例的电路拓扑结构的生成装置的示意性框图。该生成装置包括选型模块101、生成模块102、判断模块103和优化模块104。
选型模块101用于根据电路需要选择合适的元器件类型及其个数。
生成模块102用于生成电路网表和拓扑指标。根据选型模块101选定的电路元件及其个数,借助计算机,随机生成一种电路网表,并且根据网表信息和器件个数统计出各元件之间的连接关系,将连接关系转化为数字格式,即电路特征值,作为第一电路特征值;计算机通过识别海量电路图及其网表等,统计各个电路中关于节点、边数、器件个数等拓扑学指标,建立一个标准电路特征值,即第二电路特征值。
优选地,生成模块102采用图像处理等方法进行电路图的识别,计算机通过神经网络算法来统计特征值规律。
判断模块103用于判断电路是否合法。将生成模块102生成的电路特征值与判定准则的电路特征值进行对比,即将所述第一电路特征值与所述第二电路特征值逐项对比,所述第一电路特征值与所述第二电路特征值相同,则电路合法,执行下一流程,所述第一电路特征值与所述第二电路特征值不完全相同,则电路不合法,返回生成模块102重新生成电路网表和拓扑结构。
优化模块104用于对合法电路进行优化。将进过所述判断模块103判断合法的电路进行尺寸优化,使其适应生产需要。
本生成装置可以根据判定准则自动生成新的电路拓扑结构,大大节省了新电路的诞生时间,为工程师提供更多选择。
图3示出在本发明的实施例一中采用的得到电路合法性判定准则的流程图。包括步骤S11至S15。
在步骤S11中,收集海量电路图。利用以往发表在顶级的电子电路领域的期刊文章,收集文章中大量的电路图。
在步骤S12中,进行图像识别。利用相关技术将论文中所涉及到的电路图图像识别成相应的电路网表。
在步骤S13中,统计拓扑学指标。再根据各个电路的连接关系比如类似图论或者拓扑学中的节点和边的概念,统计出各个电路中输入端节点、输出端节点、总结点、元器件种类、元器件个数等各种拓扑指标。
在步骤S14中,神经网络算法计算。计算机对统计的数据进行分类整理,分析出合法电路的特征,将海量数据整合出一个整体适用的电路特征,作为第二电路特征值。
在步骤S15中,生成判定准则。将上述第二电路特征值作为判定准则,随机生成的电路的电路特征值与第二电路特征值相同的视为合法电路,与第二电路特征值不完全相同的视为不合法电路。
图4示出根据本发明的电路拓扑结构生成方法生成并经过判定准则判定合法的反相器电路示意图。该反相器电路含有两个元器件M1和M0,M1和M0分别为不同类型的MOS管,对上述两元器件,计算机对应生成的网表如下:
M1OUTPUT INPUT VDD VDD PMOS
M0OUTPUT INPUT GND GND NMOS
如果要进行电路对比,直接读取网表进行对比显然不便,对器件多的电路尤其如此。因此转化为数学关系处理会使对比程序简便。如果经过大量数据统计计算的判定规则对应的电路特征值[件节点个数,器件个数,器件类型,漏极连接点个数,栅极连接点个数,源极连接点个数,衬底连接点个数,输入端连接的节点数,输出端连接的节点数]=[4,2,2,1,1,2,2,2,2]。
而对于图4的反相器电路,每个元器件的节点个数为4,器件个数为2,器件类型为2,每个器件的漏极连接点个数为1,栅极连接点个数为1,源极连接点个数为2,衬底连接点个数为2,输入端连接的节点数为2,输出端连接的节点数为2,则对应的电路的特征值[节点个数,器件个数,器件类型,漏极连接点个数,栅极连接点个数,源极连接点个数,衬底连接点个数,输入端连接的节点数,输出端连接的节点数]=[4,2,2,1,1,2,2,2,2]。
明显的,图4反向器电路的电路特征值与给定的判定准则电路特征值相同,认为该反向器电路合法,设计成功。
图5示出根据本发明的电路拓扑结构生成方法生成并经过判定准则判定不合法的反相器电路示意图。该反相器电路含有两个元器件M1和M0,M1和M0分别为不同类型的MOS管,对上述两元器件,计算机对应生成的网表如下:
M1OUTPUT INPUT VDD OUTPUT PMOS
M0OUTPUT INPUT GND GND NMOS
经过大量数据统计计算的判定规则对应的电路特征值[件节点个数,器件个数,器件类型,漏极连接点个数,栅极连接点个数,源极连接点个数,衬底连接点个数,输入端连接的节点数,输出端连接的节点数]=[4,2,2,1,1,2,2,2,2]。
而对于图5的反相器电路,每个元器件的节点个数为4,器件个数为2,器件类型为2,每个器件的漏极连接点个数为1,栅极连接点个数为1,源极连接点个数为2,衬底连接点个数为2,输入端连接的节点数为2,输出端连接的节点数为3,则对应的电路的特征值[节点个数,器件个数,器件类型,漏极连接点个数,栅极连接点个数,源极连接点个数,衬底连接点个数,输入端连接的节点数,输出端连接的节点数]=[4,2,2,1,1,2,2,2,3]。
明显的,该电路特征值与判定准则的电路特征值存在不同之处,判定该电路为非法电路。
这里只是用两个相应的实施例说明如何识别非法电路,但不代表仅限于使用上述方法识别上述电路,还可以选取其他的方法实现非法电路的识别,但其本质都是选取一特征值,与判定准则的电路特征值或者特征值集合做对比。
本发明所述的生成方法和生成装置,能够自动生成新的电路拓扑结构并且判断电路是否合法,减轻了工程师设计新电路的任务,节省了时间,提高了效率,具有良好的可实施性。解决了现有技术中的问题,有更高的可行性和操作性。
依照本发明的实施例如上文所述,这些实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施例。显然,根据以上描述,可作很多的修改和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。本说明书选取并具体描述本实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (8)
1.一种电路拓扑结构的生成方法,包括:
选定需要的电路元器件类型及个数;
根据所选元器件随机生成电路网表和拓扑结构,以获得电路的第一电路特征值,根据大量电路统计整体适用的电路特征得出判定准则,作为第二电路特征值;
将所述第一电路特征值与所述第二电路特征值进行对比;以及
对合法电路进行尺寸优化,
其中,所述根据大量电路统计整体使用的电路特征得出判定准则的步骤包括:
收集电路图;
由计算机识别所述电路图以获得相应的电路网表;
根据所述电路网表统计拓扑学指标,所述拓扑学指标包括所述电路图中输入端节点、输出端节点、总结点、元器件种类以及元器件个数;
根据所述拓扑学指标学习统计规律以获得各所述电路图整体适用的电路特征作为所述判定准则。
2.根据权利要求1所述的生成方法,其中,所述学习统计规律包括神经网络算法学习。
3.根据权利要求1所述的生成方法,其中,所述第一电路特征值与所述第二电路特征值进行对比包括将所述第一电路特征值与所述第二电路特征值进行逐项对比。
4.根据权利要求1所述的生成方法,其中,所述合法电路是所述电路的第一电路特征值与所述判定准则的第二电路特征值完全相同的电路。
5.一种电路拓扑结构的生成装置,包括:
选型模块,用于选定需要的电路元器件类型及个数;
生成模块,用于根据选型模块所选的器件随机生成电路网表和拓扑结构,以获得第一电路特征值,根据大量电路统计整体适用的电路特征生成判定准则,即第二电路特征值;
判断模块,用于将所述生成模块生成的第一电路特征值与第二电路特征值进行对比;以及
优化模块,用于将判断模块判定合法的电路进行尺寸优化,
其中,所述生成模块由计算机识别电路图以获得相应的电路网表,根据所述电路网表统计拓扑学指标,并根据所述拓扑学指标学习统计规律以获得各所述电路图整体使用的电路特征作为所述第二电路特征,所述拓扑学指标包括所述电路图中输入端节点、输出端节点、总结点、元器件种类以及元器件个数。
6.根据权利要求5所述的生成装置,其中,所述学习统计规律包括神经网络算法学习。
7.根据权利要求5所述的生成装置,其中,所述判断模块将所述第一电路特征值与所述第二电路特征值进行对比包括将所述第一电路特征值与所述第二电路特征值进行逐项对比。
8.根据权利要求5所述的生成装置,其中,所述判断模块生成的合法电路是所述电路的第一电路特征值与所述判定准则的第二电路特征值完全相同的电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710726284.6A CN107526888B (zh) | 2017-08-22 | 2017-08-22 | 电路拓扑结构的生成方法及生成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710726284.6A CN107526888B (zh) | 2017-08-22 | 2017-08-22 | 电路拓扑结构的生成方法及生成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107526888A CN107526888A (zh) | 2017-12-29 |
CN107526888B true CN107526888B (zh) | 2024-02-20 |
Family
ID=60681810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710726284.6A Active CN107526888B (zh) | 2017-08-22 | 2017-08-22 | 电路拓扑结构的生成方法及生成装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107526888B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021258363A1 (zh) * | 2020-06-24 | 2021-12-30 | 华为技术有限公司 | 电路可靠性的分析方法、装置、存储介质及电子设备 |
CN112528845B (zh) * | 2020-12-11 | 2022-09-20 | 华中师范大学 | 一种基于深度学习的物理电路图识别方法及其应用 |
CN113673195B (zh) * | 2021-10-25 | 2022-02-22 | 南京集成电路设计服务产业创新中心有限公司 | 一种基于网络拓扑顺序的电路门尺寸优化方法 |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102024066A (zh) * | 2009-09-09 | 2011-04-20 | 中国科学院微电子研究所 | 从模拟电路网表自动生成模拟电路原理图的方法 |
CN102104320A (zh) * | 2010-12-28 | 2011-06-22 | 西安交通大学 | 微型电网系统拓扑优化方法 |
CN102571495A (zh) * | 2012-01-17 | 2012-07-11 | 深圳市汉普电子技术开发有限公司 | 印刷电路板布线的网络拓扑结构检查方法及检查装置 |
CN102609687A (zh) * | 2012-01-31 | 2012-07-25 | 华中科技大学 | 一种地铁施工图纸及工程参数自动识别方法 |
CN103020357A (zh) * | 2012-12-13 | 2013-04-03 | 迈普通信技术股份有限公司 | 电路网络拓扑匹配检查方法及装置 |
JP2013122749A (ja) * | 2011-11-08 | 2013-06-20 | Fuji Electric Co Ltd | 半導体集積回路の回路動作検証装置および検証方法 |
CN103926526A (zh) * | 2014-05-05 | 2014-07-16 | 重庆大学 | 一种基于改进的rbf神经网络的模拟电路故障诊断方法 |
CN104463209A (zh) * | 2014-12-08 | 2015-03-25 | 厦门理工学院 | 一种基于bp神经网络的pcb板上数字代码识别方法 |
CN105335570A (zh) * | 2015-11-24 | 2016-02-17 | 深圳市兴森快捷电路科技股份有限公司 | 一种基于元器件管脚连接关系进行网表比较的方法 |
CN105447216A (zh) * | 2014-09-25 | 2016-03-30 | 中国科学院微电子研究所 | 一种提高电路仿真精度的方法及装置 |
CN106355592A (zh) * | 2016-08-19 | 2017-01-25 | 上海葡萄纬度科技有限公司 | 一种教育玩具套件及其电路元件和电线的识别方法 |
CN106455324A (zh) * | 2016-09-09 | 2017-02-22 | 郑州云海信息技术有限公司 | 一种拓扑结构生成方法和系统 |
CN106997408A (zh) * | 2016-01-22 | 2017-08-01 | 奇捷科技股份有限公司 | 电路验证 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9378324B2 (en) * | 2010-02-11 | 2016-06-28 | Jesse Conrad Newcomb | System and method of detecting design rule noncompliant subgraphs in circuit netlists |
US20140288911A1 (en) * | 2013-03-25 | 2014-09-25 | Nvidia Corporation | System and method for simulating integrated circuit performance on a many-core processor |
US9817932B2 (en) * | 2015-12-03 | 2017-11-14 | Mentor Graphics Corporation | Recognizing and utilizing circuit topology in an electronic circuit design |
-
2017
- 2017-08-22 CN CN201710726284.6A patent/CN107526888B/zh active Active
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102024066A (zh) * | 2009-09-09 | 2011-04-20 | 中国科学院微电子研究所 | 从模拟电路网表自动生成模拟电路原理图的方法 |
CN102104320A (zh) * | 2010-12-28 | 2011-06-22 | 西安交通大学 | 微型电网系统拓扑优化方法 |
JP2013122749A (ja) * | 2011-11-08 | 2013-06-20 | Fuji Electric Co Ltd | 半導体集積回路の回路動作検証装置および検証方法 |
CN102571495A (zh) * | 2012-01-17 | 2012-07-11 | 深圳市汉普电子技术开发有限公司 | 印刷电路板布线的网络拓扑结构检查方法及检查装置 |
CN102609687A (zh) * | 2012-01-31 | 2012-07-25 | 华中科技大学 | 一种地铁施工图纸及工程参数自动识别方法 |
CN103020357A (zh) * | 2012-12-13 | 2013-04-03 | 迈普通信技术股份有限公司 | 电路网络拓扑匹配检查方法及装置 |
CN103926526A (zh) * | 2014-05-05 | 2014-07-16 | 重庆大学 | 一种基于改进的rbf神经网络的模拟电路故障诊断方法 |
CN105447216A (zh) * | 2014-09-25 | 2016-03-30 | 中国科学院微电子研究所 | 一种提高电路仿真精度的方法及装置 |
CN104463209A (zh) * | 2014-12-08 | 2015-03-25 | 厦门理工学院 | 一种基于bp神经网络的pcb板上数字代码识别方法 |
CN105335570A (zh) * | 2015-11-24 | 2016-02-17 | 深圳市兴森快捷电路科技股份有限公司 | 一种基于元器件管脚连接关系进行网表比较的方法 |
CN106997408A (zh) * | 2016-01-22 | 2017-08-01 | 奇捷科技股份有限公司 | 电路验证 |
CN106355592A (zh) * | 2016-08-19 | 2017-01-25 | 上海葡萄纬度科技有限公司 | 一种教育玩具套件及其电路元件和电线的识别方法 |
CN106455324A (zh) * | 2016-09-09 | 2017-02-22 | 郑州云海信息技术有限公司 | 一种拓扑结构生成方法和系统 |
Non-Patent Citations (3)
Title |
---|
Recognition of Topological Images;Vytyaz, O 等;《 2014 IEEE 34TH INTERNATIONAL CONFERENCE ON ELECTRONICS AND NANOTECHNOLOGY (ELNANO)》;第459-461页 * |
肖豆等.基于PHOG特征的电路图中电气符号识别.《舰船电子工程》.2017,第37卷(第1期),第90-93页. * |
高雪莲等.CMOS运放电路拓扑结构自动综合.《电路与系统学报》.2008,第13卷(第1期),第35-39页. * |
Also Published As
Publication number | Publication date |
---|---|
CN107526888A (zh) | 2017-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107526888B (zh) | 电路拓扑结构的生成方法及生成装置 | |
JP4586926B2 (ja) | 回路検証装置、回路検証プログラムおよび回路検証方法 | |
US10886004B2 (en) | Sorting non-volatile memories | |
US5416717A (en) | Circuit simulation method for a circuit realized by an LSI layout pattern based upon a circuit of a logic gate level realized by the layout pattern | |
CN107402859B (zh) | 软件功能验证系统及其验证方法 | |
CN104933214A (zh) | 集成电路设计方法和装置 | |
US11036913B2 (en) | Integrated circuit methods using single-pin imaginary devices | |
CN112597733A (zh) | 一种存储单元的识别方法、设备及计算机可读存储介质 | |
WO2010092825A1 (ja) | 回路解析方法 | |
CN101042690B (zh) | 识别数据中的共同特征的方法和系统 | |
US20090172617A1 (en) | Advisory System for Verifying Sensitive Circuits in Chip-Design | |
JP2006338253A (ja) | タイミング検証方法 | |
US20120317526A1 (en) | Verification method, computer-readable recording medium, and design verification apparatus | |
US7272808B1 (en) | On-chip variability impact simulation and analysis for circuit performance | |
CN112100972A (zh) | 电路校正系统与增加扫描测试涵盖率的方法 | |
US10474784B2 (en) | Method and system for defining generic topologies for use in topology matching engines | |
TWI684987B (zh) | 電路校正系統與增加掃描測試涵蓋率的方法 | |
CN114021514A (zh) | 一种spice电压或温度扫描仿真筛选瓶颈单元的方法 | |
CN112434471A (zh) | 提升模型泛化能力的方法、系统、电子设备及存储介质 | |
CN112749526A (zh) | 电源轨设计方法、装置及其非瞬时计算机可读介质 | |
Song et al. | Fast variation-aware circuit sizing approach for analog design with ML-assisted evolutionary algorithm | |
US20170212977A1 (en) | Area and/or power optimization through post-layout modification of integrated circuit (ic) design blocks | |
US20100031210A1 (en) | Apparatus, method and program for processing data | |
CN113609391B (zh) | 事件识别方法及装置、电子设备、介质和程序 | |
Chen et al. | TSA-TICER: A Two-Stage TICER Acceleration Framework for Model Order Reduction |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |