CN112100972A - 电路校正系统与增加扫描测试涵盖率的方法 - Google Patents
电路校正系统与增加扫描测试涵盖率的方法 Download PDFInfo
- Publication number
- CN112100972A CN112100972A CN201910466324.7A CN201910466324A CN112100972A CN 112100972 A CN112100972 A CN 112100972A CN 201910466324 A CN201910466324 A CN 201910466324A CN 112100972 A CN112100972 A CN 112100972A
- Authority
- CN
- China
- Prior art keywords
- circuit
- flip
- scan chain
- flop
- netlist file
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000012360 testing method Methods 0.000 title claims abstract description 35
- 230000008859 change Effects 0.000 claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 238000013507 mapping Methods 0.000 claims description 8
- 230000008439 repair process Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 12
- 238000013461 design Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 239000013256 coordination polymer Substances 0.000 description 4
- 229920005558 epichlorohydrin rubber Polymers 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Abstract
一种电路校正系统与增加扫描测试涵盖率的方法。增加扫描测试涵盖率的方法由至少一处理器执行，并包含下列操作：分析第一网表档与第二网表档，以获取一电路结构变动，其中第一网表档对应于第一扫描链电路系统，且第二网表档对应于第二扫描链电路系统，第二网表档为经由第一网表档被执行工程变更指令后所产生；依据至少一预定条件修复第二扫描链电路系统；评估经修复后的第二扫描链电路系统中的一候选节点，以连接经工程变更指令后所产生的新正反器电路至候选节点；以及储存处理后的第二网表档为第三网表档，以制造集成电路。
Description
技术领域
本案是有关于一种电路校正系统，且特别是有关于应用于工程变更指令的电路校正系统与增加扫描测试涵盖率。
背景技术
工程变更指令(engineering change orders,ECO)用于改变元件、功能、工作流程或工程规格。在集成电路设计的应用中，ECO常用来修正在设计期间发现的设计错误，或对设计规格做出更改以补偿其他系统要求。然而，经过ECO后的电路，可能会造成后续流程需多花费一些未预期的额外时间，例如造成扫描测试的涵盖率下降或造成需要重新布局与绕线的负担等等，导致集成电路的开发周期更长。
发明内容
为了解决上述问题，本案的一态样是提供一种增加扫描测试涵盖率的方法，其由至少一处理器执行，并包含下列操作：分析第一网表档与第二网表档，以获取一电路结构变动，其中第一网表档对应于第一扫描链电路系统，且第二网表档对应于第二扫描链电路系统，第二网表档为经由第一网表档被执行工程变更指令后所产生；依据至少一预定条件修复第二扫描链电路系统；评估经修复后的第二扫描链电路系统中的候选节点，以连接经工程变更指令后所产生的新正反器电路至候选节点；以及储存处理后的第二网表档为第三网表档，以制造集成电路。
本案的一态样是提供一种电路校正系统，其包含记忆体与处理器。记忆体用于储存至少一程序码。处理器用以执行至少一程序码，以执行下列操作：分析第一网表档与第二网表档，以获取一电路结构变动，其中第一网表档对应于第一扫描链电路系统，且第二网表档对应于第二扫描链电路系统，第二网表档为经由第一网表档被执行工程变更指令后所产生；依据至少一预定条件修复该第二扫描链电路系统；评估经修复后的第二扫描链电路系统中的一候选节点，以连接经工程变更指令后所产生的新正反器电路至候选节点；以及储存处理后的第二网表档为第三网表档，以制造集成电路。
于一些实施例中，分析该第一网表档与该第二网表档，以获取该电路结构变动的操作包含：映射第一扫描链电路系统与第二扫描链电路系统，并分类扫描链电路结构变动。
于一些实施例中，映射第一扫描链电路系统与第二扫描链电路系统，并分类该电路结构变动的的操作包含：根据正反器类型以及输入输出接脚类型依序分类第一扫描链电路系统与第二扫描链电路系统中未被映射到的正反器电路，以判断第二扫描链电路系统是否符合至少一预定条件。
于一些实施例中，至少一预定条件包含未被映射到的正反器电路与第二扫描链电路系统的其他电路断开连接、未被映射到的正反器电路与第二扫描链电路系统的其他正反器电路之间的连接顺序被改变或其上述任意组合。
于一些实施例中，依据至少一预定条件修复该第二扫描链电路系统的操作包含：重新连接未被映射到的正反器电路至该第二扫描链电路系统的其他电路或回复未被映射到的正反器电路与该第二扫描链电路系统的其他正反器电路之间的连接顺序，以修复该第二扫描链电路系统。
于一些实施例中，评估经修复后的该第二扫描链电路系统中的该候选节点，以连接经该工程变更指令后所产生的该新正反器至候选节点的操作包含：根据该第二网表档辨识新正反器电路；以及依据时脉域以及触发边缘分类第二扫描链电路系统中的多个原有的正反器电路与新正反器电路，以寻找该至少一候选节点。
于一些实施例中，新正反器电路被分类至一第一分类，且寻找该至少一候选节点的操作还包含：根据电路阶层、功能关联性或扇出数中至少一者评估所述多个原有的正反器电路中属于第一分类的至少一原有的正反器电路，以寻找至少一候选节点。
于一些实施例中，评估所述多个原有的正反器电路中属于该第一分类的至少一原有的正反器电路的操作包含：根据电路阶层与功能关联性评分至少一原有的正反器电路；以及挑选至少一原有的正反器电路中具有最高评分与最低扇出数的一者的输出端为该至少一候选节点。
综上所述，本案实施例所提供的电路校正系统与增加扫描测试涵盖率的方法可有效率地检查经工程变更指令处理后的扫描链电路系统，以改善扫描测试的涵盖率以及缩短后续流程时间。
附图说明
本案的附图说明如下：
图1为根据本案一些实施例所绘示的一种电路校正系统的示意图；
图2为根据本案一些实施例所绘示的一种扫描链电路系统的示意图；
图3为根据本案一些实施例所绘示的一种用于增加扫描测试涵盖率的方法的流程图；
图4A为根据本案一些实施例所绘示图3中映射与分类连接关系的操作的概念示意图；
图4B为根据本案一些实施例所绘示的一种分类树状图；
图5为根据本案一些实施例所绘示图3中映射与分类连接关系的操作的概念示意图；
图6A为根据本案一些实施例所绘示图3中评估经修复后的网表档中的至少一候选节点的概念示意图；以及
图6B为根据本案一些实施例所绘示的一种分类流程图。
【符号说明】
100：电路校正系统 110：处理器
120：记忆体 130：输入/输出接口
D1～D4：数据 200：扫描链电路系统
220A～220E：正反器电路 CP：时脉接收端
SI：第一输入端 D：第二输入端
EN：致能端 CLK：时脉讯号
Q：输出端 300：方法
S310、S320、S330：操作 S3-1～S3-5：子操作
400：树状图 L1：第一层
L2：第二层 L3：第三层
403-1、403-2：分支 Y、Z：子模块
X：模块 S401～S405：操作
600：分类流程图 S610、S620、S630：操作
S640、S650：操作
具体实施方式
以下将以附图揭露本案的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本案。也就是说，在本案部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些已知惯用的结构与元件在附图中将以简单示意的方式绘示。
关于本文中所使用的“耦接”或“连接”，均可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二或多个元件相互操作或动作。
关于本文中所使用的“约”、“大约”或“大致约”一般通常是指数值的误差或范围约百分之二十以内，较好地是约百分之十以内，而更佳地则是约百分之五以内。文中若无明确说明，其所提及的数值皆视作为近似值，即如“约”、“大约”或“大致约”所表示的误差或范围。如本文所用，词汇“与/或”包含了列出的关联项目中的一个或多个的任何组合。
于本文中，用语“电路系统(circuitry)”泛指包含一或多个电路(circuit)所形成的单一系统。用语“电路”泛指由一或多个晶体管与/或一或多个主被动元件按一定方式连接以处理讯号的物件。
为易于理解，本案各附图中的类似元件将被指定为相同标号。
参照图1，图1为根据本案一些实施例所绘示的一种电路校正系统100的示意图。于一些实施例中，电路校正系统100可应用于与集成电路设计相关的工程变更指令(engineering change order,ECO)，以降低电路设计与/或测试阶段所需耗费的时间。
电路校正系统100包含处理器110、记忆体120以及一或多个输入/输出(Input/Output,I/O)接口130。处理器110耦接至记忆体120以及多个I/O接口130。
于各个实施例中，处理器110为一或多个中央处理单元(CPU)、特殊应用集成电路(Application-specific integrated circuit,ASIC)、多处理器、分散式处理系统、或合适的处理单元。适合实施处理器110的各种电路或单元皆为本案所涵盖的范围。
记忆体120储存一或多个程序码，其用以辅助设计集成电路。例如，记忆体120储存一或多个程序码，此程序码以至少一个指令集所编码而成，其中指令集用以对晶片或集成电路进行扫描测试(scan test)与/或进行后述图3的方法300。处理器110可执行储存于记忆体120的程序码，且上述的多个操作(如后述图3)可自动地被执行。
于一些实施例中，记忆体120为非暂态计算机可读取储存媒介，其储存用以执行关联于扫描测试的ECO的多个指令集。例如，记忆体120储存有用以执行例如包含图3中多个操作的多个可执行指令。于一些实施例中，计算机可读取储存媒介为电性、磁性、光学、红外线与/或半导体系统(或设备或装置)。例如，计算机可读取储存媒介包含半导体或固态记忆体、磁带、可移除式计算机磁盘、随机存取记忆体(RAM)、只读记忆体(ROM)、硬磁盘与/或光学磁盘。在使用光学磁盘的一个或多个实施例中，计算机可读取储存媒介包含只读记忆光盘(CD-ROM)、可重复录写光盘(CD-R/W)与/或数字影音光盘(DVD)。
多个I/O接口130自各种控制装置接收多个输入或命令，其中控制装置可由电路设计者操控。据此，电路校正系统100可由多个I/O接口130的输入或命令被操控。例如，电路设计者可经由多个I/O接口130输入载有对应一集成电路的网表(netlist)档的数据，以供处理器110进行分析。
于一些实施例中，多个I/O接口130包含一屏幕，其设置以显示程序码执行的状态。于一些实施例中，多个I/O接口130包含图形化用户接口(GUI)。于另一些实施例中，多个I/O接口130包含键盘、数字键盘、鼠标、轨迹球、触控屏幕、游标方向键或其上述的组合，以沟通信息与多个命令至处理器110。
为了说明后述图3的方法300，各种相关的词汇或元件将参照图2进行说明。
参照图2，图2为根据本案一些实施例所绘示的一种扫描链(scan chain)电路系统200的示意图。在一些实施例中，扫描链电路系统200可实施于集成电路(或晶片)内，以利进行后续的测试(例如时序分析等等)。
扫描链电路系统200包含多个串接的正反器电路220A～220D。于一些实施例中，正反器电路220A～220D可为扫描正反器(Scan flip-flop)，但本案并不以此为限。各种类型的正反器电路220A～220D皆为本案所涵盖的范围。
正反器电路220A～220D中每一者包含时脉接收端CP、第一输入端SI、第二输入端D、致能端EN以及输出端Q，其中致能端EN用以接收扫描致能讯号(未绘示)，且时脉接收端CP用以接收时脉讯号CLK。正反器电路220A的第一输入端SI用以接收扫描输入讯号(未绘示)，且正反器电路220A的输出端Q耦接至正反器电路220B的第一输入端SI。依此类推，正反器电路220D的输出端Q用以输出一扫描输出讯号(未绘示)。
正反器电路220A～220D中每一者的第二输入端D耦接至一待测电路(未绘示)内部的一对应输入/输出节点，以分别接收/输出主要(primary)输入/输出讯号(未绘示)。当收到具特定逻辑值的扫描致能讯号时，正反器电路220A～220D被致能而进入扫描模式。于扫描模式中，正反器电路220A～220D的操作类似于移位暂存器，并根据扫描输入讯号(未绘示)产生扫描输出讯号(未绘示)。等效而言，当操作于扫描模式时，正反器电路220A～220D中每一者将其第一输入端SI所接收到的讯号锁存并经由输出端Q输出。换言之，于扫描模式下，扫描输出讯号将由扫描输入讯号决定，而未受待测电路影响。如此，在扫描模式后的后续测试操作中，可通过侦测扫描输出讯号的讯号值变化来确认待测电路是否有故障。于一些实施例中，待测电路可为一或多个数字(或逻辑)电路的集合，但本案并不以此为限。
于一些实施例中，扫描链电路系统200的电路结构与电路连接关系可由一网表(netlist)档定义。例如，如图1所示，I/O接口130可接收数据D1并储存于记忆体120内，其中数据D1用于描述扫描链电路系统200的内部电路的网表档。于一些实施例中，网表档的内容符合一预定类型的语法，此语法以可被电路校正系统100辨识的描述格式记录。于一些实施例中，网表档为门级(gate-level)网表档。于一些实施例中，网表档的预定类型可为硬件描述语言(Verilog)或超高速集成电路硬件描述语言(very high-speed hardwaredescription language,VHDL)。上述语法的类型用于示例，本案并不以此为限。
于一些实施例中，经ECO后，扫描链电路系统200的电路结构(例如电路元件与/或连接关系)可能会被改变。例如，正反器电路被移除、连接顺序被改变或有新的正反器电路被加入等等。在某些情况下，这些改变会造成扫描链电路系统200的功能异常，或测试涵盖率下降，或造成后续布局与绕线的额外负担。于一些实施例中，电路校正系统100可执行下述的方法300，以解决上述问题。
参照图3，图3为根据本案一些实施例所绘示的一种用于增加扫描测试率的方法300的流程图。于一些实施例中，方法300可由图1的处理器110执行。
于操作S310，分析进行ECO前后的网表档。操作S310包含子操作S3-1与S3-2。
于子操作S3-1，映射并分类进行ECO前后的网表档所对应的扫描链电路系统。
于子操作S3-2，依据至少一预定条件修复进行ECO后的网表档所对应的扫描链电路系统。
为易于理解，参照图4A与图4B，图4A为根据本案的一些实施例所绘示图3中映射与分类连接关系的操作(即操作S310)的概念示意图，且图4B为根据本案一些实施例所绘示的一种树状图400。
在一些情形下，经ECO后，扫描链电路系统200中的电路结构(例如为连接关系)会有变动。于一些实施例中，处理器110将经ECO后的扫描链电路系统200所对应的网表档储存为数据D2(如图1所示)，并储存于记忆体120。通过比较数据D1与数据D2，处理器110可获取扫描链电路系统200的电路结构经ECO前后的差异。
如图4A所示，在此例中，经ECO后，原有的正反器电路220B被移除，导致原有的正反器电路220A与其他电路断开连接。通过比较数据D1与数据D2，处理器110可获取上述连接关系变化的信息。例如，处理器110可依据图4B的树状图400来对数据D1与D2进行分类与映射。如图4B所示，在第一层L1，处理器110映射数据D1与数据D2，以获得前述的连接关系变化。若有映射到相关元件，代表该电路元件的连接关系未变化，例如为图4A的220C与220D。若没有映射到相关元件，代表该电路元件的连接关系出现变化，例如为图4A的220A与220B。
接着，在第二层L2，处理器110对未被映射到的元件进行分类。以正反器电路的类型为例，若是未被映射到的元件是扫描器电路系统200内的正反器电路(即前述的扫描正反器)，此元件会被分类至分支403-1。反之，若未被映射到的元件是一般的正反器电路，此元件会被分类到分支403-2。
分支403-1与分支403-2的分类方式相同，以下以分支403-1为例说明。依据数据D2，处理器110确认正反器电路220A(与/或正反器电路220B)是扫描器电路系统200内的正反器电路。处理器110依据正反器电路220A(与/或正反器电路220B)的输入输出接脚(例如包含图1的时脉接收端CLK、数据输入输出端(例如为第一输入端SI、第二输入端D与输出端Q等等)以及致能端EN)进行分类。上述仅为示例，本案并不以此为限，于其他的实施例中，正反器电路的接脚还可包含重置端等等。
在第三层L3，处理器110进一步搜寻当前分类的正反器电路的邻近位置上是否具有其他正反器电路。例如，在分类完正反器电路220A后，处理器110进一步根据数据D2得知正反器电路220A的邻近位置上存在原有的正反器电路220C与220D。
进行上述操作后，处理器110可确认经ECO后的扫描器电路系统200是否符合至少一预定条件。依据不同应用，至少一预定条件可设定以增加扫描测试的涵盖率与/或避免重新自动布局与绕线等等，以增加电路测试的效率与可靠度。于此例中，正反器电路220A与其他电路断开连接，将导致扫描器电路系统200的测试涵盖率降低。因此，处理器110判定经ECO后的扫描器电路系统200符合预定条件，以修复扫描器电路系统200。如图4A所示，处理器110重新连接正反器电路220A的输出端Q至原有的正反器电路220C的第一输入端SI。如此，经修复后的扫描器电路系统200的测试涵盖率可以提高。
参照图5，图5为根据本案的一些实施例所绘示图3中映射与分类连接关系的操作(即操作S310)的概念示意图。相较于图4A，于此例中，经ECO后，正反器电路220B与正反器电路220C的连接顺序被改变。于此条件下，后续程序中会需要重新绕线与布局，导致额外的负担。因此，处理器110判定经ECO后的扫描器电路系统200符合预定条件，以修复扫描器电路系统200。如图5所示，处理器110重新设定正反器电路220B与正反器电路220C的连接顺序。如此，可避免引入额外的绕线负担。
继续参照图3，于操作S320，评估经修复后的网表档中的至少一候选节点，以连接经ECO后所加入的新电路到该至少一候选节点。操作S320包含子操作S3-3、S3-3与S3-4。
于子操作S3-3，辨识经ECO后加入的新正反器电路。
于子操作S3-4，依据时脉域跟触发边缘分类修复后的网表档所对应的电路，以寻找至少一候选节点。
于子操作S3-5，连接新正反器电路至该至少一候选节点。
于一些实施例中，相较于操作S310，操作S320用以处理扫描链电路系统200经ECO后被加入的新正反器电路。
为易于理解，参照图6A至图6B，图6A为根据本案的一些实施例所绘示图3中评估经修复后的网表档中的至少一候选节点(即操作S320)的概念示意图，且图6B为根据本案的一些实施例所绘示的一种分类流程图600。
于此例中，经修复后的扫描链电路系统200包含原有的正反器电路220A～220D，且经ECO后，扫描链电路系统200还包含新的正反器电路220E。于一些实施例中，通过比较前述的数据D1与数据D2，处理器110可辨识出正反器电路220E是于ECO后才新增的电路。其中，在电路阶层中，正反器电路220A～220C以及下层的子模块Z属于同一子模块Y，正反器电路220E属于子模块Z，且正反器电路220D属于最上层的模块X。于一些实施例中，在操作S310被执行后，处理器110可将修复后的网表档储存为数据D3，以分析数据D3来执行子操作S3-4与S3-5。
如图6B所示，处理器110分析数据D3以辨识出目前存在的正反器电路220A～220E(即操作S610)。处理器110依据正反器电路220A～220E每一者所接收的时脉讯号(即时脉接收端CP所接收的讯号)所对应的时脉域对正反器电路220A～220E进行分类(即操作S620)。于一些实施例中，当多个时脉讯号输入所连接的时脉讯号源相同且所述多个时脉讯号之间存在有固定相位关联性，这些时脉讯号可被视为来自同一时脉域。反之，当多个时脉讯号输入所连接的时脉讯号源不同或所述多个时脉讯号之间不具有固定相位关联性，这些时脉讯号可被视为来自不同的时脉域。
接着，处理器110分析数据D3以确认正反器电路220A～220E每一者是被时脉讯号的上升边缘或下降边缘触发，进而对正反器电路220A～220E进行分类(即操作S630)。如此，处理器110可针对新增的正反器电路220E找到一匹配的分类(即操作S640)，并评估属于此匹配的分类下的其他正反器电路的电路阶层、功能关联性与扇出(fan out)数，以确认至少一候选节点(即操作S650)。
举例而言，处理器110分析出正反器电路220E属于分类1，且正反器电路220A～220D也属于分类1。接着，处理器110考虑正反器电路220A～220D每一者与正反器电路220E之间的电路阶层与功能关联性，以进行评分(如下表)。
| 正反器电路 | 电路阶层 | 功能关联性 | 总分 | 扇出数 |
| 220A | 20 | 0 | 20 | 未计算 |
| 220B | 20 | 6 | 26 | 8 |
| 220C | 20 | 6 | 26 | 3 |
| 220D | 10 | 2 | 12 | 未计算 |
于一些实施例中，处理器110会选择在电路阶层与/或功能关联性上具有最高得分且具有最低扇出数的正反器电路的输出为该候选节点。例如，如先前所述，正反器电路220A～220C与正反器电路220E同属于子模块Y，故正反器电路220A～220C的电路阶层的分数较高。相对的，由于正反器电路220D与正反器电路220E属于不同子模块，故正反器电路220D的电路阶层的分数较低。于一些实施例中，属于同一电路阶层的电路通常具有相近的位置关系与/或相关的功能关系，故可降低后续绕线上的负担。因此，若与新正反器电路220E具有较接近的电路阶层，分数会较高(例如：20分)。反之，若与新正反器电路220E具有较远的电路阶层，分数会较低(例如：10分)。
于一些实施例中，电路阶层的关系可由网表档的描述方式定义(例如为使用“.subckt”等方式)，故处理器110可通过分析数据D3所对应的网表档得知上述电路阶层。
进一步地，如图6A所示，正反器电路220E的输入或输出可能会直接影响到正反器电路220B与220C的输入或输出，而与其他正反电路220A与220D较无直接关系。因此，正反器电路220B与220C的功能关联性的分数高于正反器电路220A与220D的功能关联性的分数。如上表所示，正反器电路220B与正反器电路220C的得分皆为26。
处理器110进一步地分析数据D3，以获取正反器电路220B的扇出数与正反器电路220C的扇出数。扇出数代表正反器电路的输出所连接的(或已驱动的)逻辑闸数目。扇出数越低，代表该正反器电路还有剩余的负载能力可以连接至其他的逻辑闸。例如，如上表所示，正反器电路220B的扇出数为8，而正反器电路220C的扇出数为3。
因此，如图6A所示，处理器110选择正反器电路220C的输出为候选节点，并将新的正反器电路220E连接至正反器电路220C的输出，并串接至正反器电路220D。如此一来，正反器电路220E与其待测电路的测试结果可以被考量，以提升扫描链电路系统200的测试涵盖率。
继续参照图3，于操作S330，储存处理后的网表档，以进行后续晶片制造。例如，处理器110可储存图6A中经处理后的扫描链电路系统200对应的网表档为图1的数据D4。在后续流程，数据D4可被用来实施额外的(非必须)布局与/或绕线程序，以制造相关晶片或集成电路。
于一些相关技术中，在电路测试中，经ECO后的扫描链电路系统通常需要重新执行可测试性设计(design for test,DFT)的验证以及重新执行完整的布局与绕线程序，以确保经ECO后的扫描链电路系统具有足够的测试涵盖率。在相关技术中，上述验证与/或重新布局需耗费具有足够经验的测试工程师与布局工程师的人力以及额外测试时间。相对于上述技术，在本案实施例中，通过执行方法300，经ECO后的扫描电路系统可以被系统化地逐步检查，以有效率地修复扫描链电路系统并同时减轻额外的布线负担。
在一些非限制性的实验例中，相较于前述的相关技术，本案实施例的电路校正系统100与方法300可节省约62％～88％的ECO程序的时间。
上述方法300的多个步骤仅为示例，并非限定需依照此示例中的顺序执行。在不违背本揭示内容的各实施例的操作方式与范围下，在方法300下的各种操作当可适当地增加、替换、省略或以不同顺序执行。
上述的扫描链电路系统200以及经ECO后的相关连接关系用于示例，但本案并不以此为限。本案的方法300可适用于各种类型的ECO应用。
于一些实施例中，方法300可实现为载于非暂态计算机可读取媒体的设计工具。换言之，方法300可由硬件、软件、固件或上述的任意组合实现。例如，若速度与准确度为主要考量，可主要由硬件与/或固件实现。或者，若设计弹性为主要考量，则可主要由软件实现。上述实现方式仅为示例，本案并不以此为限。
综上所述，本案实施例所提供的电路校正系统与用以增加扫描测试涵盖率的方法可有效率地检查经工程变更指令处理后的扫描链电路系统，以改善扫描测试的涵盖率以及缩短后续流程时间。
虽然本案已以实施方式揭露如上，然其并非限定本案，任何熟悉此技艺者，在不脱离本案的精神和范围内，当可作各种的更动与润饰，因此本案的保护范围当视所附的权利要求书所界定的范围为准。
Claims (16)
1.一种电路校正系统，其特征在于，包含：
一记忆体，用于储存至少一程序码；以及
一处理器，用以执行该至少一程序码，以执行下列操作：
分析一第一网表档与一第二网表档，以获取一电路结构变动，其中该第一网表档对应于一第一扫描链电路系统，且该第二网表档对应于一第二扫描链电路系统，该第二网表档为经由该第一网表档被执行一工程变更指令后所产生；
依据至少一预定条件修复该第二扫描链电路系统；
评估经修复后的该第二扫描链电路系统中的一候选节点，以连接经该工程变更指令后所产生的一新正反器电路至该候选节点；以及
储存处理后的该第二网表档为一第三网表档，以制造一集成电路。
2.根据权利要求1所述的电路校正系统，其特征在于，该处理器用以映射该第一扫描链电路系统与该第二扫描链电路系统，并分类该电路结构变动。
3.根据权利要求2所述的电路校正系统，其特征在于，该处理器用以根据一正反器类型以及一输入输出接脚类型依序分类该第一扫描链电路系统与该第二扫描链电路系统中未被映射到的一正反器电路，以判断该第二扫描链电路系统是否符合该至少一预定条件。
4.根据权利要求3所述的电路校正系统，其特征在于，该至少一预定条件包含该正反器电路与该第二扫描链电路系统的其他电路断开连接、该正反器电路与该第二扫描链电路系统的其他正反器电路之间的一连接顺序被改变或其上述任意组合。
5.根据权利要求3所述的电路校正系统，其特征在于，该处理器用以重新连接该正反器电路至该第二扫描链电路系统的其他电路或回复该正反器电路与该第二扫描链电路系统的其他正反器电路之间的一连接顺序，以修复该第二扫描链电路系统。
6.根据权利要求1所述的电路校正系统，其特征在于，该处理器用以根据该第二网表档辨识该新正反器电路，并依据一时脉域以及一触发边缘分类该第二扫描链电路系统中的多个原有的正反器电路与该新正反器电路，以寻找该至少一候选节点。
7.根据权利要求6所述的电路校正系统，其特征在于，该新正反器电路被分类至一第一分类，且该处理器更用以根据一电路阶层、一功能关联性或一扇出数中至少一者评估所述多个原有的正反器电路中属于该第一分类的至少一原有的正反器电路，以寻找该至少一候选节点。
8.根据权利要求7所述的电路校正系统，其特征在于，该处理器用以根据该电路阶层与该功能关联性评分该至少一原有的正反器电路，并挑选该至少一原有的正反器电路中具有最高评分与最低扇出数的一者的一输出端为该至少一候选节点。
9.一种增加扫描测试涵盖率的方法，由至少一处理器执行，其特征在于，该方法包含：
分析一第一网表档与一第二网表档，以获取一电路结构变动，其中该第一网表档对应于一第一扫描链电路系统，且该第二网表档对应于第二扫描链电路系统，该第二网表档为经由该第一网表档被执行一工程变更指令后所产生；
依据至少一预定条件修复该第二扫描链电路系统；
评估经修复后的该第二扫描链电路系统中的一候选节点，以连接经该工程变更指令后所产生的一新正反器电路至该候选节点；以及
储存处理后的该第二网表档为一第三网表档，以制造一集成电路。
10.根据权利要求9所述的方法，其特征在于，分析该第一网表档与该第二网表档，以获取该电路结构变动的操作包含：
映射该第一扫描链电路系统与该第二扫描链电路系统，并分类该电路结构变动。
11.根据权利要求10所述的方法，其特征在于，映射该第一扫描链电路系统与该第二扫描链电路系统，并分类该电路结构变动的操作包含：
根据一正反器类型以及一输入输出接脚类型依序分类该第一扫描链电路系统与该第二扫描链电路系统中未被映射到的一正反器电路，以判断该第二扫描链电路系统是否符合该至少一预定条件。
12.根据权利要求11所述的方法，其特征在于，该至少一预定条件包含该正反器电路与该第二扫描链电路系统的其他电路断开连接、该正反器电路与该第二扫描链电路系统的其他正反器电路之间的一连接顺序被改变或其上述任意组合。
13.根据权利要求11所述的方法，其特征在于，依据至少一预定条件修复该第二扫描链电路系统的操作包含：
重新连接该正反器电路至该第二扫描链电路系统的其他电路或回复该正反器电路与该第二扫描链电路系统的其他正反器电路之间的一连接顺序，以修复该第二扫描链电路系统。
14.根据权利要求9所述的方法，其特征在于，评估经修复后的该第二扫描链电路系统中的该候选节点，以连接经该工程变更指令后所产生的该新正反器电路至该候选节点的操作包含：
根据该第二网表档辨识该新正反器电路；以及
依据一时脉域以及一触发边缘分类该第二扫描链电路系统中的多个原有的正反器电路与该新正反器电路，以寻找该至少一候选节点。
15.根据权利要求14所述的方法，其特征在于，该新电路被分类至一第一分类，且寻找该至少一候选节点的操作还包含：
根据一电路阶层、一功能关联性或一扇出数中至少一者评估所述多个原有的正反器电路中属于该第一分类的至少一原有的正反器电路，以寻找该至少一候选节点。
16.根据权利要求15所述的方法，其特征在于，评估所述多个原有的正反器电路中属于该第一分类的该至少一原有的正反器电路的操作包含：
根据该电路阶层与该功能关联性评分该至少一原有的正反器电路；以及
挑选该至少一原有的正反器电路中具有最高评分与最低扇出数的一者的一输出端为该至少一候选节点。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910466324.7A CN112100972B (zh) | 2019-05-31 | 2019-05-31 | 电路校正系统与增加扫描测试涵盖率的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910466324.7A CN112100972B (zh) | 2019-05-31 | 2019-05-31 | 电路校正系统与增加扫描测试涵盖率的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112100972A true CN112100972A (zh) | 2020-12-18 |
| CN112100972B CN112100972B (zh) | 2024-02-13 |
Family
ID=73749395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910466324.7A Active CN112100972B (zh) | 2019-05-31 | 2019-05-31 | 电路校正系统与增加扫描测试涵盖率的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112100972B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113742154A (zh) * | 2021-09-18 | 2021-12-03 | 苏州盛科通信股份有限公司 | 扫描链修复方法、装置及芯片 |
| CN117371386A (zh) * | 2023-12-08 | 2024-01-09 | 奇捷科技(深圳)有限公司 | 电路布局更新方法、装置、设备及存储介质 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6031981A (en) * | 1996-12-19 | 2000-02-29 | Cirrus Logic, Inc. | Reconfigurable gate array cells for automatic engineering change order |
| US20020129325A1 (en) * | 2001-03-06 | 2002-09-12 | Genichi Tanaka | Engineering-change method of semiconductor circuit |
| US20040040006A1 (en) * | 2002-08-21 | 2004-02-26 | Fujitsu Limited | Design method for integrated circuit having scan function |
| TW200533940A (en) * | 2004-04-06 | 2005-10-16 | Agilent Technologies Inc | Circuit and method for comparing circuit performance between functional and AC scan testing in an integrated circuit (IC) |
| CN101246516A (zh) * | 2007-03-09 | 2008-08-20 | 知亿科技股份有限公司 | 可执行于计算机系统的电路设计修改方法 |
| US20090032899A1 (en) * | 2007-07-31 | 2009-02-05 | Nec Electronics Corporation | Integrated circuit design based on scan design technology |
| CN102750402A (zh) * | 2005-04-01 | 2012-10-24 | 阿尔特拉公司 | 产生等效现场可编程门阵列和结构化专用集成电路的方法 |
| CN104133931A (zh) * | 2013-05-02 | 2014-11-05 | 国际商业机器公司 | 用于检测组合等效电路设计中的相应路径的方法和系统 |
| CN106526463A (zh) * | 2015-09-14 | 2017-03-22 | 汤铭科技股份有限公司 | 具扫描测试的集成电路及其测试方法 |
| CN109585320A (zh) * | 2017-09-29 | 2019-04-05 | 台湾积体电路制造股份有限公司 | 用于确定受测试电路中的系统性缺陷的方法 |
-
2019
- 2019-05-31 CN CN201910466324.7A patent/CN112100972B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6031981A (en) * | 1996-12-19 | 2000-02-29 | Cirrus Logic, Inc. | Reconfigurable gate array cells for automatic engineering change order |
| US20020129325A1 (en) * | 2001-03-06 | 2002-09-12 | Genichi Tanaka | Engineering-change method of semiconductor circuit |
| US20040040006A1 (en) * | 2002-08-21 | 2004-02-26 | Fujitsu Limited | Design method for integrated circuit having scan function |
| TW200533940A (en) * | 2004-04-06 | 2005-10-16 | Agilent Technologies Inc | Circuit and method for comparing circuit performance between functional and AC scan testing in an integrated circuit (IC) |
| CN102750402A (zh) * | 2005-04-01 | 2012-10-24 | 阿尔特拉公司 | 产生等效现场可编程门阵列和结构化专用集成电路的方法 |
| CN101246516A (zh) * | 2007-03-09 | 2008-08-20 | 知亿科技股份有限公司 | 可执行于计算机系统的电路设计修改方法 |
| US20090032899A1 (en) * | 2007-07-31 | 2009-02-05 | Nec Electronics Corporation | Integrated circuit design based on scan design technology |
| CN104133931A (zh) * | 2013-05-02 | 2014-11-05 | 国际商业机器公司 | 用于检测组合等效电路设计中的相应路径的方法和系统 |
| CN106526463A (zh) * | 2015-09-14 | 2017-03-22 | 汤铭科技股份有限公司 | 具扫描测试的集成电路及其测试方法 |
| CN109585320A (zh) * | 2017-09-29 | 2019-04-05 | 台湾积体电路制造股份有限公司 | 用于确定受测试电路中的系统性缺陷的方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113742154A (zh) * | 2021-09-18 | 2021-12-03 | 苏州盛科通信股份有限公司 | 扫描链修复方法、装置及芯片 |
| CN117371386A (zh) * | 2023-12-08 | 2024-01-09 | 奇捷科技(深圳)有限公司 | 电路布局更新方法、装置、设备及存储介质 |
| CN117371386B (zh) * | 2023-12-08 | 2024-04-02 | 奇捷科技(深圳)有限公司 | 电路布局更新方法、装置、设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112100972B (zh) | 2024-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4562713B2 (ja) | 論理回路における多重故障の故障箇所推定システム、故障箇所推定方法および故障箇所推定用プログラム | |
| JP4557337B2 (ja) | Ｘリストに基づく多重エラー及び故障を診断する方法並びにシステム | |
| US8789004B2 (en) | Automatic flow of megacell generation | |
| US20070234161A1 (en) | Using neighborhood functions to extract logical models of physical failures using layout based diagnosis | |
| WO2022041956A1 (zh) | 一种晶圆探测数据的处理方法和计算机可读存储介质 | |
| CN112100972B (zh) | 电路校正系统与增加扫描测试涵盖率的方法 | |
| Bodhe et al. | Reduction of diagnostic fail data volume and tester time using a dynamic N-cover algorithm | |
| US6915494B2 (en) | Fault analyzing system, method for pursuing fault origin and information storage medium for storing computer program representative of the method | |
| US10430535B2 (en) | Verification support program medium, verification support method, and information processing device for verification of a circuit | |
| US20160116533A1 (en) | Diagnostic apparatus | |
| TWI684987B (zh) | 電路校正系統與增加掃描測試涵蓋率的方法 | |
| EP1403651B1 (en) | Testing integrated circuits | |
| KR20030061686A (ko) | 하나 이상의 중복 테스트 제거 및 하나 이상의 비효율적테스트 재배열 방법 | |
| Maksimovic et al. | Clustering-based revision debug in regression verification | |
| JP4239008B2 (ja) | 情報処理方法、情報処理装置およびプログラム | |
| Ladhar et al. | Efficient and accurate method for intra-gate defect diagnoses in nanometer technology and volume data | |
| US10776558B2 (en) | Testing system and testing method | |
| US11461520B1 (en) | SDD ATPG using fault rules files, SDF and node slack for testing an IC chip | |
| CN115408967A (zh) | 通过结构分析标识安全相关端口与其安全机制的关联 | |
| Pomeranz | Test scores for improving the accuracy of logic diagnosis for multiple defects | |
| CN111241766B (zh) | 测试方法与测试系统 | |
| TWI749497B (zh) | 時序模型的建立方法 | |
| CN112767992B (zh) | 寄生电容过载的检测方法 | |
| US11010521B2 (en) | Method of detecting relations between pins of circuit and computer program product thereof | |
| Pomeranz et al. | On diagnosis and diagnostic test generation for pattern-dependent transition faults |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |