CN113742154A - 扫描链修复方法、装置及芯片 - Google Patents

扫描链修复方法、装置及芯片 Download PDF

Info

Publication number
CN113742154A
CN113742154A CN202111096006.XA CN202111096006A CN113742154A CN 113742154 A CN113742154 A CN 113742154A CN 202111096006 A CN202111096006 A CN 202111096006A CN 113742154 A CN113742154 A CN 113742154A
Authority
CN
China
Prior art keywords
scan chain
repair
eco
register
netlist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111096006.XA
Other languages
English (en)
Inventor
段光生
郑若川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Centec Communications Co Ltd
Original Assignee
Suzhou Centec Communications Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Centec Communications Co Ltd filed Critical Suzhou Centec Communications Co Ltd
Priority to CN202111096006.XA priority Critical patent/CN113742154A/zh
Publication of CN113742154A publication Critical patent/CN113742154A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318583—Design for test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本申请提供了一种扫描链修复方法、装置及芯片，扫描链修复方法包括步骤：基于功能ECO前的网表，分析ECO信息，确认功能ECO是否会断开扫描链；若是，获取扫描链修复脚本；以及修复所述扫描链。本申请所提供的扫描链修复装置应用该扫描链修复方法，本申请还提供了一种芯片，应用上文中所述的扫描链修复方法或扫描链修复装置。相较于现有技术中采用手动修复扫描链的方式，本申请所提供的扫描链修复方法，扫描链修复效率更高，且不易出错。

Description

扫描链修复方法、装置及芯片
技术领域
本发明涉及芯片测试领域，尤其涉及一种扫描链修复方法、装置及芯片。
背景技术
可测试性设计(Design for Test，DFT)是一种集成电路设计技术，它将一些特殊结构在设计阶段植入电路，以便设计完成后进行测试。电路测试有时并不容易，这是因为电路的许多内部节点信号在外部难以控制和观测。通过添加可测试性设计结构，例如扫描链等，内部信号可以暴露给电路外部。扫描链作为目前超大规模集成电路设计中使用最为广泛的可测性设计结构，增强了芯片的可控性和可观察性，为芯片提供了良好的可测性。通常，在半导体芯片的设计过程中，不光需要设计实现预定功能的功能电路，也需要设计用于测试芯片制造缺陷的扫描测试电路(扫描链)。
随着芯片设计复杂度日益提高，研发周期越来越紧，芯片设计后期发现功能缺陷而需要做ECO(Engineering Change Order,指通过修改或删减部分电路单元或连线，而保持其他电路和连线不变的方法来修改网表或版图)的概率也变高。由于网表电路的可读性很差，手工ECO只能实现特别简单的ECO，对于稍微复杂的ECO，手工ECO几乎变得不可实现，大部分ECO都需要借助工具。在工具辅助ECO时，需要基于两个网表进行比较，找出逻辑差异，从而进行ECO。对于前端设计人员来说，所有的设计验证都是基于没有DFT设计的电路开展的，前端设计人员输出的最终网表也是不包含DFT电路的。但在芯片设计后期进行ECO时，不仅要对不带DFT电路的网表进行ECO，还需要基于已完成DFT设计的网表，如已经做完布局布线的网表进行ECO，这样就需要ECO工具对比一个带有DFT电路的网表和一个不带DFT电路的网表，如果要比较这两个网表在功能上的差异，就必须要让ECO工具不要去比较任何DFT电路，这样如果功能ECO导致DFT电路发生变化，比如扫描链断开或接错，DFT逻辑改变，这些都是基于ECO工具无法获知的。因此在DFT设计完整的网表上借助ECO工具进行功能ECO时，都要确认功能ECO之后是否影响到了DFT电路，而最常见的影响就是对扫描链的影响，因为任何寄存器的输出端要断开重连到新的ECO逻辑的时候，都可能导致完整的扫描链被改变。对于功能ECO导致扫描链电路被断开，常规的修复方法是手动方式，但手动方式效率低，出错率高。
因此，有必要对现有修复和检查扫描链完整性的方法加以改进。
发明内容
鉴于现有技术中存在的上述技术问题，本申请提供了一种扫描链修复方法，包括步骤：
基于功能ECO前的网表，分析ECO信息，确认功能ECO是否会断开扫描链；
响应于功能ECO会断开扫描链，获取扫描链修复脚本；以及
修复所述扫描链。
可选地，所述“获取扫描链修复脚本”包括步骤：
S1、获取包含完整扫描链电路的网表；
S2、将所述网表读入至网表分析工具；
S3、基于ECO功能脚本获取寄存器的输出端的断开信息；
S4、遍历输出端断开的所述寄存器，获取其输出端的驱动逻辑；
S5、判断S4中输出端断开的所述寄存器的驱动逻辑是否包含所述寄存器的SI端，若否，则无需修复扫描链，若是，则产生扫描链修复脚本，并将输出端断开的所述寄存器的SI端连接至对应寄存器的Q端。
可选地，所述网表分析工具为Design Compiler。
可选地，所述“修复扫描链”包括：
将所述扫描链修复脚本加载至经功能ECO之后的所述网表。
可选地，还包括：
检查修复后的所述扫描链是否完整。
可选地，所述“检查修复后的所述扫描链是否完整”包括：
S01、基于经扫描链修复之后的所述网表和所述扫描链修复脚本，遍历所述扫描链修复脚本里涉及的所述寄存器；
S02、确认每一所述寄存器的Q端是否都有连接到一个并且只连接到另一个所述寄存器的SI端，如果是，则说明所述扫描链修复成功，否则说明所述扫描链修复失败，执行S03；
S03、确认所述扫描链修复脚本是否存在问题。
可选地，还包括：确认修复后的所述扫描链的功能。
可选地，所述“确认修复后的所述扫描链的功能”包括：
S101、对所述扫描链修复前和所述扫描链修复后的所述网表进行逻辑等效性检查，如果检查通过，则说明所述扫描链修复没有影响到正常逻辑功能，否则，说明所述扫描链修复动作影响到了正常逻辑功能，执行S102；
S102、确认扫描链修复脚本是否存在问题。
为了实现上述发明目的，本申请还提供了一种扫描链修复装置，应用上文所述的扫描链修复方法。
为了实现上述发明目的，本申请还提供了一种芯片，应用上文所述的扫描链修复方法或扫描链修复装置。
本申请所提供的扫描链修复方法或扫描链修复装置，基于扫描链修复脚本修复扫描链，相较于现有技术中采用手动修复扫描链的方式，扫描链修复效率更高，且不易出错。
附图说明
图1为现有技术中ECO功能前的扫描链电路结构示意图；
图2为现有技术中ECO功能后的扫描链电路结构示意图；
图3为本申请的实施例中提供扫描链修复方法的流程示意图；
图4为本申请的实施例中提供的扫描链修复方法中，获取扫描链脚本的方法的流程示意图；
图5为本申请的实施例中提供的扫描链修复方法中，检查修复后的扫描链是否完整的方法的流程示意图；
图6为本申请的实施例中提供的扫描链修复方法中，确认修复后的扫描链的功能的方法的流程示意图。
具体实施方式
在下文，将参照附图详细描述示范性实施方式。然而，本申请不限于下面的实施方式，而是包括在本公开的技术范围内的各种改变、替代和变形。术语“第一”、“第二”等可以用于解释各种元件，元件的个数并不受这样的术语的限制。这些术语只是用于将一个元件与另一元件区分开。因此，在一个实施方式中被称为第一元件的元件可以在另一实施方式中被称为第二元件。除非上下文有另外的要求，否则单数形式不排除复数形式。以下由特定的具体实施例说明本申请的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本申请的其他优点及功效。
可测试性设计(Design for Test，DFT)是一种集成电路设计技术，它将一些特殊结构在设计阶段植入电路，以便设计完成后进行测试。电路测试有时并不容易，这是因为电路的许多内部节点信号在外部难以控制和观测。通过添加可测试性设计结构，例如扫描链等，内部信号可以暴露给电路外部。扫描链作为目前超大规模集成电路设计中使用最为广泛的可测性设计结构，增强了芯片的可控性和可观察性，为芯片提供了良好的可测性。通常，在半导体芯片的设计过程中，不光需要设计实现预定功能的功能电路，也需要设计用于测试芯片制造缺陷的扫描测试电路(扫描链)。
随着芯片设计复杂度日益提高，研发周期越来越紧，芯片设计后期发现功能缺陷而需要做ECO(Engineering Change Order,指通过修改或删减部分电路单元或连线，而保持其他电路和连线不变的方法来修改网表或版图)的概率也变高。由于网表电路的可读性很差，手工ECO只能实现特别简单的ECO，对于稍微复杂的ECO，手工ECO几乎变得不可实现，大部分ECO都需要借助工具。在工具辅助ECO时，需要基于两个网表进行比较，找出逻辑差异，从而进行ECO。对于前端设计人员来说，所有的设计验证都是基于没有DFT设计的电路开展的，前端设计人员输出的最终网表也是不包含DFT电路的。但在芯片设计后期进行ECO时，不仅要对不带DFT电路的网表进行ECO，还需要基于已完成DFT设计的网表，如已经做完布局布线的网表进行ECO，这样就需要ECO工具对比一个带有DFT电路的网表和一个不带DFT电路的网表，如果要比较这两个网表在功能上的差异，就必须要让ECO工具不要去比较任何DFT电路，这样如果功能ECO导致DFT电路发生变化，比如扫描链断开或接错，DFT逻辑改变，这些都是基于ECO工具无法获知的。因此在DFT设计完整的网表上借助ECO工具进行功能ECO时，都要确认功能ECO之后是否影响到了DFT电路，而最常见的影响就是对扫描链的影响，因为任何寄存器的输出端要断开重连到新的ECO逻辑的时候，都可能导致完整的扫描链被改变。对于功能ECO导致扫描链电路被断开，常规的修复方法是手动方式，但手动方式效率低，出错率高。
在实现芯片功能ECO时有时会打断扫描链电路，尤其是在工具辅助ECO的时候，因为工具辅助ECO通常只关注功能部分，DFT部分则被忽略，此时，容易导致DFT电路被修改。图1示出了功能ECO之前的扫描链电路示意图，扫描链电路包括寄存器1、寄存器2、寄存器3以及寄存器4，由图中可以获知其扫描链电路是完整的，寄存器1的Q端(数据输出端)和寄存器2的SI端(扫描数据输入端)相连接，寄存器3的Q端和寄存器4的SI端相连接，图2为功能ECO之后的电路示意图，其扫描链电路不再完整，寄存器1和寄存器2之间的扫描链被断开。当扫描链被断开时，常规扫描链修复方式是手动方式，以上述情况为例，在功能ECO之后的网表中手动将寄存器1的Q端和寄存器2的SI端重新连接则可修复该扫描链，当寄存器的数量较少时，扫描链修复采用上述方法未尝不可，但如果扫描链断开的寄存器很多时，采用上述手动方式则效率低，出错率高。
为了克服上述技术方案的缺陷，本实施例提供了一种可以高效自动化扫描链修复的方法，该方法基于功能ECO前的网表，分析ECO信息，确认功能ECO是否会断开扫描链，如果有，则借助网表分析工具和一定的规则算法追踪原始的扫描链，然后产生用于扫描链修复的脚本，将该脚本作用在功能ECO后网表上则可实现扫描链修复。
可选地，如图3所示，提供了一种扫描链修复方法，包括步骤：
基于功能ECO前的网表，分析ECO信息，确认功能ECO是否会断开扫描链；
响应于功能ECO会断开扫描链，获取扫描链修复脚本；以及
修复扫描链。
本实施例提供的扫描链修复方法，基于扫描链修复脚本修复扫描链，相较于现有技术中采用手动修复扫描链的方式，扫描链修复效率更高，且不易出错。
可选地，如图4所示，“获取扫描链修复脚本”包括步骤：
S1、获取包含完整扫描链电路的网表；
S2、将网表读入至网表分析工具；
S3、基于ECO功能脚本获取寄存器的输出端的断开信息；
S4、遍历输出端断开的寄存器，获取其输出端的驱动逻辑；
S5、判断S4中输出端断开的寄存器的驱动逻辑是否包含寄存器的SI端，若否，则无需修复扫描链，若是，则产生扫描链修复脚本，并将输出端断开的寄存器的SI端连接至对应寄存器的Q端。
以图2为例，在步骤S5中，可以判断出寄存器1的驱动逻辑包含寄存器的SI段，则需要对其进行修复，产生扫描链修复脚本，并将寄存器1的SI端连接至对应寄存器的Q端。
可选地，在S2中，网表分析工具可以为DC(Design Compiler，一种综合工具，能够将RTL电路转换成门级电路。
可选地，在网表分析工具里，将前述自动生成的扫描链修复脚本加载到功能ECO之后的网表，则可完成对扫描链的修复。但扫描链修复是否完全无误，还要完成两个步骤，第一个是检查修复之后扫描链是否的确是完整的，第二个是检查扫描链修复是否影响了正常功能逻辑。
可选地，“修复扫描链”包括：将扫描链修复脚本加载至经功能ECO之后的网表。
可选地，还包括：检查修复后的扫描链是否完整。
可选地，如图5所示，“检查修复后的扫描链是否完整”包括：
S01、基于经扫描链修复之后的网表和扫描链修复脚本，遍历扫描链修复脚本里涉及的寄存器；
S02、确认每一寄存器的Q端是否都有连接到一个并且只连接到另一个寄存器的SI端，如果是，则说明扫描链修复成功；否则说明扫描链修复失败，执行S03；
S03、确认扫描链修复脚本是否存在问题。
可选地，还包括：确认修复后的扫描链的功能。
可选地，如图6所示，“确认修复后的扫描链的功能”包括：
S101、对扫描链修复前和扫描链修复后的网表进行逻辑等效性检查，如果检查通过，则说明扫描链修复没有影响到正常逻辑功能，否则，说明扫描链修复动作影响到了正常逻辑功能，执行S102；
S102、确认扫描链修复脚本是否存在问题。
需要说明的是，确认扫描修复脚本出现问题的情况下，可以获取新的扫描修复脚本并重新加载至功能ECO之后的网表，并对扫描链的完整性和功能进行检查。
本实施例所提供的扫描链修复方法，在修复扫描链后还能够对修复后的扫描链的功能和完整性进行确认，以确保扫描链被完全修复且功能正常。
可选地，本实施例还提供了一种扫描链修复装置(未图示)，应用上文所述的扫描链修复方法。
可选地，本实施例还提供了一种芯片(未图示)，应用上文所述的扫描链修复方法或扫描链修复装置。
上述实施例仅例示性说明本申请的原理及其功效，而非用于限制本申请。任何熟悉此技术的人士皆可在不违背本申请的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本申请所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本申请的权利要求所涵盖。

Claims (10)

1.一种扫描链修复方法，其特征在于，包括步骤：
基于功能ECO前的网表，分析ECO信息，确认功能ECO是否会断开扫描链；
响应于功能ECO会断开扫描链，获取扫描链修复脚本；以及
修复所述扫描链。
2.如权利要求1所述的扫描链修复方法，其特征在于，所述“获取扫描链修复脚本”包括步骤：
S1、获取包含完整扫描链电路的网表；
S2、将所述网表读入至网表分析工具；
S3、基于ECO功能脚本获取寄存器的输出端的断开信息；
S4、遍历输出端断开的所述寄存器，获取其输出端的驱动逻辑；
S5、判断S4中输出端断开的所述寄存器的驱动逻辑是否包含所述寄存器的SI端，若否，则无需修复扫描链，若是，则产生扫描链修复脚本，并将输出端断开的所述寄存器的SI端连接至对应寄存器的Q端。
3.如权利要求2所述的扫描链修复方法，其特征在于，所述网表分析工具为DesignCompiler。
4.如权利要求1-3中任一项所述的扫描链修复方法，其特征在于，所述“修复所述扫描链”包括：
将所述扫描链修复脚本加载至经功能ECO之后的所述网表。
5.如权利要求2-3中任一项所述的扫描链修复方法，其特征在于，还包括：
检查修复后的所述扫描链是否完整。
6.如权利要求5所述的扫描链修复方法，其特征在于，所述“检查修复后的所述扫描链是否完整”包括：
S01、基于经扫描链修复之后的所述网表和所述扫描链修复脚本，遍历所述扫描链修复脚本里涉及的所述寄存器；
S02、确认每一所述寄存器的Q端是否都有连接到一个并且只连接到另一个所述寄存器的SI端，如果是，则说明所述扫描链修复成功，否则说明所述扫描链修复失败，执行S03；
S03、确认所述扫描链修复脚本是否存在问题。
7.如权利要求1-3、6中任一项所述的扫描链修复方法，其特征在于，还包括：
确认修复后的所述扫描链的功能。
8.如权利要求7所述的扫描链修复方法，其特征在于，所述“确认修复后的所述扫描链的功能”包括：
S101、对所述扫描链修复前和所述扫描链修复后的所述网表进行逻辑等效性检查，如果检查通过，则说明所述扫描链修复没有影响到正常逻辑功能，否则，说明所述扫描链修复动作影响到了正常逻辑功能，执行S102；
S102、确认扫描链修复脚本是否存在问题。
9.一种扫描链修复装置，其特征在于，应用权利要求1-8中任一项所述的扫描链修复方法。
10.一种芯片，其特征在于，应用权利要求1-8中任一项所述的扫描链修复方法或权利要求9所述的扫描链修复装置。
CN202111096006.XA 2021-09-18 2021-09-18 扫描链修复方法、装置及芯片 Pending CN113742154A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111096006.XA CN113742154A (zh) 2021-09-18 2021-09-18 扫描链修复方法、装置及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111096006.XA CN113742154A (zh) 2021-09-18 2021-09-18 扫描链修复方法、装置及芯片

Publications (1)

Publication Number Publication Date
CN113742154A true CN113742154A (zh) 2021-12-03

Family

ID=78739776

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111096006.XA Pending CN113742154A (zh) 2021-09-18 2021-09-18 扫描链修复方法、装置及芯片

Country Status (1)

Country Link
CN (1) CN113742154A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110377922A (zh) * 2018-04-12 2019-10-25 龙芯中科技术有限公司 保持时间违例修复方法、装置及设备
US20200380189A1 (en) * 2019-05-31 2020-12-03 Global Unichip Corporation Circuit correction system and method for increasing coverage of scan test
CN112100972A (zh) * 2019-05-31 2020-12-18 创意电子股份有限公司 电路校正系统与增加扫描测试涵盖率的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110377922A (zh) * 2018-04-12 2019-10-25 龙芯中科技术有限公司 保持时间违例修复方法、装置及设备
US20200380189A1 (en) * 2019-05-31 2020-12-03 Global Unichip Corporation Circuit correction system and method for increasing coverage of scan test
CN112100972A (zh) * 2019-05-31 2020-12-18 创意电子股份有限公司 电路校正系统与增加扫描测试涵盖率的方法

Similar Documents

Publication Publication Date Title
US6691078B1 (en) Target design model behavior explorer
JP3063706B2 (ja) 故障診断装置及びプログラムを記録した機械読み取り可能な記録媒体
Pevtsov et al. Design for testability of integrated circuits and project protection difficulties
JP2921502B2 (ja) 順序回路の故障箇所推定方法
US10528689B1 (en) Verification process for IJTAG based test pattern migration
US8132133B2 (en) Automated isolation of logic and macro blocks in chip design testing
JPH06230075A (ja) シリアルスキャンチェーンにおける不良フリップフロップの検出方法
CN113742154A (zh) 扫描链修复方法、装置及芯片
CN115176233B (zh) 以确定性顺序执行测试
US20180156869A1 (en) Increasing Compression by Reducing Padding Patterns
WO2006025412A1 (ja) 論理検証方法、論理モジュールデータ、デバイスデータおよび論理検証装置
JPH03290761A (ja) 論理回路の設計方法
US7395468B2 (en) Methods for debugging scan testing failures of integrated circuits
JP3169930B2 (ja) テストパタン自動生成装置及びテストパタン自動生成方法
US20050210349A1 (en) Scan test tools, models and/or methods
JP4020731B2 (ja) 半導体集積回路の故障診断方法
JP2011060117A (ja) 半導体集積回路設計支援装置および半導体集積回路の設計方法
JP2780685B2 (ja) 順序回路の故障箇所推定方法
JP2002250753A (ja) スキャンテスト回路とそのテスト方法、およびフリップフロップの初期設定方法
JP2003222659A (ja) 解析シミュレータ、解析シミュレート方法及び解析シミュレートプログラム
JP2943161B2 (ja) 故障シミュレーション方法
JPH0777562A (ja) ショート故障診断データ生成方法
JPH1183945A (ja) 論理回路の故障診断方式
JPH0540151A (ja) スキヤン経路故障診断法
JP2002157295A (ja) 半導体回路設計装置および半導体回路設計方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination