CN109585320A - 用于确定受测试电路中的系统性缺陷的方法 - Google Patents
用于确定受测试电路中的系统性缺陷的方法 Download PDFInfo
- Publication number
- CN109585320A CN109585320A CN201811138224.3A CN201811138224A CN109585320A CN 109585320 A CN109585320 A CN 109585320A CN 201811138224 A CN201811138224 A CN 201811138224A CN 109585320 A CN109585320 A CN 109585320A
- Authority
- CN
- China
- Prior art keywords
- scan chain
- scanning
- test
- scanning element
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Abstract
本揭露提供用于确定受测试电路中的系统性缺陷的方法。将受测试电路的元件转化成扫描单元。形成包含第一多个扫描单元的第一扫描链。第一扫描链的第一多个扫描单元中的每一扫描单元为第一单元类型。第一扫描链含有第一扫描输入和第一扫描输出。第一测试图案应用于扫描输入处,且第一测试输出经收集以用于在第一扫描输出处所应用的第一测试图案。使收集的第一测试输出与第一预期测试输出相比较。在第一测试输出与第一预期测试输出不同时,将第一单元类型标记为系统性缺陷的可疑对象。
Description
技术领域
本揭露中描述的技术涉及确定受测试电路中的缺陷的方法,并且更具体地涉及确定受测试电路中的系统性缺陷的方法。
背景技术
例如逻辑器件和存储器器件的半导体器件的制造包含使用大量半导体制造工艺处理例如半导体晶片的衬底,藉以形成半导体器件的各种特征和多个层。半导体制造工艺期间在各个步骤中使用检查流程以检测晶片上的缺陷。检测缺陷的另一方法是基于扫描的设计。
发明内容
本揭露提供一种用于确定受测试电路中的系统性缺陷的方法。将受测试电路的元件转化成为扫描单元。形成包含第一多个扫描单元的第一扫描链。第一扫描链的第一多个扫描单元中的每一扫描单元为第一单元类型。第一扫描链含有第一扫描输入和第一扫描输出。第一测试图案应用于扫描输入处,且第一测试输出经收集以用于在第一扫描输出处所应用的第一测试图案。使收集的第一测试输出与第一预期测试输出相比较。在第一测试输出与第一预期测试输出不同时,将第一单元类型标记为系统性缺陷的可疑对象。
本揭露提供一种非暂时性计算机可读媒体,所述非暂时性计算机可读媒体存储指令集,所述指令在执行时实行方法。方法包括:将第一受测试电路的元件转换成扫描单元,其中转换所述元件包括使能用于所述元件的扫描输入以及扫描输出;形成包括第一单元类型的第一多个扫描单元的第一扫描链,其中形成所述第一扫描链包括将第一扫描单元的所述扫描输出连接到第二扫描单元的所述扫描输入;确定所述第一单元类型不是系统性缺陷的可疑对象;交换所述第一扫描链的一个扫描单元与第二扫描链的另一扫描单元,其中所述另一扫描单元为第二单元类型;以及在所述交换之后,测试所述第一扫描链以确定单元相关缺陷。
本揭露还提供一种用于确定系统性缺陷的设备。设备包含存储器存储以及耦接到所述存储器存储的处理单元。处理单元经操作以将受测试电路的元件转化成扫描单元且形成具有第一多个扫描单元的第一扫描链。第一扫描链的第一多个扫描单元中的每一扫描单元为第一单元类型。第一扫描链包含第一扫描输入和第一扫描输出。处理单元进一步经操作以在第一扫描链的扫描输入处应用第一测试图案,且在第一扫描输出处收集用于所应用的第一测试图案的第一测试结果。使收集的第一测试结果由处理单元与用于第一测试图案的第一预期测试结果相比较。处理单元经操作以在第一测试结果与第一预期测试结果不同时确定第一单元类型为系统性缺陷的可疑对象。
附图说明
在结合附图阅读时,从以下具体实施方式最好地理解本揭露的各方面。应注意,根据行业中的标准惯例,各种特征未按比例绘制。实际上,为了论述清晰起见,可任意增大或减小各种特征的尺寸。
图1示出根据一些实施例的基于扫描的设计的实例扫描链。
图2示出根据一些实施例的实例晶片的管芯。
图3示出根据一些实施例的实例晶片的有缺陷管芯。
图4示出根据一些实施例的实例晶片中管芯的扫描链的测试结果。
图5示出根据一些实施例的来自多个管芯的实例扫描链的测试结果。
图6A与图6B示出根据一些实施例的扫描链的分拆的实例。
图7示出根据一些实施例的单一扫描链的实例。
图8A与图8B示出根据一些实施例的扫描链的增量混合的实例。
图9示出说明用于确定受测试电路中的系统性故障的方法的步骤的示范性流程图。
图10示出可实施本揭露实例中的一个或多个的合适操作环境的一个实例。
附图标号说明
102、104、106、108、110、402、404、406、408、410、602、604、606、606A、606B、608、610、702、704、706、706A、706B、708、710、802、804、804’、806、806’、808:扫描链;
200:晶片;
502、504、506、508:测试结果;
5(A)、5(B)、5(C)、5(D):示例;
900:方法;
905、910、915、920、925、930:操作;
1000:操作环境;
1002:处理单元;
1004:存储器;
1006:虚线;
1008:可移除存储;
1010:不可移除存储;
1012:通信连接;
1014:输入器件;
1016:输出器件;
D00、D01、D02、D03、D10、D11、D12、D13、D20、D21、D22、D23、D30、D31、D32、D33:管芯。
具体实施方式
以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例以简化本揭露。当然,这些只是实例且并不意欲为限制性的。举例来说,在以下描述中,第一特征在第二特征上方或第二特征上的形成可包含第一特征和第二特征直接接触地形成的实施例,并且还可包含额外特征可在第一特征与第二特征之间形成使得第一特征和第二特征可不直接接触的实施例。另外,本揭露可以在各种实例中重复附图标号和/或字母。这种重复是出于简化和清楚的目的,且本身并不指示所论述的各种实施例和/或配置之间的关系。
下文公开用于确定电路中的系统性缺陷的方法和系统的代表性实施例。举例来说,本文所公开的技术定位与电路的时序单元有关的系统性缺陷。在实例实施例中,通过形成包含相同单元类型的扫描单元的一个或多个扫描链以及使用一个或多个测试图案测试扫描链来确定系统性缺陷。有利的是,所公开的技术帮助快速地识别哪些时序单元因工艺缺陷而变弱。识别、分离或修复这些较弱的时序单元,以允许用其它扫描单元测试电路。
在实例实施例中,使用用于电路测试(也称为受测试电路(circuit under test)或CUT)的基于扫描的设计来确定系统性缺陷。在基于扫描的设计中,首先将电路元件(例如存储器或状态元件)转化成扫描元件(也称为扫描单元)。举例来说,触发器转化成扫描触发器(scan flop)。在实例实施例中,通过将预定数目的额外引脚添加在触发器的输入上来将触发器转化成扫描触发器(scan flop)。第一额外输入(也称为信号输入(signal input)或SI)用于应用测试图案(例如输入激励(input stimulus)或测试向量(test vector))。第二额外输入(也称为扫描使能(scan enable)或SE)用于应用扫描使能信号。
在创建扫描单元之后,连接选定数目的扫描单元以形成一个或多个扫描链。举例来说,通过将第一扫描单元的输出连接到第二扫描单元的信号输入(以此类推)来创建扫描链。扫描链卷绕(wind)通过受测试电路。在实例实施例中,每一扫描链包含一个信号输入和一个信号输出。
在测试期间,测试图案应用于扫描链的信号输入。在信号输出处收集扫描链的测试响应(也称为观测的响应或测试输出)。测试图案包含例如预定长度的二进制数。二进制数可包含所有1、所有0或1与0的组合。
使观测的响应与每一测试图案的预期响应(也称为预期输出)相比较。在实例实施例中,在观测的响应与预期响应不同时,扫描链的至少一个扫描单元确定为有缺陷的。为确定系统性缺陷,创建使用不同次序的和不同数目的扫描单元的多个扫描链。这些扫描链并不混合。也就是说,扫描链在相同扫描链中并不含有不同扫描单元类型。通过使用测试图案,如果含有一个特定单元类型的扫描链的失效频率高于其它扫描链,那么所述单元类型识别为含有系统性缺陷。另外,组合来自不同管芯的相同扫描单元类型的失效标记,以推导特定单元类型是否含有系统性缺陷。
在实例实施例中,屏蔽含有系统性缺陷的一个或多个扫描单元,或屏蔽含有这类扫描单元的完整扫描链,以允许进一步测试受测试电路。在另一实施例中,略过用于含有有缺陷扫描单元的扫描链的测试以允许通过其它扫描链的受测试电路的测试。在实例实施例中,增量混合用于确定单元间缺陷。在一些实例实施例中,预定单元类型扫描链形成为含有选定单元类型的扫描单元,然而可允许其它扫描链包含混合单元类型扫描链。
图1示出根据一些实施例的扫描链的实例。举例来说,图1示出五个扫描链。相应扫描链中的每一个包括相同相应单元类型的扫描单元。举例来说,且如图1所示,扫描链102包含单元类型1扫描单元。此外,且如图1所示,扫描链104含有单元类型2扫描单元;扫描链106含有单元类型3扫描单元;扫描链108含有单元类型4扫描单元;以及扫描链110含有单元类型5扫描单元。另外如图1所示,每一扫描链包括扫描输入点(示出为扫描输入[])和扫描输出点(示出为扫描输出[])。基于例如设计特征、制造特征或电路特征来确定单元类型。
虽然图1示出为每单元类型包含一个扫描链,但是人员在阅读本揭露之后将显而易见的是,每单元类型可形成超过一个扫描链。举例来说,可存在超过一个各自含有单元类型1扫描单元或单元类型2扫描单元的扫描链。在实例实施例中,每单元类型的扫描链的数目可视系数的数目而定,例如,所述单元类型的扫描单元的数目或所述单元类型的扫描单元的物理位置(例如距离)。
图2示出具有十六个管芯的实例晶片200。实例晶片200中的管芯由D00到D33表示。实例测试晶片200的电路含有五个类型的扫描单元,即单元类型1、单元类型2、单元类型3、单元类型4以及单元类型5。在实例测试晶片200中,五个单元类型中的两个单元类型(即单元类型3和单元类型5)为有缺陷的,且由于这些有缺陷单元类型,所述管芯中的一些同样为有缺陷的。有缺陷管芯示出于图3中。
在实施例中,实施所公开的技术以识别实例测试晶片200的有缺陷单元类型。举例来说,首先,形成一个或多个扫描链以供用于实例测试晶片200的电路的扫描单元。所形成扫描链中的每一个含有相同单元类型的扫描单元。随后将测试图案应用于所形成扫描链中的每一个。从扫描链收集用于所应用测试图案的输出,且使收集的输出与预期输出相比较。
图4示出使图2的实例测试晶片200的管芯进行比较的结果。在实例测试晶片200的电路的测试期间,预期含有有缺陷单元类型3和有缺陷单元类型5的扫描单元的任何扫描链无法通过测试。因为每一扫描链形成为含有仅一个单元类型的扫描单元,所以预期仅含有有缺陷单元类型的扫描链无法通过测试。
举例来说,且如图4中所示,因为单元类型1并没有缺陷,所以包含单元类型1扫描单元的扫描链402将通过测试。类似地,因为单元类型2并没有缺陷,所以包含单元类型2(没有缺陷)的扫描单元的扫描链404将通过测试。另外,包含单元类型4(没有缺陷)的扫描单元的扫描链408将通过测试。
然而,且如图4中所示,因为实例测试晶片200的电路中的单元类型3扫描单元为有缺陷的,所以包含单元类型3扫描单元的扫描链406将无法通过测试。因为扫描链406无法通过测试,所以扫描链406的部件扫描单元被标记为有缺陷的可疑对象。因此,扫描链406的所有扫描单元列举在有缺陷可疑列表上。类似地,包含单元类型5(有缺陷)的扫描单元的扫描链410将无法通过测试,且扫描链401的所有扫描链被标记为可疑的且添加到可疑列表中。
因此,使用所公开的技术,即通过形成含有相同单元类型的扫描单元的扫描链,容易地分离有缺陷单元类型。举例来说,对于图2的实例测试晶片200,单元类型1、单元类型2以及单元类型4将不出现在有缺陷单元类型的可疑列表上。仅单元类型3(四次)和单元类型5(两次)的扫描单元将出现在可疑列表上。因此,在实例实施例中,即使对于单个管芯,相较于其它类型的扫描链,形成有相同类型扫描单元的扫描链提供更好地分离。
在实例实施例中,通过增加实例测试晶片200的电路的数目来增加有缺陷单元类型的置信水平。举例来说,更多受测试电路可从实例晶片200的多个管芯获得且经测试以增加有缺陷单元类型的置信水平。在测试额外电路期间,预期含有有缺陷单元类型的扫描链无法通过测试,使得可疑列表上的有缺陷单元类型的例项增加。
图5示出通过形成含有相同单元类型的扫描单元的扫描链从四个不同管芯获得的图2的实例测试晶片200的电路的测试结果。举例来说,5(A)示出从第一管芯获得的实例测试晶片200的第一电路上的测试图案的测试结果502。5(B)示出从第二管芯获得的实例测试晶片200的第二电路的测试结果504。5(C)示出从第三管芯获得的实例测试晶片200的第三电路的测试结果506。5(D)示出从第四管芯获得的实例测试晶片200的第四电路的测试结果508。如图5所示,对于每一电路,在测试期间,含有有缺陷单元类型3和有缺陷单元类型5的扫描链无法通过扫描测试,然而含有单元类型1、单元类型2以及单元类型4的扫描链通过扫描测试。
在实例实施例中,聚集来自实例测试晶片200的多个管芯的测试结果由于增加的频率而提高置信度。举例来说,且如图5所示,在聚集来自四个不同管芯的测试结果之后,在可疑列表中,单元类型3将出现十六次且单元类型5将出现八次。另外,且如图5所示,单元类型1、单元类型2以及单元类型4将不出现在可疑列表上,这是因为它们在图2的实例晶片中不为有缺陷的。因此,有缺陷单元类型的总体概率随着测试晶片数目的增加而增加。
在实例实施例中,扫描链的长度可受限于扫描单元的预定数目。举例来说,可预定义待包含于扫描链中的扫描单元的最大数目。在这类实施例中,将含有比预定义的最大数目更多的扫描单元的扫描链分拆成多个扫描链。
在实例实施例中,扫描链基于物理限制(例如距离和层次结构)进一步分裂成多个扫描链。举例来说,如果扫描链的链长度超出大于从扫描链的一端到另一端的预定距离,那么所述扫描链分裂成两个或多于两个更小长度的扫描链。在另一实例中,扫描链基于时钟限制分裂成多个扫描链。举例来说,如果扫描链含有比时钟输入的最大容量更多的扫描单元,那么扫描链分裂成两个或多于两个更小长度的扫描链。
图6A示出各自含有相同单元类型的扫描单元的实例扫描链。举例来说,且如图6A中所示,扫描链602含有两个单元类型1的扫描单元;扫描链604含有三个单元类型2的扫描单元;扫描链606含有四个单元类型3的扫描单元;扫描链608含有三个单元类型4的扫描单元;以及扫描链610含有三个单元类型5的扫描单元。
在图6A的实例扫描链中,如果最大链长度受限于三个扫描单元,那么含有超过三个扫描单元的扫描链分裂成两个或多于两个扫描链,所述两个或多于两个扫描链各自具有小于或等于三个扫描单元的链长度。图6B示出基于链长度限制形成的新扫描链。举例来说,如图6B中所示,扫描链606分裂成两个各自包含两个扫描单元的扫描链(即扫描链606A和扫描链606B)。在实例实施例中,扫描链606可分裂成具有三个扫描单元的第一扫描链以及具有一个扫描单元的第二扫描链。
在实例实施例中,扫描链形成为包含仅特定单元类型的扫描单元。举例来说,可将扫描链限定为包含预选单元类型或预定单元类型的扫描单元。预定单元类型包含与新颖设计相关联的单元类型,且因此需要监测其弱点。在另一实例中,预定单元类型包含基于现有设计经验或测试已知较弱的单元类型。
图7示出预定单元类型扫描链的实例。举例来说,图7示出扫描链702、扫描链704、扫描链706A、扫描链706B、扫描链708以及扫描链710,其中扫描链706和扫描链710是预定单元类型扫描链。举例来说,且如图7中所示,扫描链706A和扫描链706B含有单元类型3的扫描单元,且扫描链710含有单元类型5的扫描单元。在实例实施例中,扫描链706A和扫描链706B含有基于现有测试已知较弱的单元类型3的扫描单元。类似地,扫描链710含有在设计中为新颖的单元类型5扫描单元,且因此需要监测。
剩余的扫描链,即扫描链702、扫描链704以及扫描链708,被容许包含混合单元类型的扫描单元。举例来说,且如图7中所示,扫描链702包含单元类型1的扫描单元和单元类型2的扫描单元,扫描链704包含单元类型1的扫描单元、单元类型2的扫描单元以及单元类型4的扫描单元,然而扫描链708仅包含单元类型4的扫描单元。在实例实施例中,本揭露提供扫描链中的单元类型的增量混合。增量混合用于计算扫描单元的排序以及用于检测单元间缺陷。在实例实施例中,在多个管芯的测试中通过扫描单元的失效的频率来确定排序。也就是说,如果特定单元类型比另一单元类型更易于出现系统性缺陷,那么特定单元类型的排序比另一单元类型更高或更低。单元间缺陷包含数据从第一扫描单元的输出传输到第二扫描单元的输入的误差。
图8A与图8B示出增量混合的实例。图8A示出四个扫描链802、扫描链804、扫描链806以及扫描链808,所述扫描链各自包含相同单元类型的扫描单元。举例来说,且如图8A中所示,扫描链802和扫描链804包含单元类型3扫描单元,且扫描链806和扫描链808包含单元类型5扫描单元。在增量混合期间,来自第一扫描链的一个或多个扫描单元与另一链的扫描单元交换。
图8B示出在增量混合图8A的扫描链之后形成的扫描链。举例来说,在增量混合期间,来自扫描链804的扫描单元与来自扫描链806的扫描单元交换。在实例增量混合之后,且如图8B中所示,扫描链804’包含单元类型3扫描单元和单元类型5扫描单元两种。类似地,在增量混合之后,扫描链806’包含单元类型3扫描单元和单元类型5扫描单元两种。其它扫描链,即扫描链802和扫描链808,继续含有单元类型1扫描单元和单元类型4扫描单元。在实例实施例中,增量混合可包含仅将更多扫描单元添加到现有扫描链中。测试在增量混合之后形成的新扫描链,以确定单元相关缺陷。举例来说,可测试增量地混合的扫描链804’和扫描链806’,以确定单元类型3与单元类型5之间的单元相关缺陷。
图9示出用于确定电路受测试中的系统性缺陷的方法900的操作。举例来说,方法900可用于确定超大规模集成(very large scale integration;VLSI)电路中的系统性缺陷。现参考图9,在方法900的操作905处,受测试电路的元件转化成扫描单元。举例来说且如上文所描述,触发器转化成扫描触发器。扫描单元包含扫描输入、扫描使能以及扫描输出。在实例中,扫描单元可包含超过一个扫描输入、超过一个扫描使能以及超过一个扫描输出。
在方法900的操作910处,使用扫描单元形成一个或多个扫描链。举例来说,通过将第一扫描单元的扫描输出连接到第二扫描单元的扫描输入来形成扫描链。第一扫描单元的扫描使能点以及第二扫描单元的扫描使能点连接到共同点,以此类推。每一扫描链含有相同单元类型的扫描单元。另外,每一扫描链含有扫描输入、扫描输出以及至少一个扫描使能。
在方法900的操作915处,测试图案应用于扫描链的扫描输入。举例来说且如上文所描述,测试图案包含二进制数字串。扫描链经操作以提供用于所应用测试图案的预期输出。
在方法900的操作920处,收集与所应用测试图案相对应的测试输出。举例来说,在扫描链的扫描输出处收集测试输出。在方法900的操作925处,使收集的测试输出与用于测试图案的预期输出相比较。
在方法900的操作930处,在收集的测试输出与用于使用所述单元类型的扫描单元形成的扫描链的预期输出不同时,确定单元类型为系统性缺陷的可疑对象。在实例实施例中,可将更多测试图案应用于从不同管芯获得的受测试电路,以增加对可疑对象的置信度。
图10以及本说明书中的额外论述意图提供可实施本揭露和/或其部分的合适计算环境的简要概述。虽然不是必需的,但是本文中所描述的实施例可例如通过程序模块实施为计算机可执行指令,由例如用户端工作站或服务器的计算机执行。一般来说,程序模块包含例程、程序、对象、组件、数据结构以及类似物,其实行特定任务或实施特定抽象数据类型。此外,应了解,本揭露和/或其部分可用其它计算机系统配置实践,包含手持式器件、多核处理器系统、基于微处理器的消费电子产品或可编程化消费电子产品、网络PC、微型计算机、大型计算机以及类似物。本揭露还可在分布式计算环境中实践,其中任务由通过通信网络链接的远程处理器件实行。在分布式计算环境中,程序模块可位于本地存储器存储器件和远程存储器存储器件中。
图10示出可实施本揭露的实施例中的一个或多个的合适操作环境1000的一个实例。这仅是合适操作环境的一个实例且并不意图暗示对用途或功能的范围有任何限制。可适合于使用的其它众所周知的计算系统、环境和/或配置包含(但不限于)个人计算机、服务器计算机、手持式器件或膝上型器件、多处理器系统、基于微处理器的系统、例如智能手机的可编程消费电子产品、网络PC、微型计算机、大型计算机,包含上述系统或器件中的任一个的分布式计算环境以及类似物。
在其最基础配置中,操作环境1000通常可包含至少一个处理单元1002以及存储器1004。视计算器件的准确配置和类型而定,存储器1004(存储(除其它以外)API、程序等和/或用于实施或实行本文中所公开的系统和方法的其它组件或指令等)可以是易失性(例如RAM)、非易失性(例如ROM、闪速存储器等)或所述两个的某种组合。这种最基础配置在图10中由虚线1006示出。另外,环境1000还可包含存储器件(可移除存储1008和/或不可移除存储1010)包含(但不限于)磁盘或磁带或光盘或光带。类似地,环境1000还可具有例如键盘、鼠标、笔、语音输入等的输入器件1014,和/或例如显示器、扬声器、印刷机等的输出器件1016。例如LAN、WAN、点对点(point to point)等的一个或多个通信连接1012也可包含于环境中。
操作环境1000可包含至少一些形式的计算机可读媒体。计算机可读媒体可以是可由处理单元1002或包括操作环境的其它器件存取的任何可用的媒体。举例来说,计算机可读媒体可包含计算机存储媒体和通信媒体。计算机存储媒体可包含任何方法或技术中实施用于存储例如计算机可读指令、数据结构、程序模块或其它数据的信息的易失性和非易失性以及可移除和不可移除媒体。计算机存储媒体可包含RAM、ROM、EEPROM、闪速存储器或其它存储器技术、CD-ROM、数字通用光盘(digital versatile disk;DVD)或其它光学存储、盒式磁带、磁带、磁盘存储器或其它磁性存储器件,或可用来存储所需信息的任何其它非暂时性媒体。计算机存储媒体可不包含通信媒体。
通信媒体可实施计算机可读指令、数据结构、程序模块或例如载波的经调制的数据信号或其它传送机构中的其它数据,且包含任何信息传递媒体。术语“经调制的数据信号”可意味着以对信号中的信息进行编码的方式设置或改变信号的特征中的一个或多个的信号。举例来说,通信媒体可包含例如有线网络或直接有线连接的有线媒体,以及例如音响、RF、红外线以及其它无线媒体的无线媒体。上述中的任一个的组合也应包含在计算机可读媒体的范围内。
操作环境1000可以是使用到一个或多个远程计算机的逻辑连接在网络环境中操作的单一计算机。远程计算机可以是个人计算机(personal computer,PC)、服务器、路由器、网络PC、对等器件或其它共同网络节点,且通常包含上文所描述元件中的多个或所有以及其它未提及元件。逻辑连接可包含由可用通信媒体支持的任何方法。这类网络环境在办公室、企业计算机网络(enterprise-wide computer networks)、内网(intranets)和因特网(Internet)中较为常见。
本文中所描述的不同方面可使用软件、硬件或软件和硬件的组合来采用,以实施和实行本文中所公开的系统和方法。虽然特定器件已贯穿本揭露叙述为实行特定功能,但是本领域技术人员将了解,这些器件出于说明性目的提供,且在不脱离本揭露范围的情况下,其它器件可用于实行本文中所公开的功能。
如上文所陈述,多个程序模块和数据文件可存储在系统存储器1004中。在于处理单元1002上执行时,程序模块(例如应用程序、输入/输出(Input/Output;I/O)管理以及其它公用程序)可实行流程,所述流程包含(但不限于)本文中所描述的操作性方法的步骤中的一个或多个,举例来说,所述操作性方法例如图9中所示出的方法900。
此外,本揭露的实例可实践于电气电路中,所述电气电路包括离散电子元件、含有逻辑门的封装的或集成的电子芯片、利用微处理器的电路,或实践于含有电子元件或微处理器的单一芯片上。举例来说,本揭露的实例可经由系统芯片(system-on-a-chip;SOC)实践,所述系统芯片中图10中所示出的组件中的每一个或中的多个可集成到单个集成电路上。这类SOC器件可包含一个或多个处理单元、图形单元、通信单元、系统虚拟化单元以及各种应用程序功能,上述中的所有集成(或“刻录(burned)”)到芯片衬底上作为单个集成电路。在经由SOC操作时,本文中所描述的功能可经由与单个集成电路(芯片)上的操作环境1000的其它组件集成的特殊应用逻辑操作。本揭露的实例也可使用能够实行例如AND、OR以及NOT的逻辑操作的其它技术实践,包含(但不限于)机械技术、光学技术、流体技术以及量子技术。另外,本揭露的实例可在通用计算机内或在任何其它电路或系统中实践。
在实例实施例中,本文中所描述的方法、设备以及系统中的任一个可与各种基于扫描的电路或部分地基于扫描的电路结合使用,且与各种诊断程序结合。此外,可利用所公开方法、设备以及系统来确定与所识别系统性缺陷相关联的故障类型。故障类型可以包含(例如)固定故障(stuck-at fault)、转变故障(transition fault)、保持时间故障(hold-time fault)以及其它故障。此外,使用根据所公开技术产生的测试设置识别的故障类型不必为特定类型,但可因实施方案而异。
根据一实施例,提供一种用于确定受测试电路中的系统性缺陷的方法。将受测试电路的元件转化成为扫描单元。形成包含第一多个扫描单元的第一扫描链。第一扫描链的第一多个扫描单元中的每一扫描单元为第一单元类型。第一扫描链含有第一扫描输入和第一扫描输出。第一测试图案应用于扫描输入处,且第一测试输出经收集以用于在第一扫描输出处所应用的第一测试图案。使收集的第一测试输出与第一预期测试输出相比较。在第一测试输出与第一预期测试输出不同时,将第一单元类型标记为系统性缺陷的可疑对象。
根据一实施例,所述的方法进一步包括:形成包括第二多个扫描单元的第二扫描链,其中所述第二扫描链的所述第二多个扫描单元中的每一扫描单元为第二单元类型,且其中所述第二扫描链包括第二扫描输入以及第二扫描输出;在所述第二扫描链的所述第二扫描输入处应用第二测试图案;在所述第二扫描链的所述第二扫描输出处收集用于所述第二测试图案的第二测试输出;比较所述第二测试输出与用于所述第二测试图案的第二预期测试输出;以及在所述第二测试输出与所述第二预期测试输出相同时,确定所述第二单元类型不是所述系统性缺陷的可疑对象。
根据一实施例,所述第一受测试电路从第一管芯获得,所述方法进一步包括:确定从至少一个第二管芯获得的所述第一受测试电路的所述系统性缺陷;以及聚集针对从所述至少一个第二管芯获得的所述第一受测试电路而获得的所述可疑对象与从所述第一管芯获得的所述第一受测试电路的所述可疑对象。
根据一实施例,所述的方法进一步包括:在所述第一多个扫描单元的数目超过预定数目时,将所述第一扫描链分拆成两个或多于两个扫描链。
根据一实施例,其中形成所述第一扫描链包括形成包括所述第一单元类型的所述第一多个扫描单元的所述第一扫描链,所述第一单元类型与新颖扫描单元设计相关联。
根据一实施例,其中形成所述第一扫描链包括形成包括所述第一单元类型的所述第一多个扫描单元的所述第一扫描链,所述第一单元类型与可疑扫描单元设计相关联。
根据一实施例,所述的方法进一步包括:将第二单元类型的至少一个扫描单元增量地混合到所述第一扫描链中。
根据一实施例,所述的方法进一步包括:修正与所述第一单元类型相关联的所述系统性缺陷;以及确定与第二单元类型相关联的第二多个扫描单元是否含有所述系统性缺陷。
根据一实施例,所述的方法进一步包括:形成包括第二多个扫描单元的第二扫描链,其中所述第二多个扫描单元中的至少一个扫描单元与第二单元类型相关联,且所述第二多个扫描单元中的至少一个其它扫描单元与第三单元类型相关联。根据一实施例,提供一种非暂时性计算机可读媒体,所述非暂时性计算机可读媒体存储指令集,所述指令在执行时实行方法。方法包括:将第一受测试电路的元件转换成扫描单元,其中转换所述元件包括使能用于所述元件的扫描输入以及扫描输出;形成包括第一单元类型的第一多个扫描单元的第一扫描链,其中形成所述第一扫描链包括将第一扫描单元的所述扫描输出连接到第二扫描单元的所述扫描输入;确定所述第一单元类型不是系统性缺陷的可疑对象;交换所述第一扫描链的一个扫描单元与第二扫描链的另一扫描单元,其中所述另一扫描单元为第二单元类型;以及在所述交换之后,测试所述第一扫描链以确定单元相关缺陷。
根据一实施例,所述方法进一步包括:在所述第一多个扫描单元的数目超过预定数目时,将所述第一扫描链分拆成多个扫描链。
根据一实施例,所述方法进一步包括:形成所述第一扫描链包括形成包括所述第一单元类型的所述第一多个扫描单元的所述第一扫描链,所述第一单元类型与新颖扫描单元设计相关联。
根据一实施例,所述方法进一步包括:形成所述第一扫描链包括形成包括所述第一单元类型的所述第一多个扫描单元的所述第一扫描链,所述第一单元类型与可疑扫描单元设计相关联。根据一实施例,所述方法进一步包括:将不同单元类型的至少一个扫描单元增量地混合到所述第一扫描链中。
根据一实施例,所述方法进一步包括:屏蔽所述第一单元类型的所述扫描单元;以及确定与第二单元类型相关联的第二多个扫描单元是否含有所述系统性缺陷。
根据一实施例,所述受测试电路从第一管芯获得,其中所述方法进一步包括:确定从至少一个第二管芯获得的所述受测试电路的所述系统性缺陷;以及聚集针对从所述至少一个第二管芯获得的所述受测试电路而获得的所述可疑对象与从所述第一管芯获得的所述受测试电路的所述可疑对象。
根据一实施例,提供一种用于确定系统性缺陷的设备。设备包含存储器存储以及耦接到所述存储器存储的处理单元。处理单元经操作以将受测试电路的元件转化成扫描单元且形成具有第一多个扫描单元的第一扫描链。第一扫描链的第一多个扫描单元中的每一扫描单元为第一单元类型。第一扫描链包含第一扫描输入和第一扫描输出。处理单元进一步经操作以在第一扫描链的扫描输入处应用第一测试图案,且在第一扫描输出处收集用于所应用的第一测试图案的第一测试结果。使收集的第一测试结果由处理单元与用于第一测试图案的第一预期测试结果相比较。处理单元经操作以在第一测试结果与第一预期测试结果不同时确定第一单元类型为系统性缺陷的可疑对象。
根据一实施例,所述第二扫描链包括将所述第一预定单元类型的扫描单元与所述第二预定单元类型的混合扫描单元。
根据一实施例,处理器进一步操作以将所述受测试电路的所述元件转化成所述扫描单元。
根据一实施例,所述第一预定单元类型与新颖扫描单元设计相关联。
前文概述若干实施例的特征以使得本领域的技术人员可更好地理解本揭露的各方面。本领域的技术人员应了解,其可以易于使用本揭露作为设计或修改用于进行本文中所介绍的实施例的相同目的和/或达成相同优势的其它方法和结构的基础。本领域的技术人员还应认识到,这类等效构造并不脱离本揭露的精神和范围,且其可在不脱离本揭露的精神和范围的情况下在本文中进行各种改变、替代以及更改。
Claims (1)
1.一种确定第一受测试电路中的系统性缺陷的方法,所述方法包括:
将第一受测试电路的元件转化成扫描单元;
形成包括第一多个扫描单元的第一扫描链,其中所述第一扫描链的所述第一多个扫描单元中的每一扫描单元为第一单元类型,且其中所述第一扫描链包括第一扫描输入以及第一扫描输出;
在所述第一扫描链的所述第一扫描输入处应用第一测试图案;
在所述第一扫描链的所述第一扫描输出处收集用于所述第一测试图案的第一测试输出;
比较所收集的所述第一测试输出与用于所述第一测试图案的第一预期测试输出;以及
在所述第一测试输出与所述第一预期测试输出不同时,确定所述第一单元类型为系统性缺陷的可疑对象。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762565402P | 2017-09-29 | 2017-09-29 | |
US62/565,402 | 2017-09-29 | ||
US16/129,433 US10871518B2 (en) | 2017-09-29 | 2018-09-12 | Systems and methods for determining systematic defects |
US16/129,433 | 2018-09-12 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109585320A true CN109585320A (zh) | 2019-04-05 |
Family
ID=65919940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811138224.3A Pending CN109585320A (zh) | 2017-09-29 | 2018-09-28 | 用于确定受测试电路中的系统性缺陷的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109585320A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112100972A (zh) * | 2019-05-31 | 2020-12-18 | 创意电子股份有限公司 | 电路校正系统与增加扫描测试涵盖率的方法 |
-
2018
- 2018-09-28 CN CN201811138224.3A patent/CN109585320A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112100972A (zh) * | 2019-05-31 | 2020-12-18 | 创意电子股份有限公司 | 电路校正系统与增加扫描测试涵盖率的方法 |
CN112100972B (zh) * | 2019-05-31 | 2024-02-13 | 创意电子股份有限公司 | 电路校正系统与增加扫描测试涵盖率的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9767459B1 (en) | Detection of counterfeit electronic items | |
JP2018524744A (ja) | 製造セグメントとエンドユーザデバイス性能との間の相関 | |
US20200026819A1 (en) | Semiconductor fab's defect operating system and method thereof | |
US8312401B2 (en) | Method for smart defect screen and sample | |
JP2002530659A (ja) | 論理集積回路の論理機能試験データを物理的表現にマッピングするためのic試験ソフトウェア・システム | |
Pradhan et al. | A survey of digital circuit testing in the light of machine learning | |
CN102683165A (zh) | 智能缺陷筛选及取样方法 | |
CN104916559A (zh) | 结合实体坐标的位失效侦测方法 | |
US10101388B2 (en) | Method for enhanced semiconductor product diagnostic fail signature detection | |
CN110209551B (zh) | 一种异常设备的识别方法、装置、电子设备及存储介质 | |
Kumar et al. | Advanced analytics on IV curves and electroluminescence images of photovoltaic modules using machine learning algorithms | |
US20180306858A1 (en) | Logic built in self test circuitry for use in an integrated circuit with scan chains | |
CN102467602B (zh) | 检测小延迟缺陷的方法 | |
CN109585320A (zh) | 用于确定受测试电路中的系统性缺陷的方法 | |
CN105629148B (zh) | 测试电路中的多个模块的测试方法和测试设备 | |
US20180238958A1 (en) | Ranking defects with yield impacts | |
CN108073674B (zh) | 集成电路芯片中的系统缺陷的故障标识数据库的早期开发 | |
CN110110530A (zh) | 基于bim平台的信息权限管理方法、装置以及存储装置 | |
CN108020561B (zh) | 用于在检查对象时自适应采样的方法和其系统 | |
Chen et al. | Physical‐aware systematic multiple defect diagnosis | |
TW583745B (en) | Methodology of locating faults of scan chains in logic integrated circuits | |
CN111831750A (zh) | 一种区块链数据分析方法、装置、计算机设备及存储介质 | |
US10871518B2 (en) | Systems and methods for determining systematic defects | |
Akkouche et al. | Analog/RF test ordering in the early stages of production testing | |
CN104899364B (zh) | 一种用于器件建模的标准单元选择方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190405 |