CN109614682B - 一种基于Expedition PCB的FPGA管脚交换的方法、装置及存储介质 - Google Patents

一种基于Expedition PCB的FPGA管脚交换的方法、装置及存储介质 Download PDF

Info

Publication number
CN109614682B
CN109614682B CN201811469170.9A CN201811469170A CN109614682B CN 109614682 B CN109614682 B CN 109614682B CN 201811469170 A CN201811469170 A CN 201811469170A CN 109614682 B CN109614682 B CN 109614682B
Authority
CN
China
Prior art keywords
fpga
pcb
file
netlist
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811469170.9A
Other languages
English (en)
Other versions
CN109614682A (zh
Inventor
孟有权
贾首锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Fastprint Circuit Tech Co Ltd
Guangzhou Fastprint Circuit Technology Co Ltd
Original Assignee
Shenzhen Fastprint Circuit Tech Co Ltd
Guangzhou Fastprint Circuit Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Fastprint Circuit Tech Co Ltd, Guangzhou Fastprint Circuit Technology Co Ltd filed Critical Shenzhen Fastprint Circuit Tech Co Ltd
Publication of CN109614682A publication Critical patent/CN109614682A/zh
Application granted granted Critical
Publication of CN109614682B publication Critical patent/CN109614682B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种基于Expedition PCB的FPGA管脚交换的方法、装置及存储介质，本发明通过在Expedition PCB中根据走线顺序对整个FPGA可交换的管脚进行调整，反向修改网表，根据网表对比结果修改DxDesigener原理图中FPGA符号的网络连接关系，不必通过IODesigener编辑FPGA管脚可交换属性进行管脚交换；解决了全流程设计中PCB文件脱离原理图文件后整个FPGA管脚不可交换的问题；解决了PCB设计和原理图FPGA网络连接修改需同步进行的问题，缩短了设计时间，提高了整个项目的设计效率。本发明作为一种基于Expedition PCB的FPGA管脚交换的方法、装置及存储介质，广泛适用于PCB设计领域。

Description

一种基于Expedition PCB的FPGA管脚交换的方法、装置及存储介质
技术领域
本发明涉及PCB设计领域，尤其是一种基于Expedition PCB的FPGA管脚交换的方法、装置及存储介质。
背景技术
随着EDA设计软件Mentor Expedition的推广，目前使用Mentor软件设计设计的图纸越来越多，其中Mentor的原理图设计工具为DxDesigener，其Mentor软件自身带有可编辑FPGA管脚的IODesigener设计工具，在进行FPGA管脚调整时，需要Library Manager、DxDesigener、IODesigener、Expedition PCB四者的结合方能实现FPGA管脚的调整，通过IODesigener同时改变Library Manager、DxDesigener中的原理图符号(Symbol)来实现，而对于没有IODesigener使用经验的设计者来说，或者原理图设计者不允许修改LibraryManager、DxDesigener中的原理图符号(Symbol)，只允许修改FPGA网络连接关系的情况，使用Expedition PCB对整个FPGA管脚进行可交换编辑，而不改变Library Manager、DxDesigener中的原理图符号(Symbol)的全流程设计，目前还没有一种方法可以实现。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的是提供一种基于Expedition PCB的FPGA管脚交换的方法、装置及存储介质。
本发明所采用的技术方案是：一种基于Expedition PCB软件的FPGA管脚交换的方法，包括：
步骤S1，复制原PCB文件夹，将复制的PCB文件夹下的Logic文件夹里面的网表文件拷贝一份并修改为第一网表文件，使用Expedition PCB软件打开PCB文件，选择第一网表文件并使之与layout文件一致性关联，
步骤S2，将FPGA器件的管脚属性修改为可交换属性；
步骤S3，在Expedition PCB中根据走线顺序对整个FPGA器件的可交换的管脚进行调整，保存并将最终的FPGA管脚的交换情况，反向写入第一网表文件；
步骤S4，对比FPGA管脚交换前后的第一网表文件，并输出查看对比结果；
步骤S5，根据网表对比结果修改DxDesigener原理图中FPGA符号的网络连接关系，并将原PCB文件夹与复制的PCB文件夹下Layout文件中的LayoutDB.lyt文件进行替换，按照全流程设计进行前向标注，保持原理图文件与Layout文件的一致性关联。
进一步，所述步骤S2具体包括：
S21，查看需要编辑的FPGA器件的属性，确认FPGA对应的PCB封装以及管脚数目，
S22，创建新的FPGA器件，并与原FPGA器件信息保持一致，
S23，点击“Pin Mapping”，编辑器件新的FPGA器件的管脚，指定新的FPGA器件所使用的封装，与原FPGA的封装信息一致，并新创建一个Gate，将所有管脚全部创建在同一个Gate下，赋予所有管脚可交换属性并保存，
S24，删除原FPGA器件，将新创建具有可交换管脚属性的FPGA器件命名为原FPGA器件的名称并保存。
进一步，所述步骤S4具体包括：通过网表对比程序或者文档对比程序，对比FPGA管脚交换前后的第一网表文件，并输出查看对比结果。
本发明还提供了一种基于Expedition PCB软件的FPGA管脚交换的装置，包括：处理器以及与所述处理器通信连接的存储器；其中，所述存储器存储有可被所述处理器执行的指令，所述指令被所述处理器执行，以使所述处理器能够执行如上述的基于ExpeditionPCB的FPGA管脚交换的方法。
本发明还提供了一种存储介质，所述存储介质存储有计算机可执行指令，所述计算机可执行指令用于使计算机执行如上述的基于Expedition PCB的FPGA管脚交换的方法。
本发明的有益效果是：
本发明通过在Expedition PCB中根据走线顺序对整个FPGA可交换的管脚进行调整，反向修改网表，根据网表对比结果修改DxDesigener原理图中FPGA符号的网络连接关系，在不修改Library Manager、DxDesigener中的原理图符号(Symbol)前提下，且不必通过IODesigener，即可进行编辑FPGA管脚可交换属性进行管脚交换，使得FPGA管脚调整更为简单、便利，缩短了设计时间，提高了整个项目的设计效率。
附图说明
图1是本发明中一种基于Expedition PCB软件的FPGA管脚交换的方法的流程图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
如图1所示，其示出了一种基于Expedition PCB软件的FPGA管脚交换的方法，包括：
步骤S1，复制原PCB文件夹，将复制的PCB文件夹下的Logic文件夹里面的网表文件拷贝一份并修改为第一网表文件，使用Expedition PCB软件打开PCB文件，选择第一网表文件并使之与layout文件一致性关联，
步骤S2，将FPGA器件的管脚属性修改为可交换属性；
步骤S3，在Expedition PCB中根据走线顺序对整个FPGA器件的可交换的管脚进行调整，保存并将最终的FPGA管脚的交换情况，反向写入第一网表文件；
步骤S4，对比FPGA管脚交换前后的第一网表文件，并输出查看对比结果
步骤S5，根据网表对比结果修改DxDesigener原理图中FPGA符号的网络连接关系，并将原PCB文件夹与复制的PCB文件夹下Layout文件中的LayoutDB.lyt文件进行替换，按照全流程设计进行前向标注，保持原理图文件与Layout文件的一致性关联。
进一步作为优选的实施方式，所述步骤S2具体包括：
S21，查看需要编辑的FPGA器件的属性，确认FPGA对应的PCB封装以及管脚数目。
S22，使用part editor创建新的FPGA器件，并与原FPGA器件信息保持一致，
S23，点击“Pin Mapping”，编辑器件新的FPGA器件的管脚，指定新的FPGA器件所使用的封装，与原FPGA的封装信息一致，并新创建一个Gate，将所有管脚全部创建在同一个Gate下，赋予所有管脚可交换属性并保存，
S24，删除原FPGA器件，将新创建具有可交换管脚属性的FPGA器件命名为原FPGA器件的名称并保存。
进一步作为优选的实施方式，所述步骤S4具体包括：通过网表对比程序或者文档对比程序，对比FPGA管脚交换前后的第一网表文件，并输出查看对比结果。
实施例
本实施例中采用的FPGA是以器件XC6SLX25_CSG324的管脚编辑为例进行说明，只对设计中的PCB设计文件进行编辑和修改。
单独拷贝出PCB文件夹，将PCB文件下的Logic文件夹里面的Netlist.aug文件(原网表文件)，拷贝一份并修改为Netlist.kyn文件(即第一网表文件)，在打开过程中，需要选择指定.prj文件，选择“取消”，即可打开原PCB文件，指定第一步中修改的Netlist.kyn网表文件(第一网表文件)，并进行前向、后向标注，完成Netlist.kyn网表(第一网表文件)与Layout文件的一致性关联。
查看需要编辑的FPGA器件XC6SLX25_CSG324的属性，确认FPGA对应的PCB封装以及管脚数目。创建新的FPGA器件Number为：XC6SLX25_CSG324_1，Name为：XC6SLX25_CSG324，与原FPGA器件信息保持一致，点击“Pin Mapping”，编辑器件XC6SLX25_CSG324_1的管脚，指定XC6SLX25_CSG324_1所使用的封装，与原FPGA的封装信息一致，并新创建一个Gate，将所有管脚全部创建在同一个Gate下，赋予所有管删除原FPGA器件XC6SLX25_CSG324，将新创建具有可交换管脚属性的FPGA器件XC6SLX25_CSG324_1Number修改为XC6SLX25_CSG324并保存脚可交换属性并保存。
在Expedition PCB中根据走线顺序对整个FPGA可交换的管脚进行调整，编辑过程PCB文件，保存并将最终的FPGA管脚的交换情况，反向写入Netlist.kyn网表。通过网表对比程序或者文档对比程序，对比FPGA管脚交换前后的Netlist.kyn网表文件，并输出查看对比结果，
根据网表对比结果修改DxDesigener原理图中FPGA符号的网络连接关系，并将原PCB文件夹与分离PCB文件夹下Layout文件中的LayoutDB.lyt文件进行替换，按照全流程设计进行前向标注，保持原理图文件与Layout文件的一致性关联。
本发明还提供了一种基于Expedition PCB软件的FPGA管脚交换的装置，包括：处理器以及与所述处理器通信连接的存储器；其中，所述存储器存储有可被所述处理器执行的指令，所述指令被所述处理器执行，以使所述处理器能够执行如上述的基于ExpeditionPCB的FPGA管脚交换的方法。
本发明还提供了一种存储介质，所述存储介质存储有计算机可执行指令，所述计算机可执行指令用于使计算机执行如上述的基于Expedition PCB的FPGA管脚交换的方法。
以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (5)

1.一种基于Expedition PCB软件的FPGA管脚交换的方法，其特征在于，包括：
步骤S1，复制原PCB文件夹，将复制的PCB文件夹下的Logic文件夹里面的网表文件拷贝一份并修改为第一网表文件，使用Expedition PCB软件打开PCB文件，选择第一网表文件并使之与layout文件一致性关联，
步骤S2，将FPGA器件的管脚属性修改为可交换属性；
步骤S3，在Expedition PCB中根据走线顺序对整个FPGA器件的可交换的管脚进行调整，保存并将最终的FPGA管脚的交换情况，反向写入第一网表文件；
步骤S4，对比FPGA管脚交换前后的第一网表文件，并输出查看对比结果；
步骤S5，根据网表对比结果修改DxDesigener原理图中FPGA符号的网络连接关系，并将原PCB文件夹与复制的PCB文件夹下Layout文件中的LayoutDB.lyt文件进行替换，按照全流程设计进行前向标注，保持原理图文件与Layout文件的一致性关联。
2.根据权利要求1所述的基于Expedition PCB软件的FPGA管脚交换的方法，其特征在于，所述步骤S2具体包括：
S21，查看需要编辑的FPGA器件的属性，确认FPGA对应的PCB封装以及管脚数目，
S22，创建新的FPGA器件，并与原FPGA器件信息保持一致，
S23，点击“Pin Mapping”，编辑器件新的FPGA器件的管脚，指定新的FPGA器件所使用的封装，与原FPGA的封装信息一致，并新创建一个Gate，将所有管脚全部创建在同一个Gate下，赋予所有管脚可交换属性并保存，
S24，删除原FPGA器件，将新创建具有可交换管脚属性的FPGA器件命名为原FPGA器件的名称并保存。
3.根据权利要求1所述的基于Expedition PCB软件的FPGA管脚交换的方法，其特征在于，所述步骤S4具体包括：通过网表对比程序或者文档对比程序，对比FPGA管脚交换前后的第一网表文件，并输出查看对比结果。
4.一种基于Expedition PCB软件的FPGA管脚交换的装置，其特征在于，包括：处理器以及与所述处理器通信连接的存储器；其中，所述存储器存储有可被所述处理器执行的指令，所述指令被所述处理器执行，以使所述处理器能够执行如权利要求1至3任一项所述的方法。
5.一种存储介质，其特征在于，所述存储介质存储有计算机可执行指令，所述计算机可执行指令用于使计算机执行如权利要求1至3任一项所述的方法。
CN201811469170.9A 2018-11-05 2018-11-28 一种基于Expedition PCB的FPGA管脚交换的方法、装置及存储介质 Active CN109614682B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201811307613 2018-11-05
CN2018113076134 2018-11-05

Publications (2)

Publication Number Publication Date
CN109614682A CN109614682A (zh) 2019-04-12
CN109614682B true CN109614682B (zh) 2023-04-18

Family

ID=66006820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811469170.9A Active CN109614682B (zh) 2018-11-05 2018-11-28 一种基于Expedition PCB的FPGA管脚交换的方法、装置及存储介质

Country Status (1)

Country Link
CN (1) CN109614682B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113343611B (zh) * 2020-03-02 2023-05-26 浙江宇视科技有限公司 一种软件交互方法、装置、设备和介质
CN113673198B (zh) * 2021-08-22 2023-07-14 苏州浪潮智能科技有限公司 一种pcb中走线检查方法、系统、设备以及介质
CN114970437A (zh) * 2022-07-28 2022-08-30 北京万龙精益科技有限公司 Pcb中器件引脚重新排列的信号网络调整方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103793565A (zh) * 2014-01-26 2014-05-14 深圳市兴森快捷电路科技股份有限公司 一种快速生成网表的方法
CN104200011A (zh) * 2014-08-14 2014-12-10 深圳市兴森快捷电路科技股份有限公司 一种电路图设计芯片管脚交换方法
CN105335570A (zh) * 2015-11-24 2016-02-17 深圳市兴森快捷电路科技股份有限公司 一种基于元器件管脚连接关系进行网表比较的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7073149B2 (en) * 2004-03-03 2006-07-04 Xilinx, Inc. System for representing the logical and physical information of an integrated circuit
JP5589783B2 (ja) * 2010-11-09 2014-09-17 富士通株式会社 設計プログラム、設計装置及び設計方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103793565A (zh) * 2014-01-26 2014-05-14 深圳市兴森快捷电路科技股份有限公司 一种快速生成网表的方法
CN104200011A (zh) * 2014-08-14 2014-12-10 深圳市兴森快捷电路科技股份有限公司 一种电路图设计芯片管脚交换方法
CN105335570A (zh) * 2015-11-24 2016-02-17 深圳市兴森快捷电路科技股份有限公司 一种基于元器件管脚连接关系进行网表比较的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Expedition PCB中管脚交换介绍;zero;《百度文库》;20140713;正文第1-14页 *

Also Published As

Publication number Publication date
CN109614682A (zh) 2019-04-12

Similar Documents

Publication Publication Date Title
CN109614682B (zh) 一种基于Expedition PCB的FPGA管脚交换的方法、装置及存储介质
CN104714788B (zh) 一种软件安装包自动生成的方法及装置
EP2098954B1 (en) Systems and methods for template reverse engineering
US7856621B2 (en) Method for synchronization of concurrently modified interdependent semi-derived artifacts
CN106293664A (zh) 代码生成方法及装置
CN109240654A (zh) 基于模板的开发方法及系统
CN109388396A (zh) 页面生成方法、装置、计算机设备和存储介质
CN103593456B (zh) 表单自定义设计方法及装置
CN105528418A (zh) 一种设计文档生成方法及装置
CN106020830A (zh) 一种Allegro软件中自动删除unconnected via的方法
EP0847022A2 (en) Method for designing an architectural system
CN104516864A (zh) 一种报表生成方法及装置
US20100312526A1 (en) Process of Updating a Status of Relation Between Objects in a System of Computer-Aided Design of Objects
CN110989999A (zh) 代码生成方法、装置、电子设备及介质
CN106383734A (zh) 一种从代码中提取详细设计的方法
CN111984300B (zh) 代码复制方法及装置、电子设备和计算机可读存储介质
CN101364172A (zh) 一种在Catia V5软件中自动生成工程图框的实现方法
CN106775779A (zh) 一种Allegro软件中自动赋予via某net属性的方法
CN107844535B (zh) 一种外部资源库调用方法及系统
US20040153186A1 (en) Horizontally-structured modeling for analysis
CN102779036B (zh) 用于自动化技术的软件工具
CN115688698A (zh) 一种文本代码的编辑方法及系统
JPH07104983A (ja) 世代管理装置および世代管理方法
CN111428379A (zh) 一种核电站模拟机仿真系统图间连接一致性保障方法
CN106846444B (zh) 一种动画制作系统及制作动画的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant