CN114970437A - Pcb中器件引脚重新排列的信号网络调整方法 - Google Patents
Pcb中器件引脚重新排列的信号网络调整方法 Download PDFInfo
- Publication number
- CN114970437A CN114970437A CN202210895477.5A CN202210895477A CN114970437A CN 114970437 A CN114970437 A CN 114970437A CN 202210895477 A CN202210895477 A CN 202210895477A CN 114970437 A CN114970437 A CN 114970437A
- Authority
- CN
- China
- Prior art keywords
- signal
- pin
- signal line
- network
- device side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/10—Geometric CAD
- G06F30/18—Network design, e.g. design based on topological or interconnect aspects of utility systems, piping, heating ventilation air conditioning [HVAC] or cabling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Evolutionary Computation (AREA)
- Computational Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computer Networks & Wireless Communication (AREA)
- Architecture (AREA)
- Stored Programmes (AREA)
Abstract
本发明涉及一种PCB中器件引脚重新排列的信号网络调整方法,包括:将需要调整引脚的第一器件侧引出的信号线与第二器件侧引出的信号线一一对齐;选取第一器件侧的信号线,获取第一器件侧的信号线信息;编辑该第一器件侧的信号线信息;选取第二器件侧的信号线,获取第二器件侧的信号线信息;编辑该第二器件侧的信号线信息;由编辑结果生成第一器件的引脚调整表;按照引脚调整表更改原理图,生成新的网络关系;将新的网络关系导入到PCB中,并将第一器件侧的信号线与第二器件侧对应的信号线连接上。本发明能够大大提升引脚调整效率,提高引脚调整的正确性,节省设计时间,缩短设计周期,降低生产成本,尤其对于引脚数量庞大的器件优势更明显。
Description
技术领域
本发明涉及印刷电路技术领域,尤其是信号网络调整,具体而言,涉及一种PCB中器件引脚重新排列的信号网络调整方法。
背景技术
FPGA(Field-Programmable Gate Array),即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。
因为FPGA器件可以灵活定义引脚属性的特点,给电路设计带来了极大地便利性。因此,在电路设计中应用的越来越广泛,同时几乎每个设计都会在设计过程中利用到FPGA器件的引脚可调整的属性。所以一个好的调整引脚的方法,不仅会给电路设计带来便利性,也可以保证引脚调整的准确性。
现有的常规调整引脚的方法是在原理图中逐个修改。这种方法对于需要调整引脚数量较少时,比较方便。当需要调整的引脚数量较多时,逐个调整就会极大影响设计的效率。尤其是目前FPGA器件越来越大,往往需要调整成百上千个引脚,此时常规方法将极大影响调整效率,制约生产周期和成本。因此有必要设计一种新的工艺方法,以提高引脚调整的效率和准确性。
发明内容
为了解决上述问题,本发明提供一种PCB中器件引脚重新排列的信号网络调整方法,能够大大提升引脚调整效率,提高引脚调整的正确性,节省设计时间,缩短设计周期,降低生产成本,尤其对于引脚数量庞大的器件优势更明显。
上述目的可通过以下技术方案实现:
本发明提供一种PCB中器件引脚重新排列的信号网络调整方法,包括如下步骤:将需要调整引脚的第一器件侧引出的信号线与第二器件侧引出的信号线一一对齐;选取所述第一器件侧的信号线,获取第一器件侧的信号线信息;编辑该第一器件侧的信号线信息;选取所述第二器件侧的信号线,获取第二器件侧的信号线信息;编辑该第二器件侧的信号线信息;由编辑结果生成所述第一器件的引脚调整表;按照所述引脚调整表更改原理图,生成新的网络关系;将新的网络关系导入到PCB中,并将所述第一器件侧的信号线与第二器件侧对应的信号线连接上。本发明一次性获取信号线属性并制作引脚调整表,并且与原理图的调整完全分立,避免了多次查找容易出错的问题,能够大大提升引脚调整效率,提高引脚调整的正确性,尤其对于引脚数量庞大的器件优势更明显。
在一些实施例中,所述第一器件为可调整引脚,第二器件为不可调整引脚;所述信号线一一对齐包括:首先将不可调整引脚的所述第二器件侧的信号线按照最顺畅的路径引出;然后将可调整引脚的所述第一器件侧的信号线按照最顺畅的路径引出,并与所述第二器件侧引出的信号线一一对齐。
在一些实施例中,所述获取第一器件侧的信号线信息包括:利用原理图软件框选第一器件侧引出的信号线,查询信号线的属性,生成第一文本文件,包括每根信号线的网络名称、引出的引脚编号。利用原理图软件能够轻松获得所有信号线的属性信息,对于器件数量庞大的情形尤其适用;生成文本文件有利于后续对属性信息进行筛选、排列、编辑。
在一些实施例中,所述编辑第一器件侧的信号线信息包括:在文本编译器中打开所述第一文本文件,按照关键字网络名称筛选该第一文本文件,将筛选得到的所有信号线的网络名称结果复制到一可编辑文档中,作为当前网络名称;继续按照关键字引脚编号筛选所述第一文本文件,将筛选得到的所有信号线的引脚编号结果复制到所述可编辑文档中,并与所述当前网络名称对应排列。根据器件信号线属性按照关键字(网络名称、引脚编号)筛选文本文件,获取信号线属性,使用文本编译器中能够较容易地从文本文件中提取到关键字,并进行筛选,得到筛选结果;采用可编辑文档按照关键字排列信号线属性,直观、方便。
在一些实施例中,所述获取第二器件侧的信号线信息包括:利用原理图软件框选第二器件侧引出的信号线,查询信号线的属性,生成第二文本文件,包括每根信号线的网络名称、引出的引脚编号。
在一些实施例中,所述编辑该第二器件侧的信号线信息包括:在文本编译器中打开所述第二文本文件,按照关键字网络名称筛选该第二文本文件,将筛选得到的所有信号线的网络名称结果复制到所述可编辑文档中,作为新网络名称,并与所述当前网络名称对应排列。
在一些实施例中,所述第一器件的引脚调整表即所述可编辑文档,该可编辑文档中包含第一器件的引脚编号栏、第一器件的当前网络名称栏以及第二器件的新网络名称栏。
在一些实施例中,所述可编辑文档为Excel文档。Excel文档显示直观,编辑方便,能够清晰地示出引脚、网络名称,经过前期的获取——编译——筛选,形成明确的一一对应关系,为后续调整做好准备,且对应关系清楚明确,不会出现遗漏或调整错误的情形。
在一些实施例中,所述按照所述引脚调整表更改原理图包括:使用原理图软件,按照所述可编辑文档,将所有引脚的当前网络名称调整为新网络名称,得到新的网络关系。在调整原理图的过程中,可以二次确认引脚调整表是否正确,可以避免错误调整引脚的问题。调整原理图时,PCB可以同步设计,可以节省设计时间,缩短设计周期,降低生产成本。
在一些实施例中,所述第一器件为FPGA。
相比于现有技术,本发明的有益效果如下:本发明提供一种PCB中器件引脚重新排列的信号网络调整方法,能够大大提升引脚调整效率,提高引脚调整的正确性,尤其对于引脚数量庞大的器件优势更明显。本发明获得引脚调整表的过程和原理图调整的过程是完全分立的两个环节,不需要同时打开PCB和原理图,避免了多次查找容易出错的问题。两个过程可以由不同人员完成,也可以同一人员完成。在调整原理图的过程中,可以二次确认引脚调整表是否正确,可以避免错误调整引脚的问题。调整原理图时,PCB可以同步设计,可以节省设计时间,缩短设计周期,降低生产成本。
应当理解,本发明任一实施方式的实现并不意味要同时具备或达到上述有益效果的多个或全部。
应当理解,发明内容部分中所描述的内容并非旨在限定本发明的实施例的关键或重要特征,亦非用于限制本发明的范围。本发明的其它特征将通过以下的描述变得容易理解。
附图说明
为了更清楚地说明本发明的实施方式或现有技术中的技术方案,下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍。显而易见地,下面描述中的附图仅仅是示例性的,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图引伸获得其它的实施附图。
本说明书所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供熟悉此技术的人士了解与阅读,并非用以限定本发明可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本发明所能产生的功效及所能达成的目的下,均应仍落在本发明所揭示的技术内容涵盖的范围内。
图1示例性示出一种左右器件(U1、U2)连接关系示意图;
图2示例性示出首先引出器件U2信号线示意图;
图3示例性示出再首先引出器件U1信号线并与器件U2信号线一一对齐示意图;
图4示例性示出器件U1信号线属性查询示意图;
图5示例性示出器件U1信号线属性筛选示意图(按照关键字Net Name);
图6示例性示出器件U1信号线网络名称复制到可编辑文档示意图;
图7示例性示出器件U1信号线属性筛选示意图(按照关键字U1);
图8示例性示出器件U1信号线引脚编号复制到可编辑文档示意图;
图9示例性示出器件U2信号线网络名称复制到可编辑文档并得到引脚调整表示意图;
图10示例性示出按照引脚调整表调整器件U1的连接网络示意图,其中(a)为调整前的原理图,(b)为调整后的原理图;
图11示例性示出更新新的原理图到PCB文件示意图,其中(a)为调整更新后的示意图,(b)为连线完成的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚明白,下面结合实施例和附图,对本发明做进一步详细说明。在此,本发明的示意性实施例及其说明用于解释本发明,但并不作为对本发明的限定。
在本发明的描述中,需要理解的是,术语“包括/包含”、“由……组成”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的产品、设备、过程或方法不仅包括那些要素,而且需要时还可以包括没有明确列出的其他要素,或者是还包括为这种产品、设备、过程或方法所固有的要素。在没有更多限制的情况下,由语句“包括/包含……”、“由……组成”限定的要素,并不排除在包括所述要素的产品、设备、过程或方法中还存在另外的相同要素。
除非另有明确的规定和限定,术语“上”、“下”、“前”、“后”、“左”、“右”、“顶”、“底”、“内”、“外”、“中心”等指示方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置、部件或结构必须具有特定的方位、以特定的方位构造或操作,不能理解为对本发明的限制。
此外,术语“第一”、“第二”、“步骤一”、“步骤二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者对步骤顺序的限定或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
以下结合较佳的实施方式对本发明的实现进行详细的描述。
本发明设计方法使用如下工具:
PCB设计软件;
原理图软件;
文档编译软件。
本发明中,以实际用到较多的PCB上FPGA器件的信号网络调整为例进行说明,如图1所示,第一器件为左侧的FPGA器件U1,第二器件为右侧的其它类型器件U2。应当理解,这仅是示例性的,本领域技术人员容易知晓只要涉及到引脚重新排列的其他器件均可以采用本发明的调整方法。
如图1所示,图1中左侧器件U1为FPGA器件,其I/O引脚是可以调整的。右侧器件U2为其它类型器件,其引脚不可以调整。中间的斜线为虚拟的线,即信号线的连接关系(以10根线为例进行说明),在电路设计时,需要将这些虚拟的线连起来。
已知左侧U1器件是可以调整引脚的,所以先将右侧不可调整引脚的器件U2的信号线按最顺畅的路径引出来,如图2所示。
然后将左侧U1的信号线按照最顺畅的路径引出来,并且在PCB中与U2引出的信号线一一对齐,如图3所示。
在信号线对齐后,查询每根信号线连接的引脚,然后在原理图中逐个修改。这种方法对于需要调整引脚数量较少时,比较方便。当需要调整的引脚数量较多时,尤其是目前FPGA器件越来越大,往往需要调整成百上千个引脚,逐个调整就会极大影响设计的效率。
本发明在此基础上提出一种新的设计方法,可以快速生成FPGA引脚调整表,并对照该表格在原理图中进行逐一调整。相对传统对照PCB和原理图逐一调整的方式,增加了便捷性和二次确认的准确性。具体按照如下操作进行。
如前所述,信号线一一对齐后选取FPGA器件侧的信号线,获取FPGA器件侧的信号线信息。
本步骤中,利用原理图软件从下往上框选或者从上往下框选FPGA器件侧引出的信号线,利用软件的查询功能查询U1引出信号线的属性,可以生成一个文本文件,里面描述有10根线的属性信息,包括:10根线的网络名称,引出的U1引脚编号等;如图4所示,图中是从上往下框选,第一根信号线名称为LBC_LD9,是从U1的T25脚连接到U2的G15脚;第二根信号线名称为LBC_LD4,是从U1的R26脚连接到U2的F14脚;以此类推。利用原理图软件能够轻松获得所有信号线的属性信息。
然后编辑该FPGA器件侧的信号线信息。
如图5,在文本编译器中打开该文本文件,按照关键字Net Name(网络名称)筛选文件,得到筛选结果。使用文本编译器中能够较容易地从文本文件中提取到关键字,并进行筛选,得到筛选结果。
然后将10根信号线的网络名称复制到一可编辑文档中,本发明优选采用excel文档,使用起来直观、方便,作为当前网络名称,即文档中的U1现在网络,如图6所示。
继续按照关键字U1(引脚编号)筛选文本文件,如图7所示。
将筛选得到的10根信号线连接在U1的引脚编号复制下来,放到上一步的excel中,并与当前网络名称对应排列,如图8所示。
同样方式,框选出右侧网络,获取右侧U2器件的信号线信息,包括:利用原理图软件框选U2器件侧引出的信号线,查询信号线的属性,生成文本文件,包括每根信号线的网络名称、引出的引脚编号。
筛选,编辑U2器件侧的信号线信息,包括:在文本编译器中打开文本文件,按照关键字网络名称Net Name筛选文本文件,将筛选得到的所有信号线的网络名称结果复制到excel中,作为新网络名称,并与当前网络名称对应排列,得到U1的引脚调整表,如图9所示,引脚调整表即编辑完成的excel文档,该excel文档中包含U1器件的引脚编号栏、U1器件的当前网络名称栏以及U2器件的新网络名称栏,U2器件的新网络名称也就是U1器件的当前网络名称最终被调整后的网络名称,如表中第一个信号网络,即U1的T25脚当前连的是LBC_LD9网络,需要改为LBC_LD0网络,以此类推。由图9可见,引脚调整表能够清晰地示出U1的引脚、U1现在网络以及将要修改为的网络名称,经过前期的获取——编译——筛选,形成明确的一一对应关系,为后续调整做好准备,且对应关系清楚明确,不会出现遗漏或调整错误的情形。
按照图9所示的引脚调整表,更改原理图,即更改与PCB对应的原理图,生成新的网络关系。如图10所示,使用原理图软件打开原理图,按照引脚调整表调整U1的连接网络,也就是将所有引脚的当前网络名称调整为新网络名称,得到新的网络关系。图10中左图为调整之前的原理图(局部),右图为调整后的原理图(局部)。由图10的(b)可见,所有引脚的网络名称已被严格按照图9所示的引脚调整表进行了调整,且在调整原理图的过程中,可在原理图中保留原网络名称,借此可以二次确认引脚调整的正确性,可以避免错误调整引脚的问题。
更新新的原理图到PCB文件中,将新的网络关系导入到PCB中,此时的连接关系已经完全顺畅,一一连上即可。如图11所示,左图为调整更新后的示意图,右图为连线完成的示意图。
由以上调整过程还可知,本发明获得引脚调整表的过程和原理图调整的过程是完全分立的两个环节,不需要同时打开PCB和原理图,避免了多次查找容易出错的问题。两个过程可以由不同人员完成,也可以同一人员完成。在调整原理图的过程中,可以二次确认引脚调整表是否正确,可以避免错误调整引脚的问题。调整原理图时,PCB可以同步设计,可以节省设计时间,缩短设计周期,降低生产成本。
为了进一步增加便捷性,本发明可进一步编写插件程序,至少包含以上的获取信号线信息、编译以及筛选环节,使用时可以直接在PCB文件中打开该插件,逐一框选信号线,插件本身可以自动生成所需要的引脚调整表。
本领域技术人员容易理解的是,在不冲突的前提下,上述各优选方案可以自由地组合、叠加。
以上所述仅为本发明的较佳实施方式而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种PCB中器件引脚重新排列的信号网络调整方法,其特征在于,包括如下步骤:
将需要调整引脚的第一器件侧引出的信号线与第二器件侧引出的信号线一一对齐;
选取所述第一器件侧的信号线,获取第一器件侧的信号线信息;
编辑该第一器件侧的信号线信息;
选取所述第二器件侧的信号线,获取第二器件侧的信号线信息;
编辑该第二器件侧的信号线信息;
由编辑结果生成所述第一器件的引脚调整表;
按照所述引脚调整表更改原理图,生成新的网络关系;
将新的网络关系导入到PCB中,并将所述第一器件侧的信号线与第二器件侧对应的信号线连接上。
2.根据权利要求1所述的信号网络调整方法,其特征在于:
所述第一器件为可调整引脚,第二器件为不可调整引脚;所述信号线一一对齐包括:
首先将不可调整引脚的所述第二器件侧的信号线按照最顺畅的路径引出;
然后将可调整引脚的所述第一器件侧的信号线按照最顺畅的路径引出,并与所述第二器件侧引出的信号线一一对齐。
3.根据权利要求1所述的信号网络调整方法,其特征在于:
所述获取第一器件侧的信号线信息包括:利用原理图软件框选第一器件侧引出的信号线,查询信号线的属性,生成第一文本文件,包括每根信号线的网络名称、引出的引脚编号。
4.根据权利要求3所述的信号网络调整方法,其特征在于:
所述编辑第一器件侧的信号线信息包括:
在文本编译器中打开所述第一文本文件,按照关键字网络名称筛选该第一文本文件,将筛选得到的所有信号线的网络名称结果复制到一可编辑文档中,作为当前网络名称;
继续按照关键字引脚编号筛选所述第一文本文件,将筛选得到的所有信号线的引脚编号结果复制到所述可编辑文档中,并与所述当前网络名称对应排列。
5.根据权利要求4所述的信号网络调整方法,其特征在于:
所述获取第二器件侧的信号线信息包括:利用原理图软件框选第二器件侧引出的信号线,查询信号线的属性,生成第二文本文件,包括每根信号线的网络名称、引出的引脚编号。
6.根据权利要求5所述的信号网络调整方法,其特征在于:
所述编辑该第二器件侧的信号线信息包括:
在文本编译器中打开所述第二文本文件,按照关键字网络名称筛选该第二文本文件,将筛选得到的所有信号线的网络名称结果复制到所述可编辑文档中,作为新网络名称,并与所述当前网络名称对应排列。
7.根据权利要求6所述的信号网络调整方法,其特征在于:
所述第一器件的引脚调整表即所述可编辑文档,该可编辑文档中包含第一器件的引脚编号栏、第一器件的当前网络名称栏以及第二器件的新网络名称栏。
8.根据权利要求7所述的信号网络调整方法,其特征在于:
所述可编辑文档为Excel文档。
9.根据权利要求6所述的信号网络调整方法,其特征在于:
所述按照所述引脚调整表更改原理图包括:使用原理图软件,按照所述可编辑文档,将所有引脚的当前网络名称调整为新网络名称,得到新的网络关系。
10.根据权利要求1~9任一项所述的信号网络调整方法,其特征在于:
所述第一器件为FPGA。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210895477.5A CN114970437A (zh) | 2022-07-28 | 2022-07-28 | Pcb中器件引脚重新排列的信号网络调整方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210895477.5A CN114970437A (zh) | 2022-07-28 | 2022-07-28 | Pcb中器件引脚重新排列的信号网络调整方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114970437A true CN114970437A (zh) | 2022-08-30 |
Family
ID=82970326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210895477.5A Pending CN114970437A (zh) | 2022-07-28 | 2022-07-28 | Pcb中器件引脚重新排列的信号网络调整方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114970437A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116629199A (zh) * | 2023-06-13 | 2023-08-22 | 合芯科技有限公司 | 一种电路原理图的自动修改方法、装置、设备及存储介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104200011A (zh) * | 2014-08-14 | 2014-12-10 | 深圳市兴森快捷电路科技股份有限公司 | 一种电路图设计芯片管脚交换方法 |
CN106294905A (zh) * | 2015-06-01 | 2017-01-04 | 鸿富锦精密电子(郑州)有限公司 | 印刷电路板布线系统及方法 |
CN109614682A (zh) * | 2018-11-05 | 2019-04-12 | 广州兴森快捷电路科技有限公司 | 一种基于Expedition PCB的FPGA管脚交换的方法、装置及存储介质 |
CN110069892A (zh) * | 2019-05-08 | 2019-07-30 | 山东浪潮人工智能研究院有限公司 | 一种fpga引脚分配设计方法及装置 |
CN113836857A (zh) * | 2020-06-24 | 2021-12-24 | 迈普通信技术股份有限公司 | 电路板导线调整方法及装置 |
-
2022
- 2022-07-28 CN CN202210895477.5A patent/CN114970437A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104200011A (zh) * | 2014-08-14 | 2014-12-10 | 深圳市兴森快捷电路科技股份有限公司 | 一种电路图设计芯片管脚交换方法 |
CN106294905A (zh) * | 2015-06-01 | 2017-01-04 | 鸿富锦精密电子(郑州)有限公司 | 印刷电路板布线系统及方法 |
CN109614682A (zh) * | 2018-11-05 | 2019-04-12 | 广州兴森快捷电路科技有限公司 | 一种基于Expedition PCB的FPGA管脚交换的方法、装置及存储介质 |
CN110069892A (zh) * | 2019-05-08 | 2019-07-30 | 山东浪潮人工智能研究院有限公司 | 一种fpga引脚分配设计方法及装置 |
CN113836857A (zh) * | 2020-06-24 | 2021-12-24 | 迈普通信技术股份有限公司 | 电路板导线调整方法及装置 |
Non-Patent Citations (1)
Title |
---|
李文庆: "《一起来学Cadence Allegro高速PCB设计》", 31 July 2016 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116629199A (zh) * | 2023-06-13 | 2023-08-22 | 合芯科技有限公司 | 一种电路原理图的自动修改方法、装置、设备及存储介质 |
CN116629199B (zh) * | 2023-06-13 | 2023-11-24 | 合芯科技有限公司 | 一种电路原理图的自动修改方法、装置、设备及存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5301318A (en) | Hierarchical netlist extraction tool | |
CN106598612B (zh) | 一种数据库中数据表的操作方法及系统 | |
CN105138752B (zh) | 智能变电站scd文件历史回溯差异化比较及展示方法 | |
CN114970437A (zh) | Pcb中器件引脚重新排列的信号网络调整方法 | |
JP3779431B2 (ja) | リレーショナルデータベース管理装置,中間リンクテーブル自動作成処理方法およびプログラム記憶媒体 | |
JP2004213605A (ja) | 論理等価検証装置 | |
KR100873885B1 (ko) | 설계 검증 장치, 설계 검증 방법 및 cad 시스템 | |
CN106980518B (zh) | 工艺设计文件批量检查的方法 | |
US6643826B2 (en) | Semiconductor circuit connection data base and method of designing semiconductor circuit using the data base | |
CN109948133B (zh) | 一种基于Layui的数据表格的实现方法 | |
CN109445872A (zh) | 一种应用于多网口Linux服务器确定各网口物理位置的方法 | |
CN109145378A (zh) | 一种快速复制pcb线段的方法及系统 | |
CN115705462A (zh) | Drc测试图形生成方法、装置、电子设备及存储介质 | |
US7082589B2 (en) | Method of generating a schematic driven layout for a hierarchical integrated circuit design | |
CN114253222A (zh) | 分布式控制系统dcs控制柜成套图生成方法及装置 | |
CN110941932A (zh) | 一种面向硬件逻辑设计的需求建模与验证方法 | |
CN106709099B (zh) | 探针台map文件转换方法 | |
JPH05128186A (ja) | 回路図の部品番号一括変更処理方式 | |
JP2002132847A (ja) | 配線図作成システム | |
JPH03235177A (ja) | ネット表示型論理図面入力システム | |
JPH05266126A (ja) | テストデータ端子名変換方式 | |
JPH0778195A (ja) | 回路設計cadにおけるデータ更新方式 | |
JPH10222544A (ja) | プリント基板設計装置 | |
US20050131942A1 (en) | Assisted generating system and method for layout data conversions | |
JPH044472A (ja) | Cad/cam装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220830 |