JPH05266126A - テストデータ端子名変換方式 - Google Patents
テストデータ端子名変換方式Info
- Publication number
- JPH05266126A JPH05266126A JP4064250A JP6425092A JPH05266126A JP H05266126 A JPH05266126 A JP H05266126A JP 4064250 A JP4064250 A JP 4064250A JP 6425092 A JP6425092 A JP 6425092A JP H05266126 A JPH05266126 A JP H05266126A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- test data
- name
- terminal name
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】本発明は論理回路のシミュレーション用のテス
トデータ端子名変換方式に関し,機能シミュレーション
時のテストデータから論理シミュレーション用のテスト
データの変換を人手によらず行うことができることを目
的とする。 【構成】設計データから論理合成を行って作成する論理
合成された設計データ中に変更前と変更後の端子情報と
で構成する外部端子情報を備える。設計データの機能シ
ミュレーション用テストデータと前記論理合成された設
計データとを入力するテストデータ端子名変換部は,テ
ストデータ内の端子名と外部端子情報を参照して端子名
を変更後の端子名に変換すると共に追加端子の情報を付
加することにより論理シミュレーション用テストデータ
を作成するよう構成する。
トデータ端子名変換方式に関し,機能シミュレーション
時のテストデータから論理シミュレーション用のテスト
データの変換を人手によらず行うことができることを目
的とする。 【構成】設計データから論理合成を行って作成する論理
合成された設計データ中に変更前と変更後の端子情報と
で構成する外部端子情報を備える。設計データの機能シ
ミュレーション用テストデータと前記論理合成された設
計データとを入力するテストデータ端子名変換部は,テ
ストデータ内の端子名と外部端子情報を参照して端子名
を変更後の端子名に変換すると共に追加端子の情報を付
加することにより論理シミュレーション用テストデータ
を作成するよう構成する。
Description
【0001】
【産業上の利用分野】本発明は論理回路のシミュレーシ
ョン用のテストデータ端子名変換方式に関する。
ョン用のテストデータ端子名変換方式に関する。
【0002】論理回路のシミュレーションを行う場合,
従来は各回路の機能をテストする機能シミュレーション
と回路を論理合成して回路構造に変換した場合の遅延を
考慮した論理シミュレーションがあり,そのために,対
象となる論理回路の各端子へ供給する信号データを機能
シミュレーション及び論理シミュレーションのそれぞれ
で設定してテストが行われる。ところが,この機能シミ
ュレーションで使用したテストデータは,論理合成によ
り端子名が変化したり新たな端子が付加されるため,そ
のまま論理シミュレーション用のテストデータとして使
用できないので,その改善が望まれている。
従来は各回路の機能をテストする機能シミュレーション
と回路を論理合成して回路構造に変換した場合の遅延を
考慮した論理シミュレーションがあり,そのために,対
象となる論理回路の各端子へ供給する信号データを機能
シミュレーション及び論理シミュレーションのそれぞれ
で設定してテストが行われる。ところが,この機能シミ
ュレーションで使用したテストデータは,論理合成によ
り端子名が変化したり新たな端子が付加されるため,そ
のまま論理シミュレーション用のテストデータとして使
用できないので,その改善が望まれている。
【0003】
【従来の技術】図5は従来例の説明図である。図5にお
いて,50は回路設計者がCAD(Computer Aided Des
ign)等の技術により論理回路を設計して作成された設計
データである。この設計データには複数の論理回路,例
えばアンド回路,オア回路等の各種の回路が含まれ,希
望する論理動作を行うように構成されている。この設計
データにより表す論理回路が,希望する機能を備えてい
るかをテストするため機能シミュレーション52が実行
される。そのテストには,回路の各入力端子に予め決め
られた信号値を設定し,同時に各出力端子から発生すべ
き信号値が設定されたテストデータ51を作成し,この
テストデータ51を用いて機能シミュレーション52が
行われる。このシミュレーションの結果により設計した
回路が予定した機能を実現するか否かを確認することが
できる。
いて,50は回路設計者がCAD(Computer Aided Des
ign)等の技術により論理回路を設計して作成された設計
データである。この設計データには複数の論理回路,例
えばアンド回路,オア回路等の各種の回路が含まれ,希
望する論理動作を行うように構成されている。この設計
データにより表す論理回路が,希望する機能を備えてい
るかをテストするため機能シミュレーション52が実行
される。そのテストには,回路の各入力端子に予め決め
られた信号値を設定し,同時に各出力端子から発生すべ
き信号値が設定されたテストデータ51を作成し,この
テストデータ51を用いて機能シミュレーション52が
行われる。このシミュレーションの結果により設計した
回路が予定した機能を実現するか否かを確認することが
できる。
【0004】この機能シミュレーション52により予定
した機能を実現できることが分かると,設計データ50
を用いて論理合成53が行われる。この論理合成53
は,設計データ50の各論理回路を実際の回路構造(集
積回路のパターン)を持つモジュール(最小単位)に構
成するものであり,論理回路の配線長等が決められる。
この論理合成53により得られた論理合成された設計デ
ータ54に対して,今度は信号の素子による遅延を考慮
した論理シミュレーション57が行われる。すなわち,
論理回路の内部の配線や,回路の配置等による信号の遅
延や,負荷の影響による遅延等を考慮することにより実
際の回路の特性を予めテストすることができる。
した機能を実現できることが分かると,設計データ50
を用いて論理合成53が行われる。この論理合成53
は,設計データ50の各論理回路を実際の回路構造(集
積回路のパターン)を持つモジュール(最小単位)に構
成するものであり,論理回路の配線長等が決められる。
この論理合成53により得られた論理合成された設計デ
ータ54に対して,今度は信号の素子による遅延を考慮
した論理シミュレーション57が行われる。すなわち,
論理回路の内部の配線や,回路の配置等による信号の遅
延や,負荷の影響による遅延等を考慮することにより実
際の回路の特性を予めテストすることができる。
【0005】この論理シミュレーション57を行う場
合,機能シミュレーション52で使用したテストデータ
51を流用できれば良いが,設計データ50を論理合成
した時に端子名が変更する場合や,新たな端子が論理合
成により追加される場合が多い。
合,機能シミュレーション52で使用したテストデータ
51を流用できれば良いが,設計データ50を論理合成
した時に端子名が変更する場合や,新たな端子が論理合
成により追加される場合が多い。
【0006】図6は端子名変更の説明図である。この例
は簡単なアンド回路の端子を示し,図6の(a)は回路
設計により得られた設計データ(図5の50)であるア
ンド回路に付与された端子名であり,それぞれA
は簡単なアンド回路の端子を示し,図6の(a)は回路
設計により得られた設計データ(図5の50)であるア
ンド回路に付与された端子名であり,それぞれA
〔0〕,A〔1〕,B
〔0〕が設定され,この端子名を
用いて機能シミュレーション用のテストデータが作成さ
れる。このアンド回路を論理合成した設定データの端子
名は図6の(b)に示すように,A0,A1,Bに変更
され,更に新たにSCA(スキャン)という端子が追加
されることがある。このように変更及び追加された端子
名に対して論理シミュレーションのテストデータを設定
する必要がある。
用いて機能シミュレーション用のテストデータが作成さ
れる。このアンド回路を論理合成した設定データの端子
名は図6の(b)に示すように,A0,A1,Bに変更
され,更に新たにSCA(スキャン)という端子が追加
されることがある。このように変更及び追加された端子
名に対して論理シミュレーションのテストデータを設定
する必要がある。
【0007】このため,従来は機能シミュレーション用
のテストデータ51から論理シミュレーション用テスト
データ56を作成するには,人手のマニュアル作業55
により端子名の修正や,端子の追加を行っていた。
のテストデータ51から論理シミュレーション用テスト
データ56を作成するには,人手のマニュアル作業55
により端子名の修正や,端子の追加を行っていた。
【0008】
【発明が解決しようとする課題】上記したように,従来
は論理シミュレーション用テストデータを作成するため
に機能シミュレーション用のテストデータをマニュアル
により修正,追加する必要があったため,その作業に時
間と手間がかかるという問題があった。
は論理シミュレーション用テストデータを作成するため
に機能シミュレーション用のテストデータをマニュアル
により修正,追加する必要があったため,その作業に時
間と手間がかかるという問題があった。
【0009】本発明は機能シミュレーション時のテスト
データから論理シミュレーション用のテストデータの変
換を人手によらず行うことができるテストデータ端子名
変換方式を提供することを目的とする。
データから論理シミュレーション用のテストデータの変
換を人手によらず行うことができるテストデータ端子名
変換方式を提供することを目的とする。
【0010】
【課題を解決するための手段】図1は本発明の原理構成
図である。図1において,1は回路設計者により設計さ
れた設計データが格納されたデータベース(DB),1
0はデータベース(DB)1に格納された外部端子情
報,2は論理合成部,3は論理合成された設計データが
格納されたデータベース(DB),30はデータベース
(DB)3に格納された変更前と変更後の端子情報とを
対応付け,追加された端子情報を含む外部端子情報,4
は機能シミュレーション用テストデータ,5はテストデ
ータ端子名変換部,6は論理シミュレーション用テスト
データである。
図である。図1において,1は回路設計者により設計さ
れた設計データが格納されたデータベース(DB),1
0はデータベース(DB)1に格納された外部端子情
報,2は論理合成部,3は論理合成された設計データが
格納されたデータベース(DB),30はデータベース
(DB)3に格納された変更前と変更後の端子情報とを
対応付け,追加された端子情報を含む外部端子情報,4
は機能シミュレーション用テストデータ,5はテストデ
ータ端子名変換部,6は論理シミュレーション用テスト
データである。
【0011】本発明は論理合成前後の外部端子名,属性
の対応を論理合成された設計データ内に設けることによ
り機能シミュレーション用テストデータの外部端子名を
論理合成後の外部端子名に修正するものである。
の対応を論理合成された設計データ内に設けることによ
り機能シミュレーション用テストデータの外部端子名を
論理合成後の外部端子名に修正するものである。
【0012】
【作用】データベース(DB)1の設計データを論理合
成部2において論理合成が行われる。この時,データベ
ース(DB)1の設計データの端子名と属性で構成する
外部端子情報10を変換前の情報とし,論理合成により
変更された端子名と属性を変更後の情報として両者を対
応付けた外部端子情報30を作成して格納する。また,
論理合成により新たに追加された外部端子情報も格納さ
れる次に機能シミュレーション用テストデータ4をテス
トデータ端子名変換部5に供給すると,テストデータ端
子名変換部5は,機能シミュレーション用テストデータ
4で使用する端子名を上記データベース(DB)3の外
部端子情報30を参照して,同じ変更前の情報に対応す
る変更後の情報を取り出して,端子名を変更後の端子名
に変換したものを論理シミュレーション用テストデータ
6として格納する。また,論理合成により新たに追加さ
れた外部端子情報は,機能シミュレーション用テストデ
ータ4に含まれていないので,変更後の端子情報に追加
された端子名,属性は論理シミュレーション用テストデ
ータ6に付加される。
成部2において論理合成が行われる。この時,データベ
ース(DB)1の設計データの端子名と属性で構成する
外部端子情報10を変換前の情報とし,論理合成により
変更された端子名と属性を変更後の情報として両者を対
応付けた外部端子情報30を作成して格納する。また,
論理合成により新たに追加された外部端子情報も格納さ
れる次に機能シミュレーション用テストデータ4をテス
トデータ端子名変換部5に供給すると,テストデータ端
子名変換部5は,機能シミュレーション用テストデータ
4で使用する端子名を上記データベース(DB)3の外
部端子情報30を参照して,同じ変更前の情報に対応す
る変更後の情報を取り出して,端子名を変更後の端子名
に変換したものを論理シミュレーション用テストデータ
6として格納する。また,論理合成により新たに追加さ
れた外部端子情報は,機能シミュレーション用テストデ
ータ4に含まれていないので,変更後の端子情報に追加
された端子名,属性は論理シミュレーション用テストデ
ータ6に付加される。
【0013】このようにして,全外部端子に対して端子
名の変更があるか検索して変更があった端子については
テストデータのフォーマットに従って端子名を変換し,
新規追加の外部端子については外部端子情報を追加して
テーブルの修正が行われる。
名の変更があるか検索して変更があった端子については
テストデータのフォーマットに従って端子名を変換し,
新規追加の外部端子については外部端子情報を追加して
テーブルの修正が行われる。
【0014】
【実施例】図2に外部端子テーブルの構成図を示す。こ
の外部端子テーブルは上記図1において論理合成により
作成される外部端子情報30に対応する。
の外部端子テーブルは上記図1において論理合成により
作成される外部端子情報30に対応する。
【0015】図2に示す外部端子テーブルは,各外部端
子名毎に設けられ,先頭のaは論理合成により付与され
た端子名(変更後),bはその属性(入力端子,出力端
子の区別等),cはモジュール情報(この回路が設けら
れたモジュールの番号),dはネットワーク情報(この
端子と接続する他のピンの情報),eは変更前の端子名
(元の設計データにおける端子名),fは変更前の属性
(元の端子が入力端子か出力端末かの区別),gは次の
テーブル(この端子名と同じグループに属する他の端子
名のテーブル)のアドレスを表し,次のテーブルも同様
の構成を備え,最後の端子名のテーブルの終端(「次の
テーブル」の位置)には,「NULL」(無しを意味す
る)が格納されている。この外部端子テーブルの中に
は,論理合成により新たに追加された端子名(a)のテ
ーブルも設けられ,その中の変換前の端子名(e)には
「NULL」が設定される。
子名毎に設けられ,先頭のaは論理合成により付与され
た端子名(変更後),bはその属性(入力端子,出力端
子の区別等),cはモジュール情報(この回路が設けら
れたモジュールの番号),dはネットワーク情報(この
端子と接続する他のピンの情報),eは変更前の端子名
(元の設計データにおける端子名),fは変更前の属性
(元の端子が入力端子か出力端末かの区別),gは次の
テーブル(この端子名と同じグループに属する他の端子
名のテーブル)のアドレスを表し,次のテーブルも同様
の構成を備え,最後の端子名のテーブルの終端(「次の
テーブル」の位置)には,「NULL」(無しを意味す
る)が格納されている。この外部端子テーブルの中に
は,論理合成により新たに追加された端子名(a)のテ
ーブルも設けられ,その中の変換前の端子名(e)には
「NULL」が設定される。
【0016】図3は機能シミュレーション用テストデー
タ(図1の4)の構成図であり,図3のA.はテストデ
ータの信号名情報テーブル,B.はテストデータの信号
値変化情報である。
タ(図1の4)の構成図であり,図3のA.はテストデ
ータの信号名情報テーブル,B.はテストデータの信号
値変化情報である。
【0017】A.の信号名情報テーブルにおいて,hは
信号名(上記図2の「端子名」と同じ),iは信号タイ
プ(入力,出力の区別),jは信号識別子(信号の識別
番号),kは次のテーブルのアドレスであり,h〜kで
一つの信号名情報テーブルが構成され,次のテーブルも
同じ構成で,順次各信号名の情報が格納されて最後の信
号名情報テーブルの終端の「次のテーブル」の内容は
「NULL」である。
信号名(上記図2の「端子名」と同じ),iは信号タイ
プ(入力,出力の区別),jは信号識別子(信号の識別
番号),kは次のテーブルのアドレスであり,h〜kで
一つの信号名情報テーブルが構成され,次のテーブルも
同じ構成で,順次各信号名の情報が格納されて最後の信
号名情報テーブルの終端の「次のテーブル」の内容は
「NULL」である。
【0018】図3のB.に示す信号値変化情報は,lが
或る時刻情報(例えば,T=0)を表し,この時刻にお
けるmで示す信号名(端子名)と,nで示す変化値(信
号が“H”または“L”)が順次格納され,この後に同
じ時刻で変化する信号があれば,その信号名と変化値が
格納される。その後に次の時刻情報(例えば,T=5)
とその時刻における変化した信号の信号名と変化値が格
納される。
或る時刻情報(例えば,T=0)を表し,この時刻にお
けるmで示す信号名(端子名)と,nで示す変化値(信
号が“H”または“L”)が順次格納され,この後に同
じ時刻で変化する信号があれば,その信号名と変化値が
格納される。その後に次の時刻情報(例えば,T=5)
とその時刻における変化した信号の信号名と変化値が格
納される。
【0019】なお,図3のA.及びB.に示す機能シミ
ュレーション用テストデータは,B.に示す各時間毎に
おける各信号名(端子名)への中の入力信号の変化値を
与えた時に出力信号の変化値が発生することをテストす
るシミュレーションが行われ,各時間毎のテストが行わ
れる。
ュレーション用テストデータは,B.に示す各時間毎に
おける各信号名(端子名)への中の入力信号の変化値を
与えた時に出力信号の変化値が発生することをテストす
るシミュレーションが行われ,各時間毎のテストが行わ
れる。
【0020】上記した図2及び図3に示すデータを用い
た,テストデータ端子名変換部(図1の5)における実
施例の処理フローを図4に示す。なお,このテストデー
タ端子名変換部は,CPU,メモリ,ファイル,入出力
装置を備えた情報処理装置においてプログラムにより実
現することができる。
た,テストデータ端子名変換部(図1の5)における実
施例の処理フローを図4に示す。なお,このテストデー
タ端子名変換部は,CPU,メモリ,ファイル,入出力
装置を備えた情報処理装置においてプログラムにより実
現することができる。
【0021】最初に,外部端子テーブルの変更前の端子
名と信号名情報テーブルの端子名が同じかどうか判断す
る(図4のS1)。これは,図2の外部端子テーブルの
変更前の端子名eと図3のA.の信号名情報テーブルに
格納された信号名hとが同じかを比較するものである。
両者が一致した場合はフラグを“1”にセットし(同S
2),異なる場合は“0”とする(同S5)。
名と信号名情報テーブルの端子名が同じかどうか判断す
る(図4のS1)。これは,図2の外部端子テーブルの
変更前の端子名eと図3のA.の信号名情報テーブルに
格納された信号名hとが同じかを比較するものである。
両者が一致した場合はフラグを“1”にセットし(同S
2),異なる場合は“0”とする(同S5)。
【0022】一致した場合(フラグ=“1”の場合),
外部端子テーブルの変更前の端子名と変更後の端子名が
違っているか判断する(同S3)。同じ場合は,ステッ
プS10へ移行し,違っている場合は,変更前後の端子
名が違っている(変更されている)ので,信号名情報テ
ーブルの信号名で変更後のものに修正する(同S4)。
ステップS1において不一致の場合(フラグが“0”
の場合),次の信号名情報テーブルに対象を変更し(同
S6),変更した信号名情報テーブルに存在するかどう
か調べるため信号名情報テーブルが「NULL」か判断
する(同S7)。存在すれば(NULLで無い場合)
は,ステップS1に戻り,存在しなければ次ぎに,フラ
グが“0”か判断する(同S8)。ここでフラグが
“0”である場合は,上記のS1,S2,S5,S6の
流れから外部端子テーブルの変更前端子名が信号名情報
テーブルに存在しなかったことになり,新規追加処理を
行う(同S9)。すなわち,図3のA.に示す信号名情
報テーブルの最後に,追加した端子名aを信号名とする
信号名情報テーブルを作成し,更にB.に示す信号変化
情報に追加の端子についての初期値を追加する。これに
より,B.に示す信号値変化情報の中の初期時刻(T=
0)の信号名と変化値の組み合わせデータの最後の位置
に,追加した端子名に対応する信号名と変化値を書き加
える。
外部端子テーブルの変更前の端子名と変更後の端子名が
違っているか判断する(同S3)。同じ場合は,ステッ
プS10へ移行し,違っている場合は,変更前後の端子
名が違っている(変更されている)ので,信号名情報テ
ーブルの信号名で変更後のものに修正する(同S4)。
ステップS1において不一致の場合(フラグが“0”
の場合),次の信号名情報テーブルに対象を変更し(同
S6),変更した信号名情報テーブルに存在するかどう
か調べるため信号名情報テーブルが「NULL」か判断
する(同S7)。存在すれば(NULLで無い場合)
は,ステップS1に戻り,存在しなければ次ぎに,フラ
グが“0”か判断する(同S8)。ここでフラグが
“0”である場合は,上記のS1,S2,S5,S6の
流れから外部端子テーブルの変更前端子名が信号名情報
テーブルに存在しなかったことになり,新規追加処理を
行う(同S9)。すなわち,図3のA.に示す信号名情
報テーブルの最後に,追加した端子名aを信号名とする
信号名情報テーブルを作成し,更にB.に示す信号変化
情報に追加の端子についての初期値を追加する。これに
より,B.に示す信号値変化情報の中の初期時刻(T=
0)の信号名と変化値の組み合わせデータの最後の位置
に,追加した端子名に対応する信号名と変化値を書き加
える。
【0023】また,ステップS8でフラグが“1”の場
合は,1つの外部端子テーブルについての処理が終わっ
たので,次ぎの外部端子テーブルへ対象を変え(同S1
0),外部端子テーブルがNULLか判断し(同S1
1),データが存在する場合(NOの場合),ステップ
S1へ戻り,存在しなければ処理を終了する。
合は,1つの外部端子テーブルについての処理が終わっ
たので,次ぎの外部端子テーブルへ対象を変え(同S1
0),外部端子テーブルがNULLか判断し(同S1
1),データが存在する場合(NOの場合),ステップ
S1へ戻り,存在しなければ処理を終了する。
【0024】このように外部端子の対応をデータベース
のテーブルに組み込むことにより容易に外部端末名の変
更を行うことができる。
のテーブルに組み込むことにより容易に外部端末名の変
更を行うことができる。
【0025】
【発明の効果】本発明によれば,論理合成を行う時に変
更後の外部端子名に対する変更前の端子名を論理合成さ
れた設計データのデータベースに備えることにより,テ
ストデータの外部端子名を自動修正することができる。
更後の外部端子名に対する変更前の端子名を論理合成さ
れた設計データのデータベースに備えることにより,テ
ストデータの外部端子名を自動修正することができる。
【図1】本発明の原理構成図である。
【図2】外部端子テーブルの構成図を示す。
【図3】機能シミュレーション用テストデータの構成図
である。
である。
【図4】実施例の処理フローである。
【図5】従来例の説明図である。
【図6】端子名変更の説明図である。
1 設計データが格納されたデータベース(D
B) 10 外部端子情報 2 論理合成部 3 論理合成された設計データが格納されたデー
タベース(DB) 30 外部端子情報 4 機能シミュレーション用テストデータ 5 テストデータ端子名変換部 6 論理シミュレーション用テストデータ
B) 10 外部端子情報 2 論理合成部 3 論理合成された設計データが格納されたデー
タベース(DB) 30 外部端子情報 4 機能シミュレーション用テストデータ 5 テストデータ端子名変換部 6 論理シミュレーション用テストデータ
Claims (1)
- 【請求項1】 論理回路のシミュレーション用のテスト
データ端子名変換方式において,設計データから論理合
成を行って作成する論理合成された設計データ中に変更
前の端子名の情報と変更後の端子名情報を対応付けて格
納した外部端子情報を備え,設計データの機能シミュレ
ーション用テストデータと,前記論理合成された設計デ
ータとを入力するテストデータ端子名変換部を設け,該
テストデータ端子名変換部は,前記テストデータ内の端
子名と前記外部端子情報を参照して端子名を変更後の端
子名に変換すると共に追加端子の情報を付加することに
より論理シミュレーション用テストデータを作成するこ
とを特徴とするテストデータ端子名変換方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4064250A JPH05266126A (ja) | 1992-03-19 | 1992-03-19 | テストデータ端子名変換方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4064250A JPH05266126A (ja) | 1992-03-19 | 1992-03-19 | テストデータ端子名変換方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05266126A true JPH05266126A (ja) | 1993-10-15 |
Family
ID=13252733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4064250A Withdrawn JPH05266126A (ja) | 1992-03-19 | 1992-03-19 | テストデータ端子名変換方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05266126A (ja) |
-
1992
- 1992-03-19 JP JP4064250A patent/JPH05266126A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4922445A (en) | Logic circuit simulation method | |
JP2002366597A (ja) | Fpga設計システムおよびfpga設計プログラム | |
JPH05266126A (ja) | テストデータ端子名変換方式 | |
JP2752923B2 (ja) | 論理シミュレーション装置および論理回路情報作成方法 | |
US6877140B1 (en) | Method and system for generating a schematic representing bus structures | |
US7072821B1 (en) | Device and method for synchronizing an asynchronous signal in synthesis and simulation of a clocked circuit | |
JP2705548B2 (ja) | 印刷回路基板設計支援装置 | |
JP3219066B2 (ja) | アナログ部品削除情報付与システム | |
JP2830563B2 (ja) | 回路図作成装置 | |
JP3153481B2 (ja) | 回路図管理システム | |
JPH05242179A (ja) | 回路図エディタシステム | |
JP2897539B2 (ja) | ハードウェア記述自動生成方法とその装置 | |
JP3037225B2 (ja) | 回路データ作成方法 | |
JP2946682B2 (ja) | 集積回路設計装置 | |
JPH10207923A (ja) | 設計作業における文書作成支援装置 | |
JP2993165B2 (ja) | 電気回路図面の作成方法 | |
JPH05312905A (ja) | 回路シミュレーション装置 | |
JPH09251483A (ja) | セルライブラリ作成方法 | |
JP2600572B2 (ja) | 順序回路を含む論理検証対象回路の論理検証容易化回路への変換方法とその装置 | |
JP2000215217A (ja) | 論理合成方法及び装置 | |
JP3018886B2 (ja) | プローブ設定方法 | |
JPH05108745A (ja) | テストデータ生成方法および装置 | |
JPH0195368A (ja) | 論理回路接続情報生成装置 | |
JPH0683905A (ja) | 等価信号検出方式 | |
JPH06231200A (ja) | 回路シュミレーション装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |