JP2993165B2 - 電気回路図面の作成方法 - Google Patents
電気回路図面の作成方法Info
- Publication number
- JP2993165B2 JP2993165B2 JP3073470A JP7347091A JP2993165B2 JP 2993165 B2 JP2993165 B2 JP 2993165B2 JP 3073470 A JP3073470 A JP 3073470A JP 7347091 A JP7347091 A JP 7347091A JP 2993165 B2 JP2993165 B2 JP 2993165B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- drawings
- places
- circuit diagram
- electrical circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は電気回路図面の作成方法
に関し、特に電気回路の設計支援における大規模集積回
路等の電気回路図面の作成方法に関する。
に関し、特に電気回路の設計支援における大規模集積回
路等の電気回路図面の作成方法に関する。
【０００２】
【従来の技術】従来、かかる大規模集積回路等の電気回
路図面を作成する場合、例えば図面入力，修正，編集等
を行なう場合には、ぼう大な工数を必要としている。
路図面を作成する場合、例えば図面入力，修正，編集等
を行なう場合には、ぼう大な工数を必要としている。
【０００３】図２はかかる従来の一例を説明するための
回路図面の概略図である。図２に示すように、回路図面
６，１０上の複数箇所で同一の回路素子７を使用する場
合、実装設計と一致させるために１箇所にその回路素子
７および図面間端子８，９を記述しておき、他の箇所か
らは図面間端子１１，１２を介して忠実に配線で結線し
ている。この図面間端子８，９および１１，１２は同一
回路素子７を複数箇所で参照するために付加的に加えら
れた配線や端子を表わしている。このようにすると、図
面が繁雑になり、しかも記述の手間も多くかかる。ま
た、参照する回路素子７が１箇所（回路図面６）にしか
書かれておらず、他の箇所で参照するときは回路図面を
何枚も繰って、その素子の機能を知る方法が採用されて
いる。
回路図面の概略図である。図２に示すように、回路図面
６，１０上の複数箇所で同一の回路素子７を使用する場
合、実装設計と一致させるために１箇所にその回路素子
７および図面間端子８，９を記述しておき、他の箇所か
らは図面間端子１１，１２を介して忠実に配線で結線し
ている。この図面間端子８，９および１１，１２は同一
回路素子７を複数箇所で参照するために付加的に加えら
れた配線や端子を表わしている。このようにすると、図
面が繁雑になり、しかも記述の手間も多くかかる。ま
た、参照する回路素子７が１箇所（回路図面６）にしか
書かれておらず、他の箇所で参照するときは回路図面を
何枚も繰って、その素子の機能を知る方法が採用されて
いる。
【０００４】
【発明が解決しようとする課題】上述した従来の電気回
路図面の作成方法は、同一の回路素子を複数箇所あるい
は複数図面で参照する必要があるとき、実装設計との１
対１対応を維持するために、その回路素子は１箇所にし
か記述することを許されていない。しかも、他の参照箇
所からは配線で結線する必要がある。従って、従来の作
成方法は図面が繁雑になり、回路素子の機能の参照が必
要な箇所では、この機能がわからないという欠点があ
る。
路図面の作成方法は、同一の回路素子を複数箇所あるい
は複数図面で参照する必要があるとき、実装設計との１
対１対応を維持するために、その回路素子は１箇所にし
か記述することを許されていない。しかも、他の参照箇
所からは配線で結線する必要がある。従って、従来の作
成方法は図面が繁雑になり、回路素子の機能の参照が必
要な箇所では、この機能がわからないという欠点があ
る。
【０００５】本発明の目的は、かかる図面の繁雑さを解
消し、回路素子の機能の参照が必要な箇所で容易に参照
でき、図面そのものを見易くすることのできる電気回路
図面の作成方法を提供することにある。
消し、回路素子の機能の参照が必要な箇所で容易に参照
でき、図面そのものを見易くすることのできる電気回路
図面の作成方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明の電気回路図面の
作成方法は、回路図面上で複数箇所に記述されている回
路素子が同一であることを示す等価情報源を前記回路図
面とは別に設けることにより、前記回路図面上の結線を
単純化し、シュミレータおよび実装設計ツールへ円滑に
インターフェースを行なうことを特徴としている。
作成方法は、回路図面上で複数箇所に記述されている回
路素子が同一であることを示す等価情報源を前記回路図
面とは別に設けることにより、前記回路図面上の結線を
単純化し、シュミレータおよび実装設計ツールへ円滑に
インターフェースを行なうことを特徴としている。
【０００７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００８】図１は本発明の一実施例を説明するための
回路図面の概略図である。図１に示すように、本実施例
は複数の回路図面１，４の上に同一の回路素子２，５が
参照の必要に応じ複数箇所で記述されている。このよう
に記述することにより、回路素子２，５の機能が参照箇
所毎に明確にわかる。これを許すために、本実施例では
複数箇所に記述された回路素子２，５が実装設計上は等
価であることを示す等価情報源３を別途付加する。この
等価情報源５の等価情報（Ｇ２＝Ｇ１２）に基づき、記
述された図１は従来の方法と同じ図２の回路図面に自動
的に変換される。このとき、シュミレータや実装設計ツ
ールへのインターフェースのみを考慮するのであれば、
具体的に配線や端子８，９，１１，１２を発生させる必
要はなく、それに見合う抽象的なデータが作成されれば
よい。
回路図面の概略図である。図１に示すように、本実施例
は複数の回路図面１，４の上に同一の回路素子２，５が
参照の必要に応じ複数箇所で記述されている。このよう
に記述することにより、回路素子２，５の機能が参照箇
所毎に明確にわかる。これを許すために、本実施例では
複数箇所に記述された回路素子２，５が実装設計上は等
価であることを示す等価情報源３を別途付加する。この
等価情報源５の等価情報（Ｇ２＝Ｇ１２）に基づき、記
述された図１は従来の方法と同じ図２の回路図面に自動
的に変換される。このとき、シュミレータや実装設計ツ
ールへのインターフェースのみを考慮するのであれば、
具体的に配線や端子８，９，１１，１２を発生させる必
要はなく、それに見合う抽象的なデータが作成されれば
よい。
【０００９】上述した内容をステップ順に説明すると、
まず同一回路素子２，５を参照が必要な箇所全てに記述
することを許し、次に複数箇所で記述されている回路素
子２，５が等価であることを示す情報Ｇ２＝Ｇ１２を付
加する。更に、シュミレーションや実装設計ツールと１
対１対応させるため、複数箇所に記述されている回路素
子２，５を１箇所だけ残し、残した以外の参照箇所から
は回路素子を削除し、配線で結線する。このような手順
で回路図面１，４を作成すれば、ツールへのインターフ
ェースが必要なだけであるので、回路図面１，４上で具
体的に素子の削除や配線の描画をする必要はなくなる。
まず同一回路素子２，５を参照が必要な箇所全てに記述
することを許し、次に複数箇所で記述されている回路素
子２，５が等価であることを示す情報Ｇ２＝Ｇ１２を付
加する。更に、シュミレーションや実装設計ツールと１
対１対応させるため、複数箇所に記述されている回路素
子２，５を１箇所だけ残し、残した以外の参照箇所から
は回路素子を削除し、配線で結線する。このような手順
で回路図面１，４を作成すれば、ツールへのインターフ
ェースが必要なだけであるので、回路図面１，４上で具
体的に素子の削除や配線の描画をする必要はなくなる。
【００１０】要するに、本実施例では同一の回路素子
２，５を複数箇所あるいは複数図面１，４で参照が必要
なときは、必要な箇所それぞれにその回路素子２，５を
記述することを許すために、別途複数箇所に記述された
回路素子２，５が等価であることを示す等価情報源３を
設け、これにより図面を簡単且つ見易くしている。
２，５を複数箇所あるいは複数図面１，４で参照が必要
なときは、必要な箇所それぞれにその回路素子２，５を
記述することを許すために、別途複数箇所に記述された
回路素子２，５が等価であることを示す等価情報源３を
設け、これにより図面を簡単且つ見易くしている。
【００１１】
【発明の効果】以上説明したように、本発明は同一の回
路素子が必要な参照箇所毎に記述されるので、回路素子
の機能が必要な場所で容易に回路設計者に了解させるこ
とができ、実装設計との整合を取るための無理な配線お
よび繁雑な配線を付加する必要がなく、回路図面を見易
く作成することができるという効果がある。
路素子が必要な参照箇所毎に記述されるので、回路素子
の機能が必要な場所で容易に回路設計者に了解させるこ
とができ、実装設計との整合を取るための無理な配線お
よび繁雑な配線を付加する必要がなく、回路図面を見易
く作成することができるという効果がある。
【図１】本発明の一実施例を説明するための回路図面の
概略図である。
概略図である。
【図２】従来の一例を説明するための回路図面の概略図
である。
である。
１，４ 回路図面 ２，５ 回路素子 ３ 等価情報源
Claims (1)
- 【請求項１】 回路図面上で複数箇所に記述されている
回路素子が同一であることを示す等価情報源を前記回路
図面とは別に設けることにより、前記回路図面上の結線
を単純化し、シュミレータおよび実装設計ツールへ円滑
にインターフェースを行なうことを特徴とする電気回路
図面の作成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3073470A JP2993165B2 (ja) | 1991-04-08 | 1991-04-08 | 電気回路図面の作成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3073470A JP2993165B2 (ja) | 1991-04-08 | 1991-04-08 | 電気回路図面の作成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04309176A JPH04309176A (ja) | 1992-10-30 |
| JP2993165B2 true JP2993165B2 (ja) | 1999-12-20 |
Family
ID=13519194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3073470A Expired - Lifetime JP2993165B2 (ja) | 1991-04-08 | 1991-04-08 | 電気回路図面の作成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2993165B2 (ja) |
-
1991
- 1991-04-08 JP JP3073470A patent/JP2993165B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04309176A (ja) | 1992-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6353806B1 (en) | System level hardware simulator and its automation | |
| EP0404482A2 (en) | Simulation of selected logic circuit designs | |
| TW200928839A (en) | System and method for routing connections | |
| JP2993165B2 (ja) | 電気回路図面の作成方法 | |
| JP3875876B2 (ja) | ワイヤーハーネス製作用ｃａｄシステム及びプログラム | |
| JP2002279010A (ja) | 論理回路図生成装置、論理回路図生成方法およびそのプログラム | |
| JP3229193B2 (ja) | 回路シミュレーション支援システム | |
| JP2653071B2 (ja) | 電線情報作成システム | |
| JP2830563B2 (ja) | 回路図作成装置 | |
| JP2940124B2 (ja) | 基板ｃａｄ装置 | |
| JP3125754B2 (ja) | 回路シンボル作成システム | |
| JPH05235167A (ja) | 自動配線方式 | |
| JP2946682B2 (ja) | 集積回路設計装置 | |
| JPH02112072A (ja) | 集積回路のレイアウト方式 | |
| JPH05266126A (ja) | テストデータ端子名変換方式 | |
| JP3048046B2 (ja) | 半導体集積回路の配線方法 | |
| Morris et al. | Structured abstract schematics | |
| JPH11184908A (ja) | データベースを用いたプリント基板設計方法 | |
| JPH03245272A (ja) | 論理回路作成方式 | |
| JPH05342292A (ja) | 回路図データ変換装置 | |
| JPH05243376A (ja) | 自動配線装置 | |
| JPH06215061A (ja) | 半導体集積回路解析システム | |
| JPH03245271A (ja) | Ｌｓｉ設計用エンジニアリングワークステーション | |
| JPH0341567A (ja) | 状態遷移図設計システム | |
| JPH04255072A (ja) | 回路図発生方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990921 |