JPH04255072A - 回路図発生方式 - Google Patents
回路図発生方式Info
- Publication number
- JPH04255072A JPH04255072A JP3015076A JP1507691A JPH04255072A JP H04255072 A JPH04255072 A JP H04255072A JP 3015076 A JP3015076 A JP 3015076A JP 1507691 A JP1507691 A JP 1507691A JP H04255072 A JPH04255072 A JP H04255072A
- Authority
- JP
- Japan
- Prior art keywords
- symbol
- bundle
- bundled
- signal name
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 title claims description 18
- 239000000284 extract Substances 0.000 claims abstract description 14
- 238000000605 extraction Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 8
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は回路図発生方式に関し、
特に束線及び束シンボルを使用した回路図発生方式に関
する。
特に束線及び束シンボルを使用した回路図発生方式に関
する。
【０００２】
【従来の技術】従来、この種の回路図発生方式では、同
一シンボル種類のシンボル群からシンボルに接続する信
号名が束信号名になるシンボル群を決定して束シンボル
及び束線を使用した回路図発生を行なっていた。
一シンボル種類のシンボル群からシンボルに接続する信
号名が束信号名になるシンボル群を決定して束シンボル
及び束線を使用した回路図発生を行なっていた。
【０００３】
【発明が解決しようとする課題】上述した従来の回路図
発生方式では、束シンボルを決定するために、同一のシ
ンボル種類のシンボルごとにそのシンボルに接続する信
号名が束信号名になるかチェックしているため、同一種
のシンボルの増加に比例して処理時間が長くなる。
発生方式では、束シンボルを決定するために、同一のシ
ンボル種類のシンボルごとにそのシンボルに接続する信
号名が束信号名になるかチェックしているため、同一種
のシンボルの増加に比例して処理時間が長くなる。
【０００４】
【課題を解決するための手段】本発明の回路図発生方式
は、回路の接続情報を記憶する論理接続記憶部と、回路
の外部端子を抽出し前記外部端子が束シンボル群になる
かチェックし前記外部端子の束シンボル群を決定する外
部端子抽出部と、同一の束シンボルに接続しているシン
ボル群を前記接続情報から抽出する仮束シンボル抽出部
と、信号名群を束信号名に変換できるか否かを判定する
束信号名判定部と、仮束シンボルを束シンボルにするか
否かをシンボルに接続している信号名を前記束信号名判
定部に送った結果に基づいて判定する束シンボル判定部
と、前記束シンボル判定部で決定した束シンボル群とこ
れ以外のシンボルを前記接続情報によって配置及び配線
する配置配線部とを備える。
は、回路の接続情報を記憶する論理接続記憶部と、回路
の外部端子を抽出し前記外部端子が束シンボル群になる
かチェックし前記外部端子の束シンボル群を決定する外
部端子抽出部と、同一の束シンボルに接続しているシン
ボル群を前記接続情報から抽出する仮束シンボル抽出部
と、信号名群を束信号名に変換できるか否かを判定する
束信号名判定部と、仮束シンボルを束シンボルにするか
否かをシンボルに接続している信号名を前記束信号名判
定部に送った結果に基づいて判定する束シンボル判定部
と、前記束シンボル判定部で決定した束シンボル群とこ
れ以外のシンボルを前記接続情報によって配置及び配線
する配置配線部とを備える。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】本発明の一実施例の構成を示す図１を参照
すると、論理接続記憶部１には回路の接続情報が記憶さ
れている。外部端子抽出部２は回路の外部端子を抽出し
、それの信号名によってソートし、束シンボル判定部４
によって外部端子の束シンボル群を求める。仮束シンボ
ル抽出部３は最初は外部端子の束シンボルから次に束シ
ンボル判定部４で束シンボルと判定された束シンボルを
元に同一の束シンボルに接続しているシンボル群を抽出
し、仮束シンボルとする。仮束シンボルは束シンボル判
定部４によって束シンボルか否かを判定される。束シン
ボル判定部４は仮束シンボルとしてまとめたシンボルご
とにピン単位で接続信号名を取り出し、束信号名判定部
５による束信号名になるか否か結果からシンボルをさら
にグループ分けしてそれぞれ束シンボルとする。束信号
名判定部５は既知の手法で受け取った信号名から束信号
名にできる信号名を求め、グループ分けする。配置配線
部６は束シンボル判定部４から束シンボルとなるシンボ
ル群を求め、束シンボル及びそれ以外のシンボル、束線
及び通常の線によって既知の手法で配置配線を行う。
すると、論理接続記憶部１には回路の接続情報が記憶さ
れている。外部端子抽出部２は回路の外部端子を抽出し
、それの信号名によってソートし、束シンボル判定部４
によって外部端子の束シンボル群を求める。仮束シンボ
ル抽出部３は最初は外部端子の束シンボルから次に束シ
ンボル判定部４で束シンボルと判定された束シンボルを
元に同一の束シンボルに接続しているシンボル群を抽出
し、仮束シンボルとする。仮束シンボルは束シンボル判
定部４によって束シンボルか否かを判定される。束シン
ボル判定部４は仮束シンボルとしてまとめたシンボルご
とにピン単位で接続信号名を取り出し、束信号名判定部
５による束信号名になるか否か結果からシンボルをさら
にグループ分けしてそれぞれ束シンボルとする。束信号
名判定部５は既知の手法で受け取った信号名から束信号
名にできる信号名を求め、グループ分けする。配置配線
部６は束シンボル判定部４から束シンボルとなるシンボ
ル群を求め、束シンボル及びそれ以外のシンボル、束線
及び通常の線によって既知の手法で配置配線を行う。
【０００７】図２は論理接続記憶部１の記憶項目を示し
、接続信号名が同一のピンは接続関係にある。また、図
３は外部端子抽出部２、図４は仮束シンボル抽出部３、
及び図５は束シンボル判定部４の動作フローを示す。
、接続信号名が同一のピンは接続関係にある。また、図
３は外部端子抽出部２、図４は仮束シンボル抽出部３、
及び図５は束シンボル判定部４の動作フローを示す。
【０００８】次に、回路図発生の具体例について図６，
図７，図８及び図９を参照して説明する。図６に示す回
路例の場合、論理接続記憶部１には図７に示す様に接続
情報が記憶されている。束信号名は代表信号名＋（＋ビ
ット番号＋）の形式を取るものとする。また、外部端子
はシンボル種類名ＣＯＮのシンボルとする。外部端子抽
出部２は論理接続記憶部１から外部端子のシンボルタグ
Ｔ０１，Ｔ０２，Ｔ０３と接続信号名Ａ（１），Ａ（２
），Ａ（３）とを取り出して接続信号名でソートし、Ｔ
０１，Ｔ０２，Ｔ０３の順番で束シンボル判定部４にシ
ンボルタグのデータを渡す。束シンボル判定部４はシン
ボルタグＴ０１，Ｔ０２，Ｔ０３の信号名Ａ（１），Ａ
（２），Ａ（３）を取り出し、この順番で束信号名判定
部５に渡す。束信号名判定部５は図８における（ａ）の
様に束信号名可能と判断し、Ｔ０１，Ｔ０２，Ｔ０３は
束シンボルＴ０１〜Ｔ０３となる。仮束シンボル抽出部
３は外部端子の束シンボルＴ０１〜Ｔ０３に接続してい
るシンボル群Ｓ０１，Ｓ０２，Ｓ０３を取り出し、束シ
ンボル判定部４によりＳ０１，Ｓ０２の束シンボルＳ０
１，Ｓ０２を決定する。これは図８に示す（ｂ），（ｃ
），（ｄ）の束信号名の出力グループで３入力グループ
全体に渡って出力グループが同一になるシンボルがＳ０
１，Ｓ０２であったためである。次に、束シンボルにな
ったＳ０１，Ｓ０２に接続するシンボル群から束シンボ
ルＳ０４，Ｓ０５が求まる。配置配線部６は束シンボル
Ｔ０１，Ｔ０２，Ｔ０３、Ｓ０１，Ｓ０２、Ｓ０４，Ｓ
０５とシンボルＳ０３とによって配置を行い、束シンボ
ルへの入出力は束線により、かつシンボルへの入出力は
単線によって配線を行う。図９は上述した処理により発
生した回路図例である。
図７，図８及び図９を参照して説明する。図６に示す回
路例の場合、論理接続記憶部１には図７に示す様に接続
情報が記憶されている。束信号名は代表信号名＋（＋ビ
ット番号＋）の形式を取るものとする。また、外部端子
はシンボル種類名ＣＯＮのシンボルとする。外部端子抽
出部２は論理接続記憶部１から外部端子のシンボルタグ
Ｔ０１，Ｔ０２，Ｔ０３と接続信号名Ａ（１），Ａ（２
），Ａ（３）とを取り出して接続信号名でソートし、Ｔ
０１，Ｔ０２，Ｔ０３の順番で束シンボル判定部４にシ
ンボルタグのデータを渡す。束シンボル判定部４はシン
ボルタグＴ０１，Ｔ０２，Ｔ０３の信号名Ａ（１），Ａ
（２），Ａ（３）を取り出し、この順番で束信号名判定
部５に渡す。束信号名判定部５は図８における（ａ）の
様に束信号名可能と判断し、Ｔ０１，Ｔ０２，Ｔ０３は
束シンボルＴ０１〜Ｔ０３となる。仮束シンボル抽出部
３は外部端子の束シンボルＴ０１〜Ｔ０３に接続してい
るシンボル群Ｓ０１，Ｓ０２，Ｓ０３を取り出し、束シ
ンボル判定部４によりＳ０１，Ｓ０２の束シンボルＳ０
１，Ｓ０２を決定する。これは図８に示す（ｂ），（ｃ
），（ｄ）の束信号名の出力グループで３入力グループ
全体に渡って出力グループが同一になるシンボルがＳ０
１，Ｓ０２であったためである。次に、束シンボルにな
ったＳ０１，Ｓ０２に接続するシンボル群から束シンボ
ルＳ０４，Ｓ０５が求まる。配置配線部６は束シンボル
Ｔ０１，Ｔ０２，Ｔ０３、Ｓ０１，Ｓ０２、Ｓ０４，Ｓ
０５とシンボルＳ０３とによって配置を行い、束シンボ
ルへの入出力は束線により、かつシンボルへの入出力は
単線によって配線を行う。図９は上述した処理により発
生した回路図例である。
【０００９】
【発明の効果】以上説明したように本発明によれば、外
部端子を束シンボルにし同一束シンボルに接続している
シンボル群を仮束シンボルとして抽出してから信号名に
より束シンボルにするか否かを判定することにより、容
易に束シンボルを決定できる。
部端子を束シンボルにし同一束シンボルに接続している
シンボル群を仮束シンボルとして抽出してから信号名に
より束シンボルにするか否かを判定することにより、容
易に束シンボルを決定できる。
【図１】本発明の一実施例を示す構成図である。
【図２】論理接続記憶部の記憶項目の一例を示す。
【図３】外部端子抽出部の処理フローを示す。
【図４】仮束シンボル抽出部の処理フローを示す。
【図５】束シンボル判定部の処理フローを示す。
【図６】回路図発生の具体例を説明するための図である
。
。
【図７】回路図発生の具体例を説明するための図である
。
。
【図８】回路図発生の具体例を説明するための図である
。
。
【図９】回路図発生の具体例を説明するための図である
。
。
１ 論理接続記憶部
２ 外部端子抽出部
３ 仮束シンボル抽出部
４ 束シンボル判定部
５ 束信号名判定部
６ 配置配線部
Claims (1)
- 【請求項１】 回路の接続情報を記憶する論理接続記
憶部と、回路の外部端子を抽出し前記外部端子が束シン
ボル群になるかチェックし前記外部端子の束シンボル群
を決定する外部端子抽出部と、同一の束シンボルに接続
しているシンボル群を前記接続情報から抽出する仮束シ
ンボル抽出部と、信号名群を束信号名に変換できるか否
かを判定する束信号名判定部と、仮束シンボルを束シン
ボルにするか否かをシンボルに接続している信号名を前
記束信号名判定部に送った結果に基づいて判定する束シ
ンボル判定部と、前記束シンボル判定部で決定した束シ
ンボル群とこれ以外のシンボルを前記接続情報によって
配置及び配線する配置配線部とを備えることを特徴とす
る回路図発生方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3015076A JPH04255072A (ja) | 1991-02-06 | 1991-02-06 | 回路図発生方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3015076A JPH04255072A (ja) | 1991-02-06 | 1991-02-06 | 回路図発生方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04255072A true JPH04255072A (ja) | 1992-09-10 |
Family
ID=11878762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3015076A Pending JPH04255072A (ja) | 1991-02-06 | 1991-02-06 | 回路図発生方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04255072A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6625789B2 (en) * | 2000-04-14 | 2003-09-23 | Hitachi, Ltd. | Computer-readable medium for recording interface specifications |
-
1991
- 1991-02-06 JP JP3015076A patent/JPH04255072A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6625789B2 (en) * | 2000-04-14 | 2003-09-23 | Hitachi, Ltd. | Computer-readable medium for recording interface specifications |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5164908A (en) | CAD system for generating a schematic diagram of identifier sets connected by signal bundle names | |
| US4017841A (en) | Bus allocation control apparatus | |
| KR890017777A (ko) | 반도체 집적회로의 자동배선방법 | |
| JPH04255072A (ja) | 回路図発生方式 | |
| JPS62501465A (ja) | 多重フオ−マツト化された音声及びデ−タキヤラクタのシ−ケンスを送受信するために内部結合されたステ−トマシンを用いる回路 | |
| US3993980A (en) | System for hard wiring information into integrated circuit elements | |
| JPH04342075A (ja) | Ｃａｄシステムにおける回路図発生方式 | |
| JP2653071B2 (ja) | 電線情報作成システム | |
| JP2850837B2 (ja) | アナログ部分削除ハードウェア記述生成方式 | |
| JPH0311469A (ja) | 回路図発生方式 | |
| JPH07334562A (ja) | 回路図発生システム | |
| JP2993165B2 (ja) | 電気回路図面の作成方法 | |
| JPS61199168A (ja) | 論理回路の自動変換装置 | |
| JP3042446B2 (ja) | 静電破壊検証ツール | |
| JPS62251964A (ja) | 回路図出力方式 | |
| JP3152769B2 (ja) | プログラム解析装置 | |
| JP2625361B2 (ja) | 論理回路分割結果照合装置 | |
| JPS6123389A (ja) | 配線方式 | |
| JPH0575606A (ja) | 相手先アドレス集約登録方式 | |
| JPH0518148B2 (ja) | ||
| JPH0442707B2 (ja) | ||
| JP2000200297A (ja) | アナログ部品削除情報付与システム | |
| JPH0922371A (ja) | 試験データ生成装置 | |
| JPH0195368A (ja) | 論理回路接続情報生成装置 | |
| JPH10105589A (ja) | 仕向を考慮した回路図設計方法及び回路情報作成方法、ならびにｃａｄシステム |