JP2000200297A - アナログ部品削除情報付与システム - Google Patents

アナログ部品削除情報付与システム

Info

Publication number
JP2000200297A
JP2000200297A JP11002335A JP233599A JP2000200297A JP 2000200297 A JP2000200297 A JP 2000200297A JP 11002335 A JP11002335 A JP 11002335A JP 233599 A JP233599 A JP 233599A JP 2000200297 A JP2000200297 A JP 2000200297A
Authority
JP
Japan
Prior art keywords
deletion information
analog component
deletion
data
circuit diagram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11002335A
Other languages
English (en)
Other versions
JP3219066B2 (ja
Inventor
Koichi Sato
孝一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP00233599A priority Critical patent/JP3219066B2/ja
Publication of JP2000200297A publication Critical patent/JP2000200297A/ja
Application granted granted Critical
Publication of JP3219066B2 publication Critical patent/JP3219066B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 論理検証に必要ないアナログ部品に対して、
ハードウエア記述自動生成に有効な削除情報を自動的に
付与する。 【解決手段】 論理接続抽出手段18により、回路図デ
ータ13の接続情報を抽出する。次に、アナログ部品認
識手段19により、アナログ部品情報データ14に基づ
いて、抽出された接続情報から、部品毎にアナログ部品
であるかどうかの判定を行う。ここでアナログ部品を認
識すれば、削除ルールデータ15に基づいて付加する削
除情報の種類を決定する。そして、削除情報付加手段2
0より、削除情報付加回路図データ16に基づいて、回
路図データの部品からアナログ部品を抽出して削除情報
を付加する。このような処理は、回路図データ13の論
理検証が終了するまで繰り返し行われる。これにより、
削除情報付加回路図データ16が得られ、論理回路のハ
ードウエア記述を自動生成することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子回路のハード
ウエア記述を自動生成するハードウエア自動生成方式に
係り、特に、論理検証に必要のないアナログ部品に対し
て、ハードウエア記述自動生成に有効な削除情報を付与
するための、アナログ部品削除情報付与システムに関す
る。
【0002】
【従来の技術】従来、この種のハードウエア記述生成方
式においては、抵抗やコンデンサなどの論理を持たない
アナログ部品が混在しない、いわゆる論理部品だけで構
成する回路図から、回路の論理機能を表すハードウエア
記述を自動生成している。あるいは、電子回路の回路
図、例えば、論理回路を表現する回路図データから接続
情報のみをを抽出して、回路の論理機能を表すハードウ
エア記述を自動生成している。この場合は、論理検証に
必要とされないアナログ部品を削除してからハードウエ
ア記述を自動生成する必要がある。
【0003】例えば、特開平6ー68198号公報で
は、論理部品とアナログ部品が混在する回路図から、回
路構成認識手段によってアナログ部品を認識し、且つア
ナログ部品削除手段によってアナログ部品を削除した
後、論理回路を再構築している。このようなアナログ部
品削除ハードウェア記述生成方式では、抵抗部品など論
理検証に必要のないアナログ部品を削除した論理検証用
の電子回路図と、実際の電子回路図とを個別に用意し、
これらの回路図を二重に管理する必要がある。また、特
開平9ー237289号公報では、電子回路の回路図上
において、抵抗部品など論理検証に必要のないアナログ
部品に対して、ハードウェア記述自動生成に有効な削除
情報を付加することによって、回路図情報を変更するこ
となく、電子回路の回路図から論理検証用のハードウエ
ア記述の自動生成を可能にしている。これによって、実
際の電子回路の回路図と論理検証用の電子回路図を二重
に管理する必要はなくなる。
【0004】
【発明が解決しようとする課題】ところが、特開平9ー
237289号公報の技術では、全ての電子回路の回路
図内のアナログ部品に対して、人手によって削除情報を
付加しなければならない。このため、間違えて削除情報
を付与してしまい、正確なハードウエア記述の自動生成
が行われない危険性もある。また、特開平6ー6819
8公報では、アナログ部品の削除ルールが追加できない
ため、認識できないアナログ部品に関しては、削除する
ために手作業が加わるなどの問題がある。
【0005】本発明は、このような事情に鑑みてなされ
たものであり、その目的は、論理検証に必要ないアナロ
グ部品に対して、ハードウエア記述自動生成に有効な削
除情報を自動的に付与することにより、ハードウエア記
述の自動生成における生産性及び信頼性の向上を図るこ
とにある。
【0006】
【課題を解決するための手段】本発明のアナログ部品削
除情報付与システムは、抵抗部品など論理検証に必要の
ないアナログ部品に、ハードウェア記述自動生成に有効
な削除情報を電子回路の回路図上で自動付加する。同時
に、削除ルールデータも追加登録することによって、新
しい削除ルールにも対応できるようにしたことを特徴と
する。
【0007】すなわち、請求項1に係るアナログ部品削
除情報付与システムは、電子回路の回路図に記載された
アナログ部品に、ハードウエア記述の自動生成に有効な
削除情報を付加して、電子回路のハードウエア記述の自
動生成を支援するアナログ部品削除情報付与システムに
おいて、アナログ部品の削除情報に関するデータを格納
するデータ記憶手段と、データ記憶手段に格納されてい
るデータに基づいて、アナログ部品に削除情報を付加す
る削除情報付与手段と、データ記憶手段に格納されてい
るデータの処理を、削除情報付与手段によって実現させ
るための演算処理装置とを備え、データ記憶手段に格納
されているデータに基づいて、削除情報付与手段が、電
子回路の回路図上において、論理検証に必要のないアナ
ログ部品に削除情報を自動的に付加することを特徴とす
る。
【0008】請求項2に係るアナログ部品削除情報付与
システムは、請求項1記載のアナログ部品削除情報付与
システムにおいて、データ記憶手段は、電子回路を表現
するための回路図データと、アナログ部品の種類を表す
ためのアナログ部品情報データと、回路図からアナログ
部品を削除するためのルールを記述した削除ルールデー
タと、ハードウェア記述自動生成に有効な削除情報が付
加された削除情報付加回路図データとを格納し、削除情
報付加手段は、回路図データの接続情報を抽出する論理
接続抽出手段と、抽出されたアナログ部品情報データか
ら、部品毎にアナログ部品を認識するアナログ部品認識
手段と、削除ルールデータに基づいて、付加する削除情
報の種類を決定し、削除情報付加回路図データに、決定
された種類の削除情報を付加する削除情報付加手段とを
備え、電子回路の回路図の論理検証が終了するまで、削
除情報付与手段が、データ記憶手段に格納されている各
データに基づいて、アナログ部品に削除情報を自動的に
付加することによって、削除情報付加回路図データを生
成することを特徴とする。
【0009】
【発明の実施の形態】以下、図面を用いて本発明の実施
の形態を詳細に説明する。図1は本発明のアナログ部品
削除情報付与システムの一実施の形態を示す構成図であ
る。この図の構成は、例えば、エンジニアリング・ワー
クステーション(EWS)上に実装されるものである。
【0010】図1において、10は入出力装置、11は
演算処理装置、12はデータ記憶装置であり、データ記
憶装置12は、電子回路を表現する回路図データ13
と、アナログ部品の種類を表すアナログ部品情報データ
14と、回路図からアナログ部品を削除するルールを記
述した削除ルールデータ15と、ハードウェア記述自動
生成に有効な削除情報が付加された削除情報付加回路図
データ16とを格納している。また、17は本発明を実
現するための削除情報付加手段であり、ソフトウェアプ
ログラムによって構成されている。また、削除情報付加
手段17は、論理接続抽出手段18と、アナログ部品認
識手段19と、削除情報付加手段20とを含み、演算処
理装置11の処理により実現している。
【0011】図2は、図1に示すアナログ部品削除情報
付与システムの処理の流れを示すフロチャートである。
また、図3は、本発明の実施の形態を説明するための具
体的な回路例である。したがって、図1、図2及び図3
を用いて実施の形態を説明する。図3(a)に示す回路
図データ[Aa]は、部品A1および部品A2で構成さ
れ、部品A1は論理検証に不要な抵抗部品であり、部品
A2は論理回路素子であり、抵抗A1の一端と信号線と
が、部品A2の一端に接続されている。また、図3
(b)に示す回路図データ[Ba]は、部品B1、部品
B2および部品B3とによって構成されている。この場
合は、論理回路素子の部品B1の一端と論理回路素子の
部品B3との間に、抵抗の部品B2が接続されている。
【0012】先ず、論理接続抽出手段18により、回路
図データ13の接続情報を抽出する(ステップS1、以
下、ステップは省略)。次に、アナログ部品認識手段1
9により、アナログ部品情報データ14に基づいて、抽
出された接続情報から、部品毎にアナログ部品であるか
どうかの判定を行う(S2)。ここでアナログ部品を認
識すれば(S2,YES)、削除ルールデータ15に基
づいて、付加する削除情報の種類を決定する(S3)。
そして、削除情報付加手段20より、削除情報付加回路
図データ16に基づいて、回路図データ[Aa]の部品
(抵抗)A1に削除情報D1を付加し、回路図データ
[Ba]の部品(抵抗)B2に削除情報D2を付加する
(S4)。このような処理が、回路図データ13の論理
検証が終了するまで繰り返し行われる(S5)。このよ
うにして、アナログ部品に対して定められた削除情報が
付加された削除情報付加回路図データ16が得られる。
【0013】これによって、例えば、図3(a)の回路
図データ[Aa]では、削除情報D1が付加されている
部品(抵抗)A1は自動的に削除され、論理回路素子で
ある部品A2の端子には信号線のみが接続された回路図
となる。同様に、図3(b)の回路図データ[Ba]で
は、削除情報D2が付加されている部品(抵抗)B2は
自動的に削除され、論理回路素子である部品B1と部品
B2とが直接接続された回路図となる。このようにして
生成された論理回路図に基づいて、図示しないハードウ
エア記述生成手段が、電子回路のハードウエア記述を自
動生成する。
【0014】以上述べた実施の形態は本発明を説明する
ための一例であり、本発明は、上記の実施の形態に限定
されるものではなく、発明の要旨の範囲で種々の変形が
可能である。例えば、データ記憶装置及び削除情報付与
手段は、図1に示した構成ブロックに限るものではな
く、アナログ部品に削除情報を自動的に付与することが
できる手段であれば、どのような構成であっても本発明
の範囲に入ることは云うまでもない。
【0015】
【発明の効果】以上説明したように、本発明のアナログ
部品削除情報付与システムによれば、抵抗部品など論理
検証に必要のないアナログ部品に対して、ハードウェア
記述自動生成に有効な削除情報を、電子回路の回路図に
自動的に付加することができる。これによって、削除ル
ールデータによって間違えた削除情報を付与する危険性
も無くなる。また、削除ルールデータを追加登録するこ
とによって、新しい削除ルールにも対応することができ
る。しかも、削除情報は全て自動的に付加されるので、
ハードウエア記述の自動生成における生産性及び信頼性
の向上を図ることができる。
【図面の簡単な説明】
【図1】 本発明のアナログ部品削除情報付与システム
の一実施の形態を示す構成図である。
【図2】 図1に示すアナログ部品削除情報付与システ
ムの処理の流れを示すフロチャートである。
【図3】 本発明の実施の形態を説明するための具体的
な回路例である。
【符号の説明】
10…入出力装置、11…演算処理装置、12…データ
記憶装置、13…回路図データ、14…アナログ部品情
報データ、15…削除ルールデータ、16…削除情報付
加回路図データ、17…削除情報付加手段、18…論理
接続抽出手段、19…アナログ部品認識手段、20…削
除情報付加手段

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 電子回路の回路図に記載されたアナログ
    部品に、ハードウエア記述の自動生成に有効な削除情報
    を付加して、前記電子回路のハードウエア記述の自動生
    成を支援するアナログ部品削除情報付与システムにおい
    て、 前記アナログ部品の削除情報に関するデータを格納する
    データ記憶手段と、 前記データ記憶手段に格納されているデータに基づい
    て、前記アナログ部品に削除情報を付加する削除情報付
    与手段と、 前記データ記憶手段に格納されているデータの処理を、
    前記削除情報付与手段によって実現させるための演算処
    理装置とを備え、 前記データ記憶手段に格納されているデータに基づい
    て、前記削除情報付与手段が、電子回路の回路図上にお
    いて、論理検証に必要のないアナログ部品に削除情報を
    自動的に付加することを特徴とするアナログ部品削除情
    報付与システム。
  2. 【請求項2】 前記データ記憶手段は、 電子回路を表現するための回路図データと、 アナログ部品の種類を表すためのアナログ部品情報デー
    タと、 回路図からアナログ部品を削除するためのルールを記述
    した削除ルールデータと、 ハードウェア記述自動生成に有効な削除情報が付加され
    た削除情報付加回路図データとを格納し、 前記削除情報付加手段は、 前記回路図データの接続情報を抽出する論理接続抽出手
    段と、 抽出されたアナログ部品情報データから、部品毎にアナ
    ログ部品を認識するアナログ部品認識手段と、 削除ルールデータに基づいて、付加する削除情報の種類
    を決定し、削除情報付加回路図データに、決定された種
    類の削除情報を付加する削除情報付加手段とを備え、 電子回路の回路図の論理検証が終了するまで、前記削除
    情報付与手段が、前記データ記憶手段に格納されている
    前記各データに基づいて、前記アナログ部品に削除情報
    を自動的に付加することによって、前記削除情報付加回
    路図データを生成することを特徴とする請求項1記載の
    アナログ部品削除情報付与システム。
JP00233599A 1999-01-07 1999-01-07 アナログ部品削除情報付与システム Expired - Fee Related JP3219066B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00233599A JP3219066B2 (ja) 1999-01-07 1999-01-07 アナログ部品削除情報付与システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00233599A JP3219066B2 (ja) 1999-01-07 1999-01-07 アナログ部品削除情報付与システム

Publications (2)

Publication Number Publication Date
JP2000200297A true JP2000200297A (ja) 2000-07-18
JP3219066B2 JP3219066B2 (ja) 2001-10-15

Family

ID=11526449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00233599A Expired - Fee Related JP3219066B2 (ja) 1999-01-07 1999-01-07 アナログ部品削除情報付与システム

Country Status (1)

Country Link
JP (1) JP3219066B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008009574A (ja) * 2006-06-28 2008-01-17 Fujitsu Ltd 設計検証装置,設計検証プログラム,設計検証方法およびcadシステム
JP2008242903A (ja) * 2007-03-28 2008-10-09 Nec Corp 回路設計検証システム、方法、及び、プログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008009574A (ja) * 2006-06-28 2008-01-17 Fujitsu Ltd 設計検証装置,設計検証プログラム,設計検証方法およびcadシステム
JP2008242903A (ja) * 2007-03-28 2008-10-09 Nec Corp 回路設計検証システム、方法、及び、プログラム

Also Published As

Publication number Publication date
JP3219066B2 (ja) 2001-10-15

Similar Documents

Publication Publication Date Title
JP3219066B2 (ja) アナログ部品削除情報付与システム
JP2850837B2 (ja) アナログ部分削除ハードウェア記述生成方式
JP2919190B2 (ja) ハードウェア記述自動生成方式
JP2910662B2 (ja) 回路接続情報の比較装置
JP2946682B2 (ja) 集積回路設計装置
JP2776267B2 (ja) 回路図出力方法
JP2910658B2 (ja) 試験端子生成方式
JPH05242179A (ja) 回路図エディタシステム
JPH05216949A (ja) 電気系cadデータの検証方法
JP2539049B2 (ja) 諭理シミュレ―ション装置
JP2940124B2 (ja) 基板cad装置
JPH0546552A (ja) オンライン環境追加方式
CN117908915A (zh) 界面更新方法、装置、设备、介质及产品
JPH07182401A (ja) 印刷回路基板設計支援装置
JP2897539B2 (ja) ハードウェア記述自動生成方法とその装置
JPH0415733A (ja) データベース変換処理方式
JPH05108745A (ja) テストデータ生成方法および装置
JPH0460773A (ja) レイアウト検証装置
JPH05312905A (ja) 回路シミュレーション装置
JPH06259495A (ja) 論理シミュレーション方式
JPH0281178A (ja) Cadライブラリ管理方法
JPH05264660A (ja) テストデータ作成方法
JPH03147073A (ja) 回路接続情報の配線条件指定システム
JPH07175845A (ja) 論理シミュレーション用回路変換方式
JPH10105589A (ja) 仕向を考慮した回路図設計方法及び回路情報作成方法、ならびにcadシステム

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010710

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070810

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080810

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080810

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090810

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090810

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees