JPH0281178A - Ｃａｄライブラリ管理方法 - Google Patents
Ｃａｄライブラリ管理方法Info
- Publication number
- JPH0281178A JPH0281178A JP63232937A JP23293788A JPH0281178A JP H0281178 A JPH0281178 A JP H0281178A JP 63232937 A JP63232937 A JP 63232937A JP 23293788 A JP23293788 A JP 23293788A JP H0281178 A JPH0281178 A JP H0281178A
- Authority
- JP
- Japan
- Prior art keywords
- cad
- flag
- parts
- library
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000007726 management method Methods 0.000 claims description 5
- 238000011156 evaluation Methods 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000013461 design Methods 0.000 description 25
- 238000010586 diagram Methods 0.000 description 13
- 238000004088 simulation Methods 0.000 description 9
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 238000009418 renovation Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
ＣＡＤシステムにお【プるＣＡＤライブラリ管理方法に
関し、 ＣＡＤシステムによる図形作成シーケンスの効率化を図
ることを目的とし、 ＣＡＤライブラリ内に部品毎にチェック工程の各段階に
おけるチェック結果を格納する少なくとも１個の使用可
否フラグを設け、各ＣＡＤ運用工程において、当該部品
の使用可否フラグを参照しつつＣＡＤにより図形作成を
行うと共に部品のチェックも並行して行い、最終的に前
記使用可否フラグの全てのビットが承認済みとなった襖
に、ＣＡＤライブラリの部品毎のデータをＷｉ柊的なも
のとして登録し、前記使用可否フラグの少な（とも１つ
が使用不可となった時には、当該部品の論理データを修
正するように構成する。
関し、 ＣＡＤシステムによる図形作成シーケンスの効率化を図
ることを目的とし、 ＣＡＤライブラリ内に部品毎にチェック工程の各段階に
おけるチェック結果を格納する少なくとも１個の使用可
否フラグを設け、各ＣＡＤ運用工程において、当該部品
の使用可否フラグを参照しつつＣＡＤにより図形作成を
行うと共に部品のチェックも並行して行い、最終的に前
記使用可否フラグの全てのビットが承認済みとなった襖
に、ＣＡＤライブラリの部品毎のデータをＷｉ柊的なも
のとして登録し、前記使用可否フラグの少な（とも１つ
が使用不可となった時には、当該部品の論理データを修
正するように構成する。
【産業上の利用分野］
本発明はＣＡＤシステムにおけるＣＡＤライブラリ管理
方法に関する。
方法に関する。
［従来の技術］
ディジタル機器等の設計ツールとしてＣＡＤシステムが
使用されている。
使用されている。
この種のＣＡＤシステムを使用した設３１では、設計基
準をライブラリとして定義し、それに従ってＣＡＤシス
テムを実行するのが一般的である。
準をライブラリとして定義し、それに従ってＣＡＤシス
テムを実行するのが一般的である。
第７図は従来のＣＡＤ運用運用−０示す図である。
先ず、新部品の依頼があるとくステップ１）、その部品
の評価試験を行う〈ステップ２〉。評価試験が柊了しそ
の結果、使用に耐えることがわかると、その部品の承認
を行い（ステップ３）、ＣＡＤライブラリ１に登録ザる
ためのデータを作成しくステラ；／４）、ＣＡＤライブ
ラリ１に登録する（ステップ５）。
の評価試験を行う〈ステップ２〉。評価試験が柊了しそ
の結果、使用に耐えることがわかると、その部品の承認
を行い（ステップ３）、ＣＡＤライブラリ１に登録ザる
ためのデータを作成しくステラ；／４）、ＣＡＤライブ
ラリ１に登録する（ステップ５）。
一方、設計者側においては、ＣＡＤライブラリ１に格納
されているデータを基にＣＡＤによる図形作成を行う。
されているデータを基にＣＡＤによる図形作成を行う。
ＣＡＤライブラリ１に登録されている１−タとしては、
回路図に表示する素子形状データ、シュミレージョンデ
ータ及び部品の実装データ等である。図形作成のための
ＣＡＤ］［程２は、論理入力を行う工程（ステップ１０
）と、シュミレーシコンを行う工程（ステップ１１）と
、実装設計を行う工程（ステップ１２）よりなっている
。論理入力を行った後、作成した回路の模擬試ｊｌｉｔ
ｌ（シュミレーション）を行い、シュミレーションがう
まくいったら、実装設計を行う。実装設計が終了したし
のは、製造インターフェイスに送られる。
回路図に表示する素子形状データ、シュミレージョンデ
ータ及び部品の実装データ等である。図形作成のための
ＣＡＤ］［程２は、論理入力を行う工程（ステップ１０
）と、シュミレーシコンを行う工程（ステップ１１）と
、実装設計を行う工程（ステップ１２）よりなっている
。論理入力を行った後、作成した回路の模擬試ｊｌｉｔ
ｌ（シュミレーション）を行い、シュミレーションがう
まくいったら、実装設計を行う。実装設計が終了したし
のは、製造インターフェイスに送られる。
［１ｌｒｌ！明が解決しようとする課題］従来のＣＡＤ
運用方法は、前述したように先ず設計り準を求め、ライ
ブラリが完成してから初めてＣＡＤが実行可能となる。
運用方法は、前述したように先ず設計り準を求め、ライ
ブラリが完成してから初めてＣＡＤが実行可能となる。
この場合、例えば新規部品を採用する場合、その基準の
設定と評価確認に手間がかかり、ライブラリとして完成
覆るまでに時間がかかるため、設計手間の遅延をｊＨ＜
。
設定と評価確認に手間がかかり、ライブラリとして完成
覆るまでに時間がかかるため、設計手間の遅延をｊＨ＜
。
その対策として、暫定的なＭｌとライブラリを９期に作
成し、最終的な基準評価と並行して設計を勧めることが
考えられる。しかしながら、その基準の一部に修正等が
あった場合、再度チェックを行う必要がある。これは、
設計者の判断に委ねられることになり、間違いのまま設
計が終了する危険性がある。
成し、最終的な基準評価と並行して設計を勧めることが
考えられる。しかしながら、その基準の一部に修正等が
あった場合、再度チェックを行う必要がある。これは、
設計者の判断に委ねられることになり、間違いのまま設
計が終了する危険性がある。
本発明はこのような課題に鑑みてなされたものであって
、ＣＡＤシステムによる図形作成シーケンスの効率化を
図ることができるＣＡＤライブラリ管理方法を提供する
ことを目的としている。
、ＣＡＤシステムによる図形作成シーケンスの効率化を
図ることができるＣＡＤライブラリ管理方法を提供する
ことを目的としている。
［課題を解決するための手段］
第１図は本発明方法の原理を示すフローチャートである
。本発明は、ＣＡＤシステムを用いて図形作成を行う場
合においてＣＡＤライブラリ内に部品毎にチェック結果
の各段階におけるチェック結果を格納する少なくとも１
個の使用可否フラグをシ々け（ステップ１）、 各ＣＡＤ運用工Ｖにおいて、当該部品の使用可否フラグ
を参照しつつＣＡＤにより図形作成を行い（ステップ２
）、 最終的に前記使用可否フラグの全てのビットが承認済み
となった後に、ＣＡＤライブラリの部品毎のデータを最
終的なものとして登録し、前記使用可否フラグの少なく
とも１つが使用不可となった時には、当該部品の論理ｆ
−タを修正する（ステップ３）ようにしたことを特徴と
している。
。本発明は、ＣＡＤシステムを用いて図形作成を行う場
合においてＣＡＤライブラリ内に部品毎にチェック結果
の各段階におけるチェック結果を格納する少なくとも１
個の使用可否フラグをシ々け（ステップ１）、 各ＣＡＤ運用工Ｖにおいて、当該部品の使用可否フラグ
を参照しつつＣＡＤにより図形作成を行い（ステップ２
）、 最終的に前記使用可否フラグの全てのビットが承認済み
となった後に、ＣＡＤライブラリの部品毎のデータを最
終的なものとして登録し、前記使用可否フラグの少なく
とも１つが使用不可となった時には、当該部品の論理ｆ
−タを修正する（ステップ３）ようにしたことを特徴と
している。
［作用］
ＣＡＤライブラリに登録される部品毎に各ＣＡＤ工程に
沿った少なくとも１個の使用可否フラグを設け、ＣＡＤ
運用を効率的に行う。
沿った少なくとも１個の使用可否フラグを設け、ＣＡＤ
運用を効率的に行う。
［実施例ｊ
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第２図はＣＡＤライブラリの内部構成例を示す図である
。図において、１１は部品仕様、１２はＩＣコード、１
３（図の斜線部）は本発明の特徴をなす仕様可否フラグ
である。第３図は仕様可否フラグの構成例を示す図であ
る。図に示す例は、４個のフラグよりなっており、レベ
ルの低い順から論理設計フラグ１３ａ、シュミレーショ
ン設計フラグ１３ｂ、実装設計フラグ１３ｃ及び部品承
認フラグ１３ｄとなっている。使用可否フラグは、例え
ばＯの場合が承認済み、Δの場合が調査中、×の場合が
使用不可というように定義することができる。論］２１
＋設計フラグ１３ａの場合は約１週間で設定可能、シュ
ミレーション設計フラグ１３の場合は約１週間で設定可
能、実装設計フラグ１３Ｃの場合は約２週間で設定可能
、部品承認フラグ１３ｄの場合は約１〜２ケ月で設定可
能である。
。図において、１１は部品仕様、１２はＩＣコード、１
３（図の斜線部）は本発明の特徴をなす仕様可否フラグ
である。第３図は仕様可否フラグの構成例を示す図であ
る。図に示す例は、４個のフラグよりなっており、レベ
ルの低い順から論理設計フラグ１３ａ、シュミレーショ
ン設計フラグ１３ｂ、実装設計フラグ１３ｃ及び部品承
認フラグ１３ｄとなっている。使用可否フラグは、例え
ばＯの場合が承認済み、Δの場合が調査中、×の場合が
使用不可というように定義することができる。論］２１
＋設計フラグ１３ａの場合は約１週間で設定可能、シュ
ミレーション設計フラグ１３の場合は約１週間で設定可
能、実装設計フラグ１３Ｃの場合は約２週間で設定可能
、部品承認フラグ１３ｄの場合は約１〜２ケ月で設定可
能である。
第４図は本発明方式の動作を示すフローチセートである
。新規部品依頼書が来ると（ステップ１）、これら依頼
出は第５図に示すように各工程にその処理が割り振られ
る。即ち、先ず新規部品出を基に当該部品データをＣＡ
Ｄライブラリ１にθ録する（ステップ２）。この状態で
は、まだ部品のチェックはなされていないので、使用可
否フラグ１３は４個とも全てΔである。従って、この状
態ではまだＣＡＤデータとして使用できない。
。新規部品依頼書が来ると（ステップ１）、これら依頼
出は第５図に示すように各工程にその処理が割り振られ
る。即ち、先ず新規部品出を基に当該部品データをＣＡ
Ｄライブラリ１にθ録する（ステップ２）。この状態で
は、まだ部品のチェックはなされていないので、使用可
否フラグ１３は４個とも全てΔである。従って、この状
態ではまだＣＡＤデータとして使用できない。
次に、入力された部品をチェックしくステップ３）、シ
ンボルの絵がＯＫならば論１！［！設計フラグ１３ａに
Ｏ′′をセットする（依頼口から約１週間）。４個のフ
ラグの内１１１！ａが０′′になったので、ＣＡＤ入力
は可能であるが、まだ使用可能かどうかは未定である。
ンボルの絵がＯＫならば論１！［！設計フラグ１３ａに
Ｏ′′をセットする（依頼口から約１週間）。４個のフ
ラグの内１１１！ａが０′′になったので、ＣＡＤ入力
は可能であるが、まだ使用可能かどうかは未定である。
使用する部品の全てについて論理設計フラグ１３ａが０
″の場合には、ＣＡＤ入力は可能となる。次に、部品の
各機能に誤りがないかどうかチェックしくステップ４）
、誤りがなければ論理シュミレージョンフラグ１３艷）
に“０″をヒツトする（依頼日より１週間）ａこの場合
、ＣＡＤ入力した回路図の論理検証が可能となる。なお
、使用する部品の全゛（が論理シュミレーションフラグ
ＯＩＩの場合、ＣＡＤによる論理シュレーション操作が
可能となる。
″の場合には、ＣＡＤ入力は可能となる。次に、部品の
各機能に誤りがないかどうかチェックしくステップ４）
、誤りがなければ論理シュミレージョンフラグ１３艷）
に“０″をヒツトする（依頼日より１週間）ａこの場合
、ＣＡＤ入力した回路図の論理検証が可能となる。なお
、使用する部品の全゛（が論理シュミレーションフラグ
ＯＩＩの場合、ＣＡＤによる論理シュレーション操作が
可能となる。
次に部品の定５！！（例えばビン番号、穴間はサイズ等
）に誤りがないかどうかチェックしくステップ５）、誤
りがない場合には、実装設計フラグ１３ＣにＯ″をセッ
トする（依頼日から約２週間）。ここで、使用する部品
の全てについて実装設計フラグ１３ｃが１１０１１なら
ば、ＣＡＤによる処理が可能となる。最後に部品の耐久
性、電気条件等の特性をチェックしくステップ６）、こ
れらの特性がＯＫならば部品承紹フラグ１３ｄを０″に
ヒツトする（依頼日から約１〜２ケ月）。
）に誤りがないかどうかチェックしくステップ５）、誤
りがない場合には、実装設計フラグ１３ＣにＯ″をセッ
トする（依頼日から約２週間）。ここで、使用する部品
の全てについて実装設計フラグ１３ｃが１１０１１なら
ば、ＣＡＤによる処理が可能となる。最後に部品の耐久
性、電気条件等の特性をチェックしくステップ６）、こ
れらの特性がＯＫならば部品承紹フラグ１３ｄを０″に
ヒツトする（依頼日から約１〜２ケ月）。
実装設計が完了し、製造インターフェイスを取る時に、
パッケージ内で使用されている全部品について、各使用
可否フラグが全て０゛′であるかチェックし、１つｒも
°゛１″があった場合には、製造データを使用しない。
パッケージ内で使用されている全部品について、各使用
可否フラグが全て０゛′であるかチェックし、１つｒも
°゛１″があった場合には、製造データを使用しない。
１つでも°゛△″があった場合には、承認許可がおりて
いないため、ＩＪ造データは待ら状態となる。１つでも
°×″があった場合には使用不可のため、設計のしなお
しを行う。
いないため、ＩＪ造データは待ら状態となる。１つでも
°×″があった場合には使用不可のため、設計のしなお
しを行う。
各ＣＡＤ運用中工程中に使用不可部品になった場合には
、メツセージを出力し、設計のしなおしを行う。例えば
、実装設計中に部品承認フラグ１３ｄが１″になった場
合には、実装設計を一時保留とし、設計のしなおしを行
う。
、メツセージを出力し、設計のしなおしを行う。例えば
、実装設計中に部品承認フラグ１３ｄが１″になった場
合には、実装設計を一時保留とし、設計のしなおしを行
う。
第６図は本発明方法を実施するＣＡＤシステム構成例を
示す図である。図において、１１は各種制御を行うＣＰ
ＩＪ、１２は各種情報を表示するＣＲ１−１１３は各種
コマンドを入力するキーボード、１４は主２り装置、１
５は補助記ｍ装ｆｉｌ！ｆｆ （ＤＡＳＤ）、１６はこ
れら要素を接続するバスである。
示す図である。図において、１１は各種制御を行うＣＰ
ＩＪ、１２は各種情報を表示するＣＲ１−１１３は各種
コマンドを入力するキーボード、１４は主２り装置、１
５は補助記ｍ装ｆｉｌ！ｆｆ （ＤＡＳＤ）、１６はこ
れら要素を接続するバスである。
前記した部品データ及び該部品に関する使用可否フラグ
はＤＡＳＤ１５に格納されている。
はＤＡＳＤ１５に格納されている。
−Ｌ述の実施例では使用可否フラグを４個設けた場合を
例にとったが、これに限るものではなく少なくとも１個
以上の任意の数のフラグを設けることができる、 ［発明の効采］ 以上、詳細に説明したように、本発明によれば部品１−
夕を格納する記憶装置内部にこれら部品の使用可否フラ
グを設け、該使用可否フラグに応じてＣＡＤシステムを
運用することにより、ＣＡＤシステムによる図形作成シ
ーケンスの効率化を図ることができるＣＡＤライブラリ
管理方法を提供することができる。つまり、本発明によ
れば、ＣＡＤ運用の工程に沿って新部品のヂエックを行
い、基準に誤りがなければその工程のみ動作可能とする
ことにより、部品の評価とＣＡＤ運用を並行して行うこ
とができ、ＣＡＤ運用を効率的に行うことができる。
例にとったが、これに限るものではなく少なくとも１個
以上の任意の数のフラグを設けることができる、 ［発明の効采］ 以上、詳細に説明したように、本発明によれば部品１−
夕を格納する記憶装置内部にこれら部品の使用可否フラ
グを設け、該使用可否フラグに応じてＣＡＤシステムを
運用することにより、ＣＡＤシステムによる図形作成シ
ーケンスの効率化を図ることができるＣＡＤライブラリ
管理方法を提供することができる。つまり、本発明によ
れば、ＣＡＤ運用の工程に沿って新部品のヂエックを行
い、基準に誤りがなければその工程のみ動作可能とする
ことにより、部品の評価とＣＡＤ運用を並行して行うこ
とができ、ＣＡＤ運用を効率的に行うことができる。
また、本発明によれば基準等の譲りが発見された場合、
使用フラグを“Ｘ′′にすれば製造等に流れる工程を防
止することができる。
使用フラグを“Ｘ′′にすれば製造等に流れる工程を防
止することができる。
第１図は本発明方法の原理を示すフローチャート、
第２図はＣＡＤライブラリの内部構成例を示す図、
第３図は使用可否フラグの構成例を示す図、第４図は本
発明方法の動作を示すフローチャート、 第５図は各工程での処理の割り撮りを示ず図、第６図は
本発明方法を実施するＯＡ［）システム構成例を示す図
、 第７図は従来のＣＡＤシステムの運用フローを示す図で
ある。 第２図、第６図において、 １はＣＡＤライブラリ、 １１はＣＰＵ、 １２はＣＲＴ。 １３はキーボード、 １４は主記憶装置、 １５はＤＡＳＤ。 １６はバスである。 特許出願人 富 士 通 株 式 会
礼式 理 人 弁理士 井 ｒＡ
藤 治外１名 角」２ 図 本発明方法の原理を示すフローチャート繭１ 図 鏑箸３ 図 角■５ 図 奉兜明方法を寅施せるＣＡＤシステム構成伊皓示す凹角
■６ 図 會 製造インターフェイス 従来■ＣＡＣ）システムの運用フローを示す図第７Σ
発明方法の動作を示すフローチャート、 第５図は各工程での処理の割り撮りを示ず図、第６図は
本発明方法を実施するＯＡ［）システム構成例を示す図
、 第７図は従来のＣＡＤシステムの運用フローを示す図で
ある。 第２図、第６図において、 １はＣＡＤライブラリ、 １１はＣＰＵ、 １２はＣＲＴ。 １３はキーボード、 １４は主記憶装置、 １５はＤＡＳＤ。 １６はバスである。 特許出願人 富 士 通 株 式 会
礼式 理 人 弁理士 井 ｒＡ
藤 治外１名 角」２ 図 本発明方法の原理を示すフローチャート繭１ 図 鏑箸３ 図 角■５ 図 奉兜明方法を寅施せるＣＡＤシステム構成伊皓示す凹角
■６ 図 會 製造インターフェイス 従来■ＣＡＣ）システムの運用フローを示す図第７Σ
Claims (1)
- 【特許請求の範囲】 ＣＡＤシステムを用いて図形作成を行う場合においてＣ
ＡＤライブラリ内に部品毎にチェック工程の各段階にお
けるチェック結果を格納する少なくとも１個の使用可否
フラグを設け（ステップ１）各ＣＡＤ運用工程において
、当該部品の使用可否フラグを参照しつつＣＡＤにより
図形作成を行うと共に部品のチェックも並行して行い（
ステップ２）、 最終的に前記使用可否フラグの全てのビットが承認済み
となった後に、ＣＡＤライブラリの部品毎のデータを最
終的なものとして登録し、前記使用可否フラグの少なく
とも１つが使用不可となつた時には、当該部品の論理デ
ータを修正する（ステップ３）ようにしたことを特徴と
するＣＡＤライブラリ管理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63232937A JPH0281178A (ja) | 1988-09-16 | 1988-09-16 | Ｃａｄライブラリ管理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63232937A JPH0281178A (ja) | 1988-09-16 | 1988-09-16 | Ｃａｄライブラリ管理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0281178A true JPH0281178A (ja) | 1990-03-22 |
Family
ID=16947187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63232937A Pending JPH0281178A (ja) | 1988-09-16 | 1988-09-16 | Ｃａｄライブラリ管理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0281178A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05242171A (ja) * | 1992-02-27 | 1993-09-21 | Hitachi Ltd | 設計支援方法及び設計支援装置 |
| JPH0756980A (ja) * | 1993-03-15 | 1995-03-03 | Nec Corp | ライブラリ検証装置 |
-
1988
- 1988-09-16 JP JP63232937A patent/JPH0281178A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05242171A (ja) * | 1992-02-27 | 1993-09-21 | Hitachi Ltd | 設計支援方法及び設計支援装置 |
| JPH0756980A (ja) * | 1993-03-15 | 1995-03-03 | Nec Corp | ライブラリ検証装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717950A (en) | Input/output device information management system for multi-computer system | |
| US6470227B1 (en) | Method and apparatus for automating a microelectric manufacturing process | |
| EP1170667A1 (en) | Software package verification | |
| US6477689B1 (en) | Architectural structure of a process netlist design tool | |
| JPH0950460A (ja) | Ｌｓｉ設計データのファイル変換方法及び装置 | |
| JPH0281178A (ja) | Ｃａｄライブラリ管理方法 | |
| US20050080607A1 (en) | Incremental dummy metal insertions | |
| JP3770724B2 (ja) | 半導体集積回路装置のマスクパターン検証装置 | |
| US6968515B2 (en) | Semiconductor circuit designing apparatus and a semiconductor circuit designing method in which the number of steps in a circuit design and a layout design is reduced | |
| WO2023157202A1 (ja) | 管理システム、管理方法及び管理プログラム | |
| JP2004241697A (ja) | 半導体ウェハの製造管理装置 | |
| JP3150065B2 (ja) | 操作画面自動生成方法および操作画面自動生成システム | |
| JP2003099284A (ja) | ディグレードチェックシステム | |
| US6581194B1 (en) | Method for reducing simulation overhead for external models | |
| KR100604669B1 (ko) | 반도체 제조공정에서의 로트 분할 시스템 및 그 방법 | |
| KR100599438B1 (ko) | 반도체 제조공정에서의 로트의 공정 재진행 시스템 및 그방법 | |
| JP2004110102A (ja) | プロジェクト管理方法および工程定義装置 | |
| KR100533987B1 (ko) | 반도체 제조공정에서의 분할된 로트의 재작업 방법 | |
| JP2000181948A (ja) | 階層図面設計装置 | |
| JP2000215217A (ja) | 論理合成方法及び装置 | |
| JPH05233234A (ja) | ソフトウェアパッケージのリリース処理方式 | |
| JPH0377170A (ja) | Ｌｓｉ設計用ｃａｄツール決定装置 | |
| JPS63115273A (ja) | Ｃａｄシステム | |
| JP2000200297A (ja) | アナログ部品削除情報付与システム | |
| JPH0415873A (ja) | 諭理回路シミュレーシヨン用テストパターンの管理方法 |