JPH0756980A - ライブラリ検証装置 - Google Patents

ライブラリ検証装置

Info

Publication number
JPH0756980A
JPH0756980A JP5052794A JP5279493A JPH0756980A JP H0756980 A JPH0756980 A JP H0756980A JP 5052794 A JP5052794 A JP 5052794A JP 5279493 A JP5279493 A JP 5279493A JP H0756980 A JPH0756980 A JP H0756980A
Authority
JP
Japan
Prior art keywords
library
range
storage means
numeric value
delay time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5052794A
Other languages
English (en)
Other versions
JP2953902B2 (ja
Inventor
Takumi Hasegawa
拓己 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5052794A priority Critical patent/JP2953902B2/ja
Publication of JPH0756980A publication Critical patent/JPH0756980A/ja
Application granted granted Critical
Publication of JP2953902B2 publication Critical patent/JP2953902B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】電子回路の自動配線CADシステムへの入力デ
ータライブラリのように、数値を含むライブラリの検証
を行う際に、ライブラリに含まれる数値が、設計テクノ
ロジの特性より求められた、各ブロックがとりうる正常
なピン間の遅延時間の範囲に入っていることを検証す
る。これにより、個々の項目を目視チェックする場合に
比べて、見逃しによる検証漏れを起こしにくくする。 【構成】範囲検証手段3は、ライブラリ格納手段1に含
まれるピン間の遅延時間が、範囲格納手段2に含まれる
ピン間遅延時間の範囲に入っていることを検証し、入っ
ていない場合は、その旨を表示する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は数値情報を含むライブラ
リを検証する装置に関する。
【0002】
【従来の技術】従来、電子回路の素子等の配置や素子間
の配線を自動設計するCADシステム用の入力データラ
イブラリの誤りを検証する際には、個々の項目を目視チ
ェックすることにより、ライブラリの検証を行ってい
た。
【0003】
【発明が解決しようとする課題】上述した従来のライブ
ラリ検証方法では、個々の項目を人間が目視チェックす
ることにより、ライブラリの検証を行っているので、見
逃しによる検証洩れが発生しやすい。
【0004】たとえば、素子間の配線長の遅延が、本来
2ナノ秒であるにもかかわらず、20ナノ秒と1桁だけ
誤まって指定してしまうミスが多い。このようなミスが
発生すると、CADプログラムを実行しただけでこのミ
スが発見することはできず、電子回路を試作し、検査を
行なっても所期の性能は得られない。そしてこのミス
は、ライブラリを再度目視チェックした結果、発見され
ることがほとんどである。一般に、CADプログラムの
実行,電子回路の試作,には、多くの時間を要するが、
この時間は全く無駄となる。
【0005】本発明は、簡単な構成で、短時間でライブ
ラリの検証が行なえるライブラリ検証装置を提供するこ
とを目的とする。
【0006】
【課題を解決するための手段】本発明のライブラリ検証
方式は、数値情報を含むライブラリを格納するライブラ
リ格納手段と、ライブラリ中に含まれる数値の正常値の
範囲を格納する範囲格納手段と、前記ライブラリ格納手
段に格納されたライブラリ中に含まれる数値情報と外範
囲格納手段に格納されたライブラリ中に含まれる数値の
正常値の範囲とを比較して、比較結果を出力する範囲検
証手段、とを有している。
【0007】
【実施例】図1は本発明の一実施例を示すブロック図で
ある。本発明の一実施例は、数値情報を含むライブラリ
を格納するライブラリ格納手段1と、ライブラリ内の数
値があるべき範囲を指定する数値が前もって格納されて
いる範囲指定手段2と、ライブラリ格納手段から出力さ
れる数値13と範囲格納手段2より出力される範囲指定
情報とを比較し、比較結果34を出力する範囲検証手段
3と、この比較結果34が範囲外であることを示してい
るときは、そのときライブラリ格納手段1から出力され
ている項目名14と数値13とを、図示していない表示
装置に表示する表示制御手段とを含んで構成される。
【0008】図2は、ライブラリ格納手段1に含まれる
ライブラリの内容の一例を示している。この遅延ライブ
ラリ中には、各ブロックのピン間の遅延時間が含まれて
いる。例えば、ブロックAのH01ピンとN01ピンの
間の遅延時間は5nsである。また、ブロックBのH0
2ピンとN01ピンの間の遅延時間は本来2nsである
が、入力ミスにより、20nsとなっている。このライ
ブラリ格納手段1からは、ピン間遅延時間が数値13と
して出力され、ブロック名,ピン名称(入出力とも)が
項目名14として、図示していないクロック源からのク
ロック信号に応じて、例えば図2の上の行から順に出力
される。
【0009】範囲格納手段2には、各ブロックがとりう
る正常なピン間の遅延時間の範囲が格納されている。こ
こでは、各ブロックがとりうる正常なピン間の遅延時間
の範囲として1〜10nsが格納されているとする。こ
の範囲格納手段には、メモリー,レジスタ,スイッチ等
を使用することができる。
【0010】範囲検証手段3は、図2で示されるピン間
の遅延時間が、範囲格納手段2に含まれる正常なピン間
の遅延時間の範囲1〜10nsに入っていることを検証
し、入っていない場合は、範囲外であることを示す信号
を、表示制御手段に出力する。この範囲検証手段は、比
較器を用いて構成できる。
【0011】表示制御手段4は、範囲外であることを示
す信号が供給された場合には、そのとき、ライブラリ格
納手段1より出力されている項目名14,数値13を、
図示していないディスプレイ,プリンタなどの表示機能
に出力する。図2の例では、ブロックBのH02ピンと
N01ピン間の遅延時間が20nsとなっており、これ
は、範囲格納手段2に含まれる正常なピン間の遅延時間
の範囲1〜10nsに入っていないため、ブロックB、
入力ピンH02、出力ピンN01、遅延時間20nsを
表示する。
【0012】このように、本実施例によれば、簡易な構
成で、桁違いなどによるライブラリの数値を短時間で検
証できる。
【0013】なお、以上説明した実施例では、範囲格納
手段における範囲指定は一種類のみであったが、本発明
では、範囲指定を複数とすることもできる。たとえば、
クロック信号などのような高周波信号に対しては許容範
囲を狭くし、低周波信号に対しては許容範囲を広く設定
することもできる。この場合には、図2に例示したライ
ブラリ格納手段内に属性(「高速」,「低速」など)の
項目を設け、この属性を示す信号を範囲格納手段2に供
給し、範囲格納手段に、属性に応じた範囲指定信号を出
力させればよい。このような態様によれば、クロック信
号などのような重要な信号に対して、特に厳密な検証,
たとえば桁の誤まりのみでなく、数値自体の誤りも検証
することができる。
【0014】
【発明の効果】以上説明したように本発明は、個々の項
目を目視チェックすることなく、ライブラリ格納手段に
含まれる数値を、正常値の範囲と比較することにより、
ライブラリの検証を行っているので、見逃しによる検証
洩れが発生しにくい、という効果がある。特に、本来あ
りえないような数値を含むような誤りに起因する検証漏
れが発生しにくい、という効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例を示すブロック図である。
【図2】ライブラリ格納手段に含まれる遅延ライブラリ
の内容の一例である。
【符号の説明】
1 ライブラリ格納手段 2 範囲格納手段 3 範囲検証手段 4 表示制御手段

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 項目とこの項目に対応する数値情報を含
    むライブラリを格納するライブラリ格納手段と、 ライブラリ中に含まれる数値の正常値の範囲を示す範囲
    指定情報を格納する範囲格納手段と、 前記ライブラリ格納手段に格納されたライブラリ中に含
    まれる数値情報と前記範囲格納手段から供給される範囲
    指定情報とを比較して、比較結果を出力する範囲検証手
    段、とを含むことを特徴とするライブラリ検証装置。
  2. 【請求項2】 前記比較結果が正常値の範囲外であるこ
    とを示す場合には、少なくともそれに対応する数値を表
    示する表示制御手段を、さらに備えたことを特徴とする
    請求項1記載のライブラリ検証装置。
  3. 【請求項3】 前記ライブラリ格納手段は、数字に対応
    した項目の属性を示す情報をさらに格納し、前記範囲格
    納手段は、ライブラリ格納手段から供給される属性を示
    す情報に対応した範囲指定情報を出力することを特徴と
    する請求項1記載のライブラリ検証装置。
JP5052794A 1993-03-15 1993-03-15 ライブラリ検証装置 Expired - Lifetime JP2953902B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5052794A JP2953902B2 (ja) 1993-03-15 1993-03-15 ライブラリ検証装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5052794A JP2953902B2 (ja) 1993-03-15 1993-03-15 ライブラリ検証装置

Publications (2)

Publication Number Publication Date
JPH0756980A true JPH0756980A (ja) 1995-03-03
JP2953902B2 JP2953902B2 (ja) 1999-09-27

Family

ID=12924749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5052794A Expired - Lifetime JP2953902B2 (ja) 1993-03-15 1993-03-15 ライブラリ検証装置

Country Status (1)

Country Link
JP (1) JP2953902B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7831950B2 (en) 2006-12-06 2010-11-09 Nec Corporation Method and system for designing printed circuit board for electronic circuit
JP2011059767A (ja) * 2009-09-07 2011-03-24 Toshiba Corp タイミングライブラリ検査装置、タイミングライブラリ検査方法、及びタイミングライブラリ検査プログラムを格納する記憶媒体

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0281178A (ja) * 1988-09-16 1990-03-22 Fujitsu Ltd Cadライブラリ管理方法
JPH04199470A (ja) * 1990-11-29 1992-07-20 Sanyo Electric Co Ltd 回路設計装置
JPH04237328A (ja) * 1991-01-22 1992-08-25 Nec Corp システム制限事項の統合管理方式

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0281178A (ja) * 1988-09-16 1990-03-22 Fujitsu Ltd Cadライブラリ管理方法
JPH04199470A (ja) * 1990-11-29 1992-07-20 Sanyo Electric Co Ltd 回路設計装置
JPH04237328A (ja) * 1991-01-22 1992-08-25 Nec Corp システム制限事項の統合管理方式

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7831950B2 (en) 2006-12-06 2010-11-09 Nec Corporation Method and system for designing printed circuit board for electronic circuit
JP2011059767A (ja) * 2009-09-07 2011-03-24 Toshiba Corp タイミングライブラリ検査装置、タイミングライブラリ検査方法、及びタイミングライブラリ検査プログラムを格納する記憶媒体

Also Published As

Publication number Publication date
JP2953902B2 (ja) 1999-09-27

Similar Documents

Publication Publication Date Title
US3771131A (en) Operating condition monitoring in digital computers
US6205573B1 (en) Delay analysis result display device
JP2788820B2 (ja) シミュレーション装置
JPH0756980A (ja) ライブラリ検証装置
JPH0561931A (ja) シミユレーシヨン装置
US20040015789A1 (en) Delay optimization designing system and delay optimization designing method for a logic circuit and control program
JP2531115B2 (ja) ライブラリ検証方式
JPH05334397A (ja) レイアウト設計支援装置
JP2538397B2 (ja) 回路設計装置
JP4326978B2 (ja) 電子回路のフィードバックループ検出装置及び電子回路のフィードバックループ検出方法
US20070283199A1 (en) Method and apparatus for entering special mode in integrated circuit
JPH0778195A (ja) 回路設計cadにおけるデータ更新方式
JPH05341004A (ja) 論理シミュレーション装置
JPH0250267A (ja) 配線経路表示装置
JPH04340174A (ja) 電子回路設計装置
JPH05312905A (ja) 回路シミュレーション装置
JPH05242183A (ja) 遅延解析結果表示方式
JPH01216280A (ja) 論理回路の動作検証システム
JP2002083010A (ja) 記録媒体
JPH0512013A (ja) データ処理装置
JPH03196270A (ja) 論理シミユレーシヨン結果表示装置
JPH052619A (ja) 回路シミユレーシヨン装置
JPS626323A (ja) 論理モジユ−ル診断方式
JPH0248754A (ja) Romチップの部品番号読出装置
JPH1125153A (ja) 電子回路設計装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19951031

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070716

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080716

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090716

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100716

Year of fee payment: 11