JP2531115B2 - ライブラリ検証方式 - Google Patents
ライブラリ検証方式Info
- Publication number
- JP2531115B2 JP2531115B2 JP5279043A JP27904393A JP2531115B2 JP 2531115 B2 JP2531115 B2 JP 2531115B2 JP 5279043 A JP5279043 A JP 5279043A JP 27904393 A JP27904393 A JP 27904393A JP 2531115 B2 JP2531115 B2 JP 2531115B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- library
- minimum
- maximum
- predicted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Stored Programmes (AREA)
Description
【0001】
【産業上の利用分野】本発明はライブラリ検証方式に関
し、特にライブラリに格納された検証対象とする数値の
最小値および最大値が正当かどうかを検証するライブラ
リ検証方式に関する。
し、特にライブラリに格納された検証対象とする数値の
最小値および最大値が正当かどうかを検証するライブラ
リ検証方式に関する。
【0002】
【従来の技術】従来、この種のライブラリ検証方式で
は、ライブラリの内容のダンプを採って個々の数値を目
視チェックすることにより、ライブラリに格納された数
値の検証を行っていた。
は、ライブラリの内容のダンプを採って個々の数値を目
視チェックすることにより、ライブラリに格納された数
値の検証を行っていた。
【0003】
【発明が解決しようとする課題】上述した従来のライブ
ラリ検証方式では、ライブラリの内容のダンプを採って
個々の数値を目視チェックすることによりライブラリに
格納された数値の検証を行っていたので、見逃しによる
検証漏れが発生しやすいという問題点があった。特に、
本来ありえないような数値を含むような誤りに起因する
検証漏れが発生しやすかった。
ラリ検証方式では、ライブラリの内容のダンプを採って
個々の数値を目視チェックすることによりライブラリに
格納された数値の検証を行っていたので、見逃しによる
検証漏れが発生しやすいという問題点があった。特に、
本来ありえないような数値を含むような誤りに起因する
検証漏れが発生しやすかった。
【0004】本発明の目的は、上述の点に鑑み、複数の
実測値から数値の最小値および最大値を予測して、ライ
ブラリに格納された数値の最小値および最大値の正当性
を自動的に検証することにより、見逃しによる検証漏れ
が発生することがないようにしたライブラリ検証方式を
提供することにある。
実測値から数値の最小値および最大値を予測して、ライ
ブラリに格納された数値の最小値および最大値の正当性
を自動的に検証することにより、見逃しによる検証漏れ
が発生することがないようにしたライブラリ検証方式を
提供することにある。
【0005】なお、回路のトレースを行って各パスのデ
ィレイ値(最大,最小,ばらつき)を予め計算してお
き、かつタイミングのチェック式とチェック値とをライ
ブラリ化し、チェック値テーブルにチェック値を設定
し、クロックピン,アドレスピン等のディレイ変数テー
ブルにトレース結果に基づくパスディレイ値を加算して
設定し、チェック値テーブルの値と、ディレイ変数テー
ブルの値をライブラリ化されたチェック式に代入して得
たディレイ値とを比較するようにしたデジタル回路のタ
イミングチェック方式が知られているが(特開平4−2
41675号公報参照)、この方式は任意の半導体メモ
リに対応したタイミングチェックをプログラムを変更す
ることなく行えるようにしたものであり、本発明の方式
のように複数の実測値から数値の最小値および最大値を
予測することにより数値の最小値および最大値の正当性
を検証するようにしたものではない。
ィレイ値(最大,最小,ばらつき)を予め計算してお
き、かつタイミングのチェック式とチェック値とをライ
ブラリ化し、チェック値テーブルにチェック値を設定
し、クロックピン,アドレスピン等のディレイ変数テー
ブルにトレース結果に基づくパスディレイ値を加算して
設定し、チェック値テーブルの値と、ディレイ変数テー
ブルの値をライブラリ化されたチェック式に代入して得
たディレイ値とを比較するようにしたデジタル回路のタ
イミングチェック方式が知られているが(特開平4−2
41675号公報参照)、この方式は任意の半導体メモ
リに対応したタイミングチェックをプログラムを変更す
ることなく行えるようにしたものであり、本発明の方式
のように複数の実測値から数値の最小値および最大値を
予測することにより数値の最小値および最大値の正当性
を検証するようにしたものではない。
【0006】
【課題を解決するための手段】本発明のライブラリ検証
方式は、検証対象とする数値の最小値および最大値を含
むライブラリを格納するライブラリ格納手段と、検証対
象とする数値の複数の実測値を格納する実測値格納手段
と、この実測値格納手段に格納された複数の実測値より
前記ライブラリが持つべき数値の最小値および最大値を
予測する分布予測手段と、この分布予測手段により予測
された予測最小値および予測最大値を格納する予測範囲
格納手段と、前記ライブラリに含まれる数値の最小値お
よび最大値と前記予測範囲格納手段に格納された予測最
小値および予測最大値とを比較して前記ライブラリに含
まれる数値の最小値および最大値の正当性を検証する範
囲検証手段とを有する。
方式は、検証対象とする数値の最小値および最大値を含
むライブラリを格納するライブラリ格納手段と、検証対
象とする数値の複数の実測値を格納する実測値格納手段
と、この実測値格納手段に格納された複数の実測値より
前記ライブラリが持つべき数値の最小値および最大値を
予測する分布予測手段と、この分布予測手段により予測
された予測最小値および予測最大値を格納する予測範囲
格納手段と、前記ライブラリに含まれる数値の最小値お
よび最大値と前記予測範囲格納手段に格納された予測最
小値および予測最大値とを比較して前記ライブラリに含
まれる数値の最小値および最大値の正当性を検証する範
囲検証手段とを有する。
【0007】
【実施例】次に、本発明について図面を参照して詳細に
説明する。
説明する。
【0008】図1は、本発明の一実施例に係るライブラ
リ検証方式の構成を示すブロック図である。本実施例の
ライブラリ検証方式は、ライブラリ格納手段1と、実測
値格納手段2と、分布予測手段3と、予測範囲格納手段
4と、範囲検証手段5とから構成されている。
リ検証方式の構成を示すブロック図である。本実施例の
ライブラリ検証方式は、ライブラリ格納手段1と、実測
値格納手段2と、分布予測手段3と、予測範囲格納手段
4と、範囲検証手段5とから構成されている。
【0009】ライブラリ格納手段1は、遅延解析用の数
値ライブラリ(以下、遅延ライブラリと略称する)を格
納する。以下、本実施例では、遅延ライブラリに含まれ
るブロックのピン間の遅延時間の最小値および最大値の
正当性を検証する場合を例にとって説明する。
値ライブラリ(以下、遅延ライブラリと略称する)を格
納する。以下、本実施例では、遅延ライブラリに含まれ
るブロックのピン間の遅延時間の最小値および最大値の
正当性を検証する場合を例にとって説明する。
【0010】図2は、ライブラリ格納手段1に含まれる
遅延ライブラリの内容の一例を示す図である。この遅延
ライブラリには、論理設計で用いられる各ブロックにつ
いて、ブロック名称,入力ピンおよび出力ピンのピン名
称ならびに入出力ピン間の遅延時間の最小値および最大
値が含まれている。例えば、ブロックAのH01ピンと
N01ピンとの間の遅延時間の最小値は1ns、最大値
は4nsである。また、ブロックBのH01ピンとN0
1ピンとの間の遅延時間の最小値および最大値は、本
来、それぞれ2nsおよび6nsであるが、入力ミスに
より最大値が60nsとなっている。
遅延ライブラリの内容の一例を示す図である。この遅延
ライブラリには、論理設計で用いられる各ブロックにつ
いて、ブロック名称,入力ピンおよび出力ピンのピン名
称ならびに入出力ピン間の遅延時間の最小値および最大
値が含まれている。例えば、ブロックAのH01ピンと
N01ピンとの間の遅延時間の最小値は1ns、最大値
は4nsである。また、ブロックBのH01ピンとN0
1ピンとの間の遅延時間の最小値および最大値は、本
来、それぞれ2nsおよび6nsであるが、入力ミスに
より最大値が60nsとなっている。
【0011】実測値格納手段2は、ライブラリ格納手段
1に含まれる各ブロックについて、実物の測定結果によ
るピン間の遅延時間をブロック名称,入力ピンおよび出
力ピンのピン名称ならびに品番号とともに複数格納す
る。
1に含まれる各ブロックについて、実物の測定結果によ
るピン間の遅延時間をブロック名称,入力ピンおよび出
力ピンのピン名称ならびに品番号とともに複数格納す
る。
【0012】図3は、実測値格納手段2に含まれる実物
の測定結果による各ブロックのピン間の遅延時間の実測
値の一例を示す図である。例えば、ブロックAの品番号
1のH01ピンとN01ピンとの間の遅延時間の実測値
は2nsである。また、ブロックBの品番号1のH01
ピンとN01ピンとの間の遅延時間の実測値は3nsで
ある。
の測定結果による各ブロックのピン間の遅延時間の実測
値の一例を示す図である。例えば、ブロックAの品番号
1のH01ピンとN01ピンとの間の遅延時間の実測値
は2nsである。また、ブロックBの品番号1のH01
ピンとN01ピンとの間の遅延時間の実測値は3nsで
ある。
【0013】分布予測手段3は、実測値格納手段2に格
納された各ブロックのピン間の遅延時間の複数の実測値
が正規分布をなすことを仮定し、この正規分布上での複
数の実測値の平均値および標準偏差値に基づいてピン間
の遅延時間の最小値および最大値を予測する。
納された各ブロックのピン間の遅延時間の複数の実測値
が正規分布をなすことを仮定し、この正規分布上での複
数の実測値の平均値および標準偏差値に基づいてピン間
の遅延時間の最小値および最大値を予測する。
【0014】図4を参照すると、分布予測手段3の処理
は、ブロック実測値読込みステップ31と、平均値およ
び標準偏差値算出ステップ32と、分布範囲予測ステッ
プ33と、予測最小値および予測最大値格納ステップ3
4とからなる。
は、ブロック実測値読込みステップ31と、平均値およ
び標準偏差値算出ステップ32と、分布範囲予測ステッ
プ33と、予測最小値および予測最大値格納ステップ3
4とからなる。
【0015】予測範囲格納手段4は、分布予測手段3に
より求められた正規分布上でのピン間の遅延時間の最小
値および最大値を、予測最小値および予測最大値として
ブロック名称ならびに入力ピンおよび出力ピンのピン名
称とともに格納する。
より求められた正規分布上でのピン間の遅延時間の最小
値および最大値を、予測最小値および予測最大値として
ブロック名称ならびに入力ピンおよび出力ピンのピン名
称とともに格納する。
【0016】範囲検証手段5は、ライブラリ格納手段1
に含まれるピン間の遅延時間の最小値および最大値と、
予測範囲格納手段4に含まれるピン間の遅延時間の予測
最小値および予測最大値との差が、あらかじめ定められ
た誤差範囲内であることを検証し、誤差範囲内でない場
合はその旨を表示する。
に含まれるピン間の遅延時間の最小値および最大値と、
予測範囲格納手段4に含まれるピン間の遅延時間の予測
最小値および予測最大値との差が、あらかじめ定められ
た誤差範囲内であることを検証し、誤差範囲内でない場
合はその旨を表示する。
【0017】図5を参照すると、範囲検証手段5の処理
は、最小値および最大値読込みステップ51と、予測最
小値および予測最大値読込みステップ52と、最小値誤
差範囲内判定ステップ53と、最小値および予測最小値
表示ステップ54と、最大値誤差範囲内判定ステップ5
5と、最大値および予測最大値表示ステップ56とから
なる。
は、最小値および最大値読込みステップ51と、予測最
小値および予測最大値読込みステップ52と、最小値誤
差範囲内判定ステップ53と、最小値および予測最小値
表示ステップ54と、最大値誤差範囲内判定ステップ5
5と、最大値および予測最大値表示ステップ56とから
なる。
【0018】次に、このように構成された本実施例のラ
イブラリ検証方式の動作について説明する。
イブラリ検証方式の動作について説明する。
【0019】まず、分布予測手段3は、実測値格納手段
2から同一ブロック名称を有するピン間の遅延時間の実
測値をすべて読み込む(ステップ31)。
2から同一ブロック名称を有するピン間の遅延時間の実
測値をすべて読み込む(ステップ31)。
【0020】次に、分布予測手段3は、読み込んだピン
間の遅延時間の実測値が正規分布をなすものと仮定し
て、ピン間の遅延時間の平均値および標準偏差値を求め
る(ステップ32)。
間の遅延時間の実測値が正規分布をなすものと仮定し
て、ピン間の遅延時間の平均値および標準偏差値を求め
る(ステップ32)。
【0021】図3に示した例では、ブロックAのH01
ピンとN01ピンとの間の遅延時間の平均値および標準
偏差値は、それぞれ2.5nsおよび0.5nsとな
る。また、ブロックBのH01ピンとN01ピンとの間
の遅延時間の平均値および標準偏差値は、それぞれ3.
8nsおよび0.748nsとなる。
ピンとN01ピンとの間の遅延時間の平均値および標準
偏差値は、それぞれ2.5nsおよび0.5nsとな
る。また、ブロックBのH01ピンとN01ピンとの間
の遅延時間の平均値および標準偏差値は、それぞれ3.
8nsおよび0.748nsとなる。
【0022】続いて、分布予測手段3は、求められた平
均値および標準偏差値より、ピン間の遅延時間の分布範
囲(最小値および最大値)を予測する(ステップ3
3)。
均値および標準偏差値より、ピン間の遅延時間の分布範
囲(最小値および最大値)を予測する(ステップ3
3)。
【0023】例えば、ピン間の遅延時間が(平均値)±
3×(標準偏差値)の分布範囲内にあるとすると、ブロ
ックAのH01ピンとN01ピンとの間の遅延時間の最
小値および最大値は、それぞれ1nsおよび4nsと予
測される。また、ブロックBのH01ピンとN01ピン
との間の遅延時間の最小値および最大値は、それぞれ
1.556nsおよび6.044nsと予測される。
3×(標準偏差値)の分布範囲内にあるとすると、ブロ
ックAのH01ピンとN01ピンとの間の遅延時間の最
小値および最大値は、それぞれ1nsおよび4nsと予
測される。また、ブロックBのH01ピンとN01ピン
との間の遅延時間の最小値および最大値は、それぞれ
1.556nsおよび6.044nsと予測される。
【0024】最後に、分布予測手段3は、予測されたピ
ン間の遅延時間の最小値および最大値を予測範囲格納手
段4に予測最小値および予測最大値としてブロック名称
ならびに入力ピンおよび出力ピンのピン名称とともに格
納する(ステップ34)。
ン間の遅延時間の最小値および最大値を予測範囲格納手
段4に予測最小値および予測最大値としてブロック名称
ならびに入力ピンおよび出力ピンのピン名称とともに格
納する(ステップ34)。
【0025】予測範囲格納手段4に予測最小値および予
測最大値が格納された後、範囲検証手段5は、まず、ラ
イブラリ格納手段1から該当するブロックのピン間の遅
延時間の最小値および最大値を読み込む(ステップ5
1)。
測最大値が格納された後、範囲検証手段5は、まず、ラ
イブラリ格納手段1から該当するブロックのピン間の遅
延時間の最小値および最大値を読み込む(ステップ5
1)。
【0026】次に、範囲検証手段5は、予測範囲格納手
段4から該当するブロックのピン間の遅延時間の予測最
小値および予測最大値を読み込む(ステップ52)。
段4から該当するブロックのピン間の遅延時間の予測最
小値および予測最大値を読み込む(ステップ52)。
【0027】続いて、範囲検証手段5は、ライブラリ格
納手段1から読み込まれたピン間の遅延時間の最小値
と、予測範囲格納手段4から読み込まれた予測最小値と
を比較してこれらの差があらかじめ定められた誤差範囲
内に入っているかどうかを検証し(ステップ53)、入
っていない場合にはその旨を表示する(ステップ5
4)。
納手段1から読み込まれたピン間の遅延時間の最小値
と、予測範囲格納手段4から読み込まれた予測最小値と
を比較してこれらの差があらかじめ定められた誤差範囲
内に入っているかどうかを検証し(ステップ53)、入
っていない場合にはその旨を表示する(ステップ5
4)。
【0028】例えば、あらかじめ定められた誤差範囲が
±0.5nsであるとすると、図2に示されたブロック
Aについては、最小値1nsと予測最小値1nsとの差
は誤差範囲±0.5ns内に入っており、範囲検証手段
5は何も表示しない。また、ブロックBについても、最
小値2nsと予測最小値1.556nsとの差は誤差範
囲±0.5ns内に入っており、範囲検証手段5は何も
表示しない。
±0.5nsであるとすると、図2に示されたブロック
Aについては、最小値1nsと予測最小値1nsとの差
は誤差範囲±0.5ns内に入っており、範囲検証手段
5は何も表示しない。また、ブロックBについても、最
小値2nsと予測最小値1.556nsとの差は誤差範
囲±0.5ns内に入っており、範囲検証手段5は何も
表示しない。
【0029】続いて、範囲検証手段5は、ライブラリ格
納手段1から読み込まれたピン間の遅延時間の最大値
と、予測範囲格納手段4から読み込まれた予測最大値と
を比較してこれらの差があらかじめ定められた誤差範囲
内に入っているかどうかを検証し(ステップ55)、入
っていない場合にはその旨を表示する(ステップ5
6)。
納手段1から読み込まれたピン間の遅延時間の最大値
と、予測範囲格納手段4から読み込まれた予測最大値と
を比較してこれらの差があらかじめ定められた誤差範囲
内に入っているかどうかを検証し(ステップ55)、入
っていない場合にはその旨を表示する(ステップ5
6)。
【0030】例えば、あらかじめ定められた誤差範囲が
±0.5nsであるとすると、図2に示されたブロック
Aについては、最大値4nsと予測最大値4nsとの差
は誤差範囲±0.5ns内に入っており、範囲検証手段
5は何も表示しない。しかし、ブロックBについては、
最大値60nsと予測最大値6.044nsとの差は、
53.956nsであり、誤差範囲±0.5nsを越え
ているため、範囲検証手段5は、ブロック名称B,入力
ピン名称H01,出力ピン名称N01,ライブラリ上の
遅延時間の最大値60nsおよび予測最大値6.044
nsを表示する。これにより、ライブラリに含まれるブ
ロックBのH01ピンとN01ピンとの間の遅延時間の
最大値が入力ミス等により60nsになっており、6.
044nsに近い値に訂正すべきことを知ることができ
る。
±0.5nsであるとすると、図2に示されたブロック
Aについては、最大値4nsと予測最大値4nsとの差
は誤差範囲±0.5ns内に入っており、範囲検証手段
5は何も表示しない。しかし、ブロックBについては、
最大値60nsと予測最大値6.044nsとの差は、
53.956nsであり、誤差範囲±0.5nsを越え
ているため、範囲検証手段5は、ブロック名称B,入力
ピン名称H01,出力ピン名称N01,ライブラリ上の
遅延時間の最大値60nsおよび予測最大値6.044
nsを表示する。これにより、ライブラリに含まれるブ
ロックBのH01ピンとN01ピンとの間の遅延時間の
最大値が入力ミス等により60nsになっており、6.
044nsに近い値に訂正すべきことを知ることができ
る。
【0031】なお、上記実施例では、遅延ライブラリに
含まれるブロックのピン間の遅延時間の最小値および最
大値の正当性を検証する場合を例にとって説明したが、
検証対象となる数値の最小値および最大値が他の数値の
最小値および最大値であっても本発明が同様に適用可能
であることはいうまでもない。
含まれるブロックのピン間の遅延時間の最小値および最
大値の正当性を検証する場合を例にとって説明したが、
検証対象となる数値の最小値および最大値が他の数値の
最小値および最大値であっても本発明が同様に適用可能
であることはいうまでもない。
【0032】
【発明の効果】以上説明したように本発明は、ライブラ
リ格納手段,実測値格納手段,分布予測手段,予測範囲
格納手段および範囲検証手段を設け、ライブラリに含ま
れる数値の最小値および最大値と、実測値に基づいた数
値の予測最小値および予測最大値とを比較して、ライブ
ラリに含まれる数値の最小値および最大値の正当性の検
証を自動的に行うようにしたことにより、目視による従
来の方法に比べて、検証漏れが発生しにくいという効果
がある。特に、本来あり得ないような数値を含む誤りに
起因する検証漏れが発生しにくいという効果がある。
リ格納手段,実測値格納手段,分布予測手段,予測範囲
格納手段および範囲検証手段を設け、ライブラリに含ま
れる数値の最小値および最大値と、実測値に基づいた数
値の予測最小値および予測最大値とを比較して、ライブ
ラリに含まれる数値の最小値および最大値の正当性の検
証を自動的に行うようにしたことにより、目視による従
来の方法に比べて、検証漏れが発生しにくいという効果
がある。特に、本来あり得ないような数値を含む誤りに
起因する検証漏れが発生しにくいという効果がある。
【図1】本発明の一実施例に係るライブラリ検証方式の
構成を示すブロック図である。
構成を示すブロック図である。
【図2】図1中のライブラリ格納手段に格納されている
遅延ライブラリの内容の一例を示す図である。
遅延ライブラリの内容の一例を示す図である。
【図3】図1中の実測値格納手段に格納されているピン
間の遅延時間の一例を示す図である。
間の遅延時間の一例を示す図である。
【図4】図1中の分布予測手段の処理を示す流れ図であ
る。
る。
【図5】図1中の範囲検証手段の処理を示す流れ図であ
る。
る。
1 ライブラリ格納手段 2 実測値格納手段 3 分布予測手段 4 予測範囲格納手段 5 範囲検証手段
Claims (4)
- 【請求項1】 検証対象とする数値の最小値および最大
値を含むライブラリを格納するライブラリ格納手段と、 検証対象とする数値の複数の実測値を格納する実測値格
納手段と、 この実測値格納手段に格納された複数の実測値より前記
ライブラリが持つべき数値の最小値および最大値を予測
する分布予測手段と、 この分布予測手段により予測された予測最小値および予
測最大値を格納する予測範囲格納手段と、 前記ライブラリに含まれる数値の最小値および最大値と
前記予測範囲格納手段に格納された予測最小値および予
測最大値とを比較して前記ライブラリに含まれる数値の
最小値および最大値の正当性を検証する範囲検証手段と
を有することを特徴とするライブラリ検証方式。 - 【請求項2】 前記分布予測手段が、複数の実測値が正
規分布をなすことを仮定し複数の実測値の平均値および
標準偏差値に基づいて数値の最小値および最大値を予測
する請求項1記載のライブラリ検証方式。 - 【請求項3】 前記範囲検証手段が、所定の誤差値を使
用して前記ライブラリに含まれる数値の最小値および最
大値の正当性を検証する請求項1記載のライブラリ検証
方式。 - 【請求項4】 前記検証対象の数値が、遅延ライブラリ
におけるピン間の遅延時間である請求項1記載のライブ
ラリ検証方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5279043A JP2531115B2 (ja) | 1993-10-12 | 1993-10-12 | ライブラリ検証方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5279043A JP2531115B2 (ja) | 1993-10-12 | 1993-10-12 | ライブラリ検証方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07110779A JPH07110779A (ja) | 1995-04-25 |
JP2531115B2 true JP2531115B2 (ja) | 1996-09-04 |
Family
ID=17605608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5279043A Expired - Fee Related JP2531115B2 (ja) | 1993-10-12 | 1993-10-12 | ライブラリ検証方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2531115B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5262985B2 (ja) * | 2009-05-19 | 2013-08-14 | 富士通株式会社 | 遅延故障検査プログラム、遅延故障検査装置、および遅延故障検査方法 |
-
1993
- 1993-10-12 JP JP5279043A patent/JP2531115B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07110779A (ja) | 1995-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02252066A (ja) | シミュレーション装置及びシミュレーション方法 | |
JPS63145549A (ja) | 論理回路シミユレ−シヨン方法 | |
CN114999559B (zh) | 一种存储芯片的测试方法、系统及存储介质 | |
JP2531115B2 (ja) | ライブラリ検証方式 | |
EP1089293B1 (en) | Memory test method and nonvolatile memory with low error masking probability | |
JPH0561931A (ja) | シミユレーシヨン装置 | |
US20210132147A1 (en) | Test pattern generating method, test pattern generating device and fault model generating method | |
US5974575A (en) | Simulation device and method | |
US5446748A (en) | Apparatus for performing logic simulation | |
JP2005141434A (ja) | 集積回路のタイミング検証システム、タイミング検証プログラム | |
US20030177428A1 (en) | Simulation method and apparatus for verifying logic circuit including processor | |
JP4543317B2 (ja) | 不揮発性メモリのデータ制御方法 | |
JP2901828B2 (ja) | 半導体集積回路 | |
KR100336156B1 (ko) | 카운터검사방법및장치와시리얼억세스메모리 | |
JPH0756980A (ja) | ライブラリ検証装置 | |
JP2001229211A (ja) | 非同期回路の検証方法 | |
CN110309158B (zh) | 日志文件的滚动异常判断方法、装置及可读介质 | |
JP2633651B2 (ja) | シミュレーション装置のレーシングチェック方式 | |
JP2956228B2 (ja) | デジタル回路のタイミングチェック方式 | |
JPH0887429A (ja) | プログラマブルコントローラ | |
JP3087319B2 (ja) | タイミング検証システム | |
JPH11304890A (ja) | Lsiテスタのテストパタン生成方法および装置 | |
JP2000241493A (ja) | 集積回路のテスト順序決定方法 | |
JPH05196700A (ja) | テスト機能を有する集積回路 | |
JPH06160467A (ja) | セットアップ時間検証方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |