KR100336156B1 - 카운터검사방법및장치와시리얼억세스메모리 - Google Patents

카운터검사방법및장치와시리얼억세스메모리 Download PDF

Info

Publication number
KR100336156B1
KR100336156B1 KR1019970054843A KR19970054843A KR100336156B1 KR 100336156 B1 KR100336156 B1 KR 100336156B1 KR 1019970054843 A KR1019970054843 A KR 1019970054843A KR 19970054843 A KR19970054843 A KR 19970054843A KR 100336156 B1 KR100336156 B1 KR 100336156B1
Authority
KR
South Korea
Prior art keywords
counter
carry
address counter
memory
serial access
Prior art date
Application number
KR1019970054843A
Other languages
English (en)
Other versions
KR19980033154A (ko
Inventor
이와끼리이쯔로
Original Assignee
사와무라 시코
오끼 덴끼 고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사와무라 시코, 오끼 덴끼 고오교 가부시끼가이샤 filed Critical 사와무라 시코
Publication of KR19980033154A publication Critical patent/KR19980033154A/ko
Application granted granted Critical
Publication of KR100336156B1 publication Critical patent/KR100336156B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318522—Test of Sequential circuits
    • G01R31/318527—Test of counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/003—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation in serial memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/88—Monitoring involving counting

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

카운터를 검사하는 방법에 있어서, 우선 카운터는 소정의 초기값으로 설정된다. 그후, 카운터는 클록에 응답하여 증가된다. 클록의 수는 실제 카운트된 값을 제공하기 위해 카운터로부터 캐리가 출력될 때까지 카운트된다. 실제 카운트된 값은 앞서 계산된 기준값과 비교된다. 그후, 카운터는 비교 결과를 기초로 하여 정상적으로 동작하는 지의 여부가 판정된다.

Description

카운터 검사 방법 및 장치와 시리얼 억세스 메모리{METHOD AND APPARATUS FOR TESTING COUNTER AND SERIAL ACCESS MEMORY}
본 발명은 시리얼 억세스 메모리에 이용되되는 카운터를 검사하는 방법 및 장치와, 시리얼 억세스 메모리에 관한 것이다.
통상적으로, 시리얼 억세스 메모리는 데이터가 본래 저장되는 것과 동일한 순서로만 유효한 컴퓨터 메모리의 한 종류이다. 시리얼 억세스 메모리는 데이터 블록으로서 초기 메모리 어드레스에 대한 통상적인 증가분이 카운터에 의해서 지시된 메모리 위치로 전송되는 어드레스 카운터를 포함한다. 종래에, 어드레스 카운터의 검사는 메모리 셀의 축퇴를 발견하기 위해 판독 변경 기입 설계를 이용하여 실행되어 왔다. 검사에서, 소정의 데이터는 모든 메모리 셀에 기입되고, 그후, 상이한 데이터가 메모리 셀과 동일한 어드레스에 재기입된다. 예를들면, 데이터 "0" 은 어드레스 카운터를 증가시키는 동안 모든 메모리 셀에 기입되고, 그후 어드레스 카운터는 "0" 으로 리세트되고, 그후, 데이터 "1" 는 어드레스 카운터가 증가하는 동안 메모리 셀의 동일한 어드레스에 재기입된다.
이런 경우에, 데이터가 재기입을 위해 판독되는 경우 어드레스 카운터가 순차적으로 증가하지 않는다면, 일부 메모리셀은 데이터 "1" 를 저장하고 다른 메모리 셀은 데이터 "0" 을 저장한다. 메모리 셀내에 있는 데이터가 재기입과 동일한 순서로 재판독된다. 모든 판독 데이터가 "1" 인 경우, 어드레스 카운터는 동작이 정상인 것으로 판정되지만, 일부 데이터 "0" 가 판독 데이터에 포함되는경우, 어드레스 카운터는 동작이 정상적이지 않은 것으로 판정되고 일부 어드레스는 축퇴된다. 축퇴 어드레스를 갖는 어드레스 카운터를 포함한 시리얼 억세스 메모리는 결함 프로덕트로서 거부된다.
최근에, 이러한 시리얼 억세스 메모리는 큰 용량을 갖도록 증가되고, 따라서, 각 메모리셀에 대해 판독/기입 검사를 실행시키는데 많은 시간이 걸린다. 결과적으로, 시리얼 억세스 메모리의 생산성을 향상시키는 것은 곤란하다. 게다가, 시리얼 억세스 메모리가 결함으로 판정된 경우, 문제가 어드레스 카운터상에 있는지 또는 메모리내의 다른 장치에 있는지 알 수 없다.
따라서, 본 발명의 목적은 카운터가 단시간에 용이하고 정확하게 검사될 수 있는 카운터 검사 방법을 제공하는데 있다.
본 발명의 다른 목적은 카운터를 단시간에 용이하고 정확하게 검사하는, 카운터를 검사하기 위한 장치를 제공하는데 있다.
본 발명의 다른 목적은 메모리 어레이에 대해 판독/기입 처리를 실행하지 않고 어드레스 카운터가 단기간에 용이하고 정확하게 검사될 수 있는 시리얼 억세스 메모리를 제공하는데 있다.
본 발명의 또 다른 목적은 어드레스 카운터가 메모리 어레이에 대해 판독/기입 처리를 실행하지 않고 단기간에 용이하고 정확하게 검사될 수 있는 시리얼 억세스 메모리와 검사기의 조합물을 제공하는데 있다.
본 발명의 부가적인 목적, 이점 및 신규한 형태가 이하 상세한 설명에 일부에 개시되고, 일부는 이하의 실험으로 당해 숙련된 기술자에게 명백하며, 본 발명의 실시에 의해서 습득될 수도 있다. 본 발명의 목적 및 이점은 첨부된 청구항에서 실질적으로 지시된 수단 및 조합물에 의해서 실현되고 획득될 수도 있다.
도 1 은 본 발명의 바람직한 실시예 1 에 따른 시리얼 억세스 메모리 및 메모리 검사기를 도시한 블록도.
도 2 는 메모리 검사기를 도시한 블록도.
도 3 은 바람직한 실시예 1 의 동작을 표시한 순서도.
도 4 는 바람직한 실시예 1 의 동작을 표시한 타이밍도.
도 5 는 본 발명의 실시예 2 에 따른 시리얼 억세스 메모리 및 메모리 검사기를 도시한 블록도.
도 6 은 본 발명의 바람직한 실시예 3 에 따른 시리얼 억세스 메모리 및 메모리 검사기를 도시한 블록도.
*도면의 주요 부분에 대한 부호의 설명*
101 : 시리얼 억세스 메모리
102 : 메모리 테스터
111 : 어드레스 카운터
112 : 메모리 어레이
113 : 출력 회로
본 발명의 실시예 1 에 따르면, 클록에 동기하여 동작하는 카운터 검사 방법에 있어서, 우선 카운터는 소정의 초기값으로 설정된다. 그후, 카운터는 클록에 응답하여 증가된다. 실제 카운트된 값을 제공하기 위해 카운터로부터 캐리가 출력될 때까지 클록수가 카운트된다. 실제 카운트된 값은 앞서 계산된 기준값과 비교된다. 그후, 카운터는 비교된 결과를 기초로하여 정상적으로 동작되는 지의 여부가 판정된다. 기준값은 캐리가 카운터로부터 출력될 때까지 초기값으로부터 제공될 클록의 수를 미리 계산함으로서 획득된다.
본 발명의 실시예 2 에 따르면, 클록에 응답하여 증가되고 카운터가 오버플로우인 경우 캐리를 출력하는 카운터 검사 장치는 소정의 초기 값으로 카운터를 리세트시키는 리세트 회로를 포함한다. 카운트 검사 장치는 실제 카운트된 값을 제공하기 위해 캐리가 카운터로부터 출력될 때까지 클록에 응답하여 클록의 수를 카운트하는 카운터 회로를 더 포함한다. 카운트 검사 장치는 앞서 계산된 기준값과 실제 카운트된 값을 비교하는 비교기를 제공한다. 카운터는 비교 결과를 기초로하여 정상적으로 동작되는지의 여부가 판정된다.
본 발명의 실시예 3 에 따르면, 클록에 동기하여 동작하는 시리얼 억세스 메모리는 소정의 데이터를 저장하는 메모리 어레이, 및 클록에 응답하여 증가되고오버플로우가 되는 경우 캐리를 출력하는 어드레스 카운터를 포함한다. 시리얼 억세스 메모리는 메모리 어레이로부터 공급된 데이터와 어드레스 카운터로부터 공급된 캐리를 선택적으로 출력하는 출력 회로를 더 포함한다. 출력회로는 어드레스 카운터 검사기 실행되지 않은 경우 데이터를 선택하고 어드레스 카운터의 검사가 실행된 경우 캐리를 선택한다. 시리얼 억세스 메모리는 어드레스 카운터를 바람직한 초기값으로 프리세트시키는 어드레스 레지스터가 제공될 수도 있다.
본 발명의 실시예 4 는 본 발명의 실시예 3 의 시리얼 억세스 메모리와본 발명의 실시예 2 의 장치가 조합된 것이다.
도 1 은 본 발명의 바람직한 실시예 1 에 따른 시리얼 억세스 메모리 (101) 및 메모리 검사기 (102) 를 도시한 도면이다. 시리얼 억세스 메모리 (101) 는 어드레스 카운터 (111), 메모리 어레이 (112) 및 출력 회로 (113) 을 포함한다. 시리얼 억세스 메모리 (101) 는 리세트 단자 (RESET), 캐리 출력 단자 (COUT), 데이터 출력 단자 (DOUT), 검사 단자 (TEST), 및 클록 단자 (CLK) 를 더 포함한다. 리세트 단자 (RESET) 는 메모리 검사기 (102) 및 어드레스 카운터 (111) 에 접속된다. 각각의 캐리 출력 단자 (COUT) 및 데이터 출력 단자 (DOUT) 는 메모리 검사기 (102) 및 출력 회로 (113) 에 접속된다. 검사 단자 (TEST) 는 메모리 검사기 (102) 및 출력 회로 (113) 에 접속된다. 클록 단자 (CLK) 는 메모리 검사기 (102) 및 어드레스 카운터 (111) 에 접속된다. 출력 회로 (113) 는 어드레스 카운터 (111) 및 메모리 어레이 (112) 에 접속된다.
메모리 어레이 (112) 는 데이터를 출력 회로 (113) 에 공급한다. 어드레스 카운터 (111) 는 판독 처리 및 기입 처리를 실행하는 경우 메모리 어레이 (112) 를 어드레싱한다. 어드레스 카운터 (111) 는 클록 단자 (CLK) 로부터 공급된 클록에 동기하여 제로값으로부터 증가하는 10 비트 타입이다. 어드레스 카운터 (111) 는 1024th 클록 (CLK) 에 응답하여 캐리 신호 (CARRY) 를 출력한다.
메모리 검사기 (102) 로부터 검사 단자 (TEST) 를 통해 공급된 검사 신호에 응답하여, 출력 회로 (113) 는 어드레스 카운터 (111) 로부터 공급된 캐리 (CARRY), 와 메모리 어레이 (112) 로부터 공급된 데이터 (DATA) 의 2 개의 출력 신호로부터 하나를 선택한다. 좀더 상세하게 설명하면, 예를들면, 검사 단자 (TEST) 는 어드레스 카운터 (111) 가 검사될 경우 로우 (low) 로 설정되고, 어드레스 카운터 (111) 로부터 출력된 캐리 신호 (CARRY) 는 캐리 출력 단자 (COUT) 로부터 메모리 검사기 (102) 로 공급된다. 반면에, 검사 단자 (TEST) 는 어드레스 카운터 (111) 가 검사되지 않은 경우 하이 (high) 로 설정되고, 메모리 어레이 (112) 로부터 출력된 데이터 (DATA) 는 데이터 출력 단자 (DOUT) 로부터 메모리 검사기 (102) 로 공급된다.
도 2 는 리세트 회로 (120), 검사 인에이블 회로 (122), 클록 발생기 (124), 카운터 회로 (126), 및 비교기 (128) 를 포함하는 메모리 검사기 (102) 의 구성을 도시한 도면이다. 리세트 회로 (120) 는 리세트 회로에 리세트 신호를 공급하기 위해 시리얼 억세스 메모리 (101) 의 리세트 단자 (RESET) 에 접속된다. 검사 인에이블 회로 (122) 는 검사 인에이블 신호를 검사 인에이블 회로에 공급하기 위해 시리얼 억세스 메모리 (101) 의 검사 다자 (TEST) 에 접속된다.클록 발생기 (124) 는 시리얼 억세스 메모리 (101) 및 카운터 회로 (126) 의 클록 단자 (CLK) 에 접속되어, 클록 신호가 이들 양측 모두에 인가되도록 한다. 카운터 회로 (126) 는 시리얼 억세스 메모리 (101) 및 비교기 (128) 의 캐리 출력 단자 (COUT) 에 접속된다. 어드레스 카운터 (111) 는 캐리 신호 (CARRY) 가 공급될 때까지 초기값으로 설정되기 때문에 카운터 (126) 는 클록수를 카운트하도록 설계된다. 이하, 카운터 회로 (126) 에 의해서 카운트된 값은 "실제 카운트된 값 (An)" 으로 한다. 비교기 (128) 는 앞서 계산되는 기준값 "Rn" 과 실제 카운트된 값을 비교하도록 설계된다. 기준값 "Rn" 은 캐리가 카운터 (111) 로부터 출력되 때까지 어드레스 카운터 (111) 의 초기값으로부터 제공될 클록의 수를 미리 계산함으로서 획득된다.
다음으로, 어드레스 카운터 (111) 의 동작을 도 3 내지 4 에 각각 도시한 순서도와 타이밍도를 관련시켜 설명한다. 우선, 어드레스 카운터 (111) 의 검사를 개시하기 위해, 검사 단자 (TEST) 는 로우로 설정된다. 다음으로, 리세트 단자 (RESET) 는 어드레스 카운터 (111) 를 제로로 리세트하도록 하이 상태에서 로우 상태로 변경된다. 그후, 메모리 검사기 (102) 는 클록에 동기하여 하나씩 어드레스 카운터 (111) 를 증가시키기 위해 시리얼 억세스 메모리 (101) 로 클록을 공급한다. 상술한 바와 같이, 어드레스 카운터 (111) 가 10 비트 타입이기 때문에, 어드레스 카운터 (111) 는 1024th 클록에 응답하여 캐리 신호 (CARRY) 를 출력한다. 캐리 신호 (CARRY) 는 캐리 출력 단자 (COUT) 로부터 메모리 검사기 (102) 의 카운터 회로 (126) 로 출력된다.
메모리 검사기 (102) 에서, 카운터 회로 (126) 는 캐리 신호 (CARRY) 가 캐리 출력 단자 (COUT) 로부터 출력될 때까지 클록을 카운트함으로서 획득되는 실제 카운트된 값 "An" 을 제공하기 위해 클록 발생기 (124) 로부터 공급된 클록을 카운트 업한다. 캐리 신호 (CARRY) 가 출력될 때까지 초기값 (제로) 이 어드레스 카운터 (111) 에 설정되기 때문에 비교기 (128) 는 클록의 수를 계산함으로서 획득된 기준값 "Rn" 과, 카운터 회로 (126) 로부터 공급된 실제 카운트된 값 "An" 을 비교한다. 메모리 검사기 (102) 는 비교의 결과를 기초로 하여, 어드레스 카운터 (111) 가 정상적으로 동작하는 지의 여부를 판정한다.
어드레스 카운터 (111) 가 정상적으로 동작하는 경우, 실제 카운트된 값 "An" 은 미리 계산된 기준값 "Rn" 과 일치된다. 한편, 어드레스 카운터 (111) 가 정상적으로 동작하지 않는 경우, 실제 카운트된 값 "An" 은 미리 계산된 기준값 "Rn" 과 다르다. 따라서, 어드레스 카운터 (111) 는 메모리 어레이 (112) 에 대해 판독/기입을 실행하지 않고 단기간에 용이하게 검사될 수 있다.
도 5 는 본 발명의 실시예 2 에 따른 시리얼 억세스 메모리 (201) 및 메모리 검사기 (202) 를 도시한 도면이다. 시리얼 억세스 메모리 (201) 는 어드레스 카운터 (211), 메모리 어레이 (212) 및 출력 회로 (213) 를 포함한다. 시리얼 억세스 메모리 (201) 는 리세트 단자 (RESET), 데이터 출력 단자 (DOUT), 검사 단자 (TEST) 및 클록 단자 (CLK) 를 더 구비한다. 시리얼 억세스 메모리 (201) 는 캐리 출력 단자가 제공되지 않는다. 리세트 단자 (RESET) 는 메모리 검사기 (202) 및 어드레스 카운터 (211) 에 접속된다. 데이터 출력 단자 (DOUT) 는 메모리 검사기 (202) 및 출력 회로 (213) 에 접속된다. 검사 단자 (TEST) 는 메모리 테스터 (202) 및 출력 회로 (213) 에 접속된다. 클록 단자 (CLK) 는 메모리 검사기 (202) 및 어드레스 카운터 (211) 에 접속된다. 출력 회로 (213) 는 어드레스 카운터 (211) 및 메모리 어레이 (212) 에 접속된다. 실시예 1 과 2 사이의 차이점은 출력 회로 (213) 에 의해서 선택될 캐리 신호 (CARRY) 및 데이터 신호 (DATA) 가 공통 데이터 출력 단자 (DOUT) 으로부터 출력되는 것이다.
바람직한 실시예 2 의 기본 동작은 도 1 에 도시한 바람직한 실시예 1 과 동일하다. 어드레스 카운터 (211) 는 리세트 신호에 응답하여 제로로 리세트되고, 클록에 동기하여 하나씩 증가된다. 그후, 실제 카운트된 값은 어드레스 카운터 (211) 가 정상적으로 동작하는 지의 여부를 판정하기 위해 미리 계산된 기준값과 비교된다. 실시예 2 에서, 어드레스 카운터 (211) 의 검사를 개시하기 위해, 출력 회로 (213) 를 디스에이블하도록 로우 레벨 신호가 메모리 검사기 (202) 로부터 시리얼 억세스 메모리 (201) 의 검사 단자 (TEST) 로 공급된다. 검사 신호에 응답하여, 출력 회로 (213) 는 캐리 신호 (CARRY) 가 데이터 출력 단자 (DOUT) 로부터 출력되는 것이 가능하도록 스위칭 동작을 실행한다. 즉, 검사시 캐리 신호 (CARRY) 는 데이터 출력 단자 (DOUT) 로부터 메모리 검사기 (202) 로 출력된다.
어드레스 카운터 (211) 의 검사가 실행되지 않은 경우, 메모리 어레이 (212) 로부터 출력된 데이터 (DATA) 는 데이터 출력 단자 (DOUT) 로부터 메모리 검사기 (202) 로 공급된다. 실시예 2 에서, 검사를 하는 동안에 출력될 캐리 신호 (CARRY), 및 검사하지 않는 동안에 출력될 데이터 (DATA) 는 동일한 단자 (DOUT) 를 통해 전송된다. 결과적으로, 시리얼 억세스 메모리 (201) 의 단자의 총수는 감소될 수 있다.
도 6 은 발명의 바람직한 실시예 3 에 따른 시리얼 억세스 메모리 (301) 및 메모리 검사기 (302) 를 도시한 도면이다. 시리얼 억세스 메모리 (301) 는 어드레스 카운터 (311), 메모리 어레이 (312), 출력 회로 (313) 및 어드레스 레지스터 (314) 를 포함한다. 시리얼 억세스 메모리 (301) 는 리세트 단자 (REST), 프리세트 단자 (PRESET), 데이터 출력 단자 (DOUT), 검사 단자 (TEST) 및 클록 단자 (CLK) 를 더 포함한다. 시리얼 억세스 메모리 (301) 는 캐리 출력 단자가 제공되지 않는다. 리세트 단자 (RESET) 는 메모리 검사기 (302) 및 어드레스 레지스터 (314) 에 접속된다. 프리세트 단자 (PRESET) 는 메모리 검사기 (302) 및 어드레스 레지스터 (314) 에 접속된다. 데이터 출력 단자 (DOUT) 는 메모리 검사기 (302) 및 출력 회로 (313) 에 접속된다. 검사 단자 (TEST) 는 메모리 검사기 (302) 및 출력 회로 (313) 에 접속된다. 클록 단자 (CLK) 는 메모리 검사기 (302) 및 어드레스 카운터 (311) 에 접속된다. 출력 회로 (313) 는 어드레스 카운터 (311) 및 메모리 어레이 (312) 에 접속된다.
바람직한 실시예 3 의 기본 동작은 도 1 내지 도 5 에 도시한 바와 같이, 바람직한 실시예 1 및 2 와 동일하다. (어드레스 레지스터 (314) 를 포함한) 어드레스 카운터 (311) 는 리세트 신호에 응답하여 제로로 리세트되고, 클록에 동기하여 하나씩 증가한다. 그후, 캐리 신호 (CARRY) 가 출력될 때까지 카운트된 클록의 실제 카운트된 값은 어드레스 카운터 (311) 가 정상적으로 동작하는 지의 여부를 판정하기 위해 미리 계산된 기준 값과 비교된다.
실시예 3 에서, 어드레스 카운터 (311) 는 제로 이외의 값으로 프리세트될 수 있다. 메모리 검사기 (302) 는 시리얼 억세스 메모리의 프리 세트 단자 (PRESET) 에 초기 어드레스를 공급하여 초기 어드레스가 어드레스 레지스터 (314) 에 저장되도록 한다. 어드레스 카운터 (311) 는 클록 (CLK) 에 동기하여 어드레스 레지스터 (314) 로부터 공급된 초기 어드레스로부터 증가된다.
예를 들면, 어드레스 레지스터 (314) 는 "1100000000" 의 신호가 어드레스A9 내지 A0 에 공급되고, 어드레스 카운터 (311) 는 어드레스 A9 내지 A0 에 "1100000000" 로 프리세트된다. 메모리 검사기 (302) 는 캐리 신호 (CARRY) 가 어드레스 카운터 (311) 로부터 출력될 때까지 "1100000000" 의 값으로부터 제공될 클록 (256) 의 수를 계산한다. 메모리 검사기 (302) 는 미리 계산된 기준값과 실제 카운트된 값을 비교한다.
실제 카운트된 값이 미리 계산된 기준값과 일치하는 경우, 어드레스 카운터 (311) 는 캐리 신호 (CARRY) 가 출력될 때까지 카운터가 프리세트되기 때문에 시간의 주기동안 정상적으로 동작한 것으로 판정된다. 즉, 실제 카운트된 값이 미리 계산된 기준값과 다른 경우, 어드레스 카운터 (311) 는 정상적으로 동작하지 않은 것으로 판정된다.
실시예 3 에 따르면, 메모리 검사기 (302) 는 어드레스 레지스터 (314) 를 이용하여 어드레스 카운터 (311) 를 프리세트하도록 설계되어, 프리세트 회로도검사될 수 있도록 한다.
상술한 바와 같이, 발명에 따른 카운터 및 시리얼 억세스 메모리를 검사하기 위한 방법은 이하의 이점을 제공한다. 즉, 카운터는 메모리에 대한 판독/기입 처리 없이 단기간에 용이하게 검사될 수 있다. 더욱이, 검출의 소오스는 메모리 어레이에 대해 판독 및 기입이 실행되지 않기 때문에 카운터의 검사로 명백하게 발견될 수 있다.
비록, 메모리 카운터 (111, 211 및 311) 가 시리얼 억세스 메모리 (101, 102 및 301) 외부에 접속된 메모리 검사기 (102, 202 및 302) 로부터 공급된 신호에 따라서 검사되도록, 각각의 상술한 실시예가 설계되더라도, 메모리 검사기 (102, 202 및 302) 의 회로는 시리얼 억세스 메모리 (101, 201 및 301) 의 동일한 칩내에 포함될 수 있다. 상술한 실시예에서, 시리얼 억세스 메모리 (101, 201 및 301) 에 포함된 어드레스 카운터 (111, 211 및 311) 가 검사되지만, 발명은 캐리 신호 (CARRY) 를 출력하는 어드레스 카운터를 포함한 다른 종류의 장치에 적용이 가능하다. 메모리 검사기 (102, 202 및 302) 는 하드웨어 뿐만 아니라 소프트웨어로 실현될 수 있으며, 예를들어 ROM 에 저장된다.
상술한 본 발명은 다양한 변경, 변경, 및 개조가 용이하며, 이것은 첨부된 청구항과 동등한 사상 및 범주내에 있는 것을 의도로 한다.
이상에서 설명했듯이, 본 발명의 카운터의 동작 방법 및 시리얼 억세스 메모리에 의하면 다음의 효과가 있다. 즉, 클록에 대응하여 카운터 값을 순차적으로 증가시켜 놓고, 캐리가 출력되기까지의 실제의 클록 수와, 어드레스의 초기값에서 캐리가 출력되기까지의 계산상의 클록 수를 비교하여 동작의 양부를 판정하는 점에서, 메모리 어레이로의 데이터를 판독하고 기입하는 일 없이, 간단하고도 단시간에 카운터의 동작 검사를 행할 수 있게 된다.
또한 메모리 어레이로 데이터를 판독, 기입할 필요가 없는 점에서, 어레이 카운터의 동작 검사에서 불량이 나온 경우에, 그 요인을 명확하게 특정지울 수 있으며, 불량 해석을 용이하게 할 수 있게 된다.

Claims (5)

  1. 클록에 동기하여 동작하는 시리얼 억세스 메모리에 있어서,
    소정의 데이터를 저장하는 메모리 어레이,
    상기 클록에 응답하여 증가되고, 오버 플로우인 경우 캐리를 출력하는 어드레스 카운터, 및
    상기 메모리 어레이로부터 공급된 데이터와 상기 어드레스 카운터로부터 공급된 캐리를 선택적으로 출력하는 출력 회로로서, 상기 출력 회로는 어드레스 카운터의 검사가 실행되지 않는 경우 데이터를 선택하고, 어드레스 카운터의 검사가 실행된 경우 캐리를 선택하는 이상의 출력 회로로 이루어지는 것을 특징으로 하는 시리얼 억세스 메모리.
  2. 제 1 항에 있어서,
    상기 캐리를 출력하기 위해 출력 회로에 접속된 캐리 출력 단자, 및
    상기 데이터를 출력하기 위해 출력 회로에 접속된 데이터 출력 단자를 더 구비하는 것을 특징으로 하는 시리얼 억세스 메모리.
  3. 제 2 항에 있어서, 상기 어드레스 카운터의 검사 요구를 나타내는 검사 신호가 상기 출력 회로에 공급되는 검사 단자를 더 구비하며,
    상기 출력 회로는 상기 검사 신호에 응답하여 상기 데이터 및 캐리로부터 하나를 선택하는 것을 특징으로 하는 시리얼 억세스 메모리.
  4. 제 1 항에 있어서, 상기 캐리 및 데이터가 선택적으로 출력되는 단일 출력 단자를 더 구비하는 것을 특징으로 하는 시리얼 억세스 메모리.
  5. 제 1 항에 있어서, 상기 어드레스 카운터를 바람직한 초기값으로 프리세트하는 어드레스 레지스터를 더 구비하는 것을 특징으로 하는 시리얼 억세스 메모리.
KR1019970054843A 1996-10-31 1997-10-24 카운터검사방법및장치와시리얼억세스메모리 KR100336156B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8289463A JPH10135820A (ja) 1996-10-31 1996-10-31 カウンタの動作検査方法およびシリアルアクセスメモリ
JP96-289463 1996-10-31

Publications (2)

Publication Number Publication Date
KR19980033154A KR19980033154A (ko) 1998-07-25
KR100336156B1 true KR100336156B1 (ko) 2002-07-18

Family

ID=17743602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970054843A KR100336156B1 (ko) 1996-10-31 1997-10-24 카운터검사방법및장치와시리얼억세스메모리

Country Status (7)

Country Link
US (1) US5930186A (ko)
EP (1) EP0840329B1 (ko)
JP (1) JPH10135820A (ko)
KR (1) KR100336156B1 (ko)
CN (1) CN1181662A (ko)
DE (1) DE69727765T2 (ko)
TW (1) TW443035B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5579972B2 (ja) * 2008-08-01 2014-08-27 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及び半導体記憶装置のテスト方法
KR101832840B1 (ko) 2012-07-24 2018-02-27 후아웨이 테크놀러지 컴퍼니 리미티드 카운터 검사 및 재구성 방법, 장치, 및 시스템
CN103576074A (zh) * 2012-08-06 2014-02-12 上海海尔集成电路有限公司 实时时钟模块测试装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4336448A (en) * 1980-04-18 1982-06-22 General Motors Corporation Binary counter and circuit for testing same
US4661930A (en) * 1984-08-02 1987-04-28 Texas Instruments Incorporated High speed testing of integrated circuit
US4991185A (en) * 1990-01-03 1991-02-05 Sundstrand Corporation Method of testing n-bit programmable counters
JP3100622B2 (ja) * 1990-11-20 2000-10-16 沖電気工業株式会社 同期型ダイナミックｒａｍ
US5412580A (en) * 1991-07-03 1995-05-02 Hughes Aircraft Company Pseudo-random vector generated testable counter
US5473651A (en) * 1994-12-28 1995-12-05 At&T Corp. Method and apparatus for testing large embedded counters

Also Published As

Publication number Publication date
DE69727765T2 (de) 2005-01-13
EP0840329B1 (en) 2004-02-25
JPH10135820A (ja) 1998-05-22
KR19980033154A (ko) 1998-07-25
EP0840329A1 (en) 1998-05-06
DE69727765D1 (de) 2004-04-01
CN1181662A (zh) 1998-05-13
TW443035B (en) 2001-06-23
US5930186A (en) 1999-07-27

Similar Documents

Publication Publication Date Title
US6477672B1 (en) Memory testing apparatus
US5410687A (en) Analyzing device for saving semiconductor memory failures
US4414665A (en) Semiconductor memory device test apparatus
KR100328357B1 (ko) 개선된자동메모리테스터용용장성분석기
US4555663A (en) Test pattern generating apparatus
US6934205B1 (en) Bist for parallel testing of on chip memory
US6594788B1 (en) Method of analyzing a relief of failure cell in a memory and memory testing apparatus having a failure relief analyzer using the method
US6708295B2 (en) Circuit and method, for storing data prior to and after determining failure
US6715117B2 (en) Method of testing a semiconductor memory device
KR100336156B1 (ko) 카운터검사방법및장치와시리얼억세스메모리
US7484147B2 (en) Semiconductor integrated circuit
KR100200481B1 (ko) 테스트 회로
EP1197759B1 (en) Reliable comparison circuit in an automatic test equipment
JPH10106292A (ja) メモリ試験装置
JPH1196792A (ja) 半導体試験装置
US6687862B1 (en) Apparatus and method for fast memory fault analysis
JP2865035B2 (ja) 半導体記憶装置の試験方法
KR100253707B1 (ko) 반도체 메모리소자의 테스트장치 및 방법
KR0129918Y1 (ko) 셀프 테스트 기능을 갖는 메모리장치
JP2001052497A (ja) 半導体メモリの不良情報取得方法、半導体メモリ救済解析装置、及び半導体メモリ装置
KR100282776B1 (ko) 메모리에서 에러발생 주소검출방법
KR950006214B1 (ko) 셀프체크회로부착 패턴메모리회로
JPH1196793A (ja) 半導体メモリ試験装置
JPH1186595A (ja) 半導体メモリ試験装置
JP2003007090A (ja) メモリの不良救済解析方法・メモリ試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee