KR100297678B1

KR100297678B1 - 메모리시험장치

Info

Publication number: KR100297678B1
Application number: KR1019980700430A
Authority: KR
Inventors: 가즈오 다카노
Original assignee: 오우라 히로시; 가부시키가이샤 아드반테스트
Priority date: 1996-09-30
Filing date: 1997-09-29
Publication date: 2001-10-26
Also published as: DE19781043T1; JP3549174B2; WO1998014954A1; JPH10106292A; US5996098A; KR20000022022A

Abstract

마스크 패턴 메모리를 구비한 메모리 시험장치의 회로 구성을 간소화한다. 마스크 패턴 메모리(111)로부터 판독되는 마스크 패턴 데이터를 피시험메모리(200)의 단자의 배열에 대응하는 비트 배열로 변환하는 일없이, 직접 마스크회로(113)에 공급한다. 피시험 메모리의 단자의 배열에 대응한 비트배열의 가페일러러데이터를 논리 비교기(107)로부터 페일러러데이터 실렉터(108)에 부여하여, 이 실렉터로 가중붙임의 순서의 비트 배열로 변환된 페일러러데이터의 통과를 제어하여 마스크 회로에 부여하고, 이 마스크회로에 있어서 불량 해석 메모리(109)로의 기록을 마스크한다.

Description

메모리시험 장치

RAM 과 같은 메모리를 시험하는 메모리 시험장치는, 대충 말하면, 타이밍 발생기, 패턴 발생기, 파형 발생기, 논리비교기, 및 불량해석 메모리로 구성되어 있다. 주지하는 바와같이, 이 종류의 메모리는 반도체 집적회로소자에 의하여 구성되는 경우가 많다. 이하에서 이해를 용이하게 하기 위하여, 반도체 집적회로소자에 의하여 구성된 메모리(이하, IC 메모리라 칭함)를 시험하는 경우를 예로들어 기재하지만, IC 메모리에 한정되지 않는 것은 말할것도 없다.

패턴 발생기는, 타이밍 발생기로부터 공급되는 기준 클록(동작클록)에 응답하여, 시험하여야 할 IC 메모리(피시험 메모리)에 인가하여야할 어드레스 패턴데이터, 테스트패턴데이터, 제어신호들을 발생시키고, 또, 논리비교기에 공급되는 기대치 패턴데이터 등을 발생시킨다.

피시험 IC 메모리(일반적으로 MUT(Memory under test)라 불리운다)는, 제어신호의 인가에 의하여 테스트 패턴 신호의 기록 혹은 판독이 제어된다. 즉, 기록용의 제어신호가 인가 됨으로서 테스트 패턴신호가, 어드레스 패턴신호에 의하여 지정된 피시험 IC 메모리의 어드레스에, 순차로 기록되고, 또 판독용의 제어신호가 인가됨으로서, 어드레스 패턴 신호에 의하여 지정된 피시험 IC 메모리의 어드레스로부터, 기록된 테스트 패턴신호가 순차로 판독된다.

피시험 IC 메모리(이하, 단순히 피시험 메모리라고도 칭함)로부터 판독된 응답출력신호는 논리비교기에 부여되고, 이 논리비교기에 있어서 패턴발생기로부터 출력되는 기대치 패턴데이터와 논리비교된다. 비교결과가 불일치 이면, 논리비교기는 불일치를 가리키는 불량신호, 소위 페일러(FAILURE)데이터를 출력한다.

통상은, 페일러데이터 로서 고논리 레벨의 논리 「1」(H논리)을 출력한다. 이에 대하여, 비교결과가 일치이면, 논리비교기는 일치를 가리키는 양신호, 소위 패스(PASS)데이터를 출력한다. 페일러데이터가 논리 「1」이므로 패스데이터로서 저논리레벨의 논리 「0」(L논리)를 출력한다. 페일러데이터는 불량 해석메모리에 이송되고 기억된다.

불량해석메모리는 피시험 메모리와 동등의 동작속도와 기억용량을 갖고, 피시험 메모리에 인가되는 어드레스 패턴신호와 같은 어드레스 패턴신호가 이 불량해석메모리에도 인가된다. 또, 불량해석 메모리는 시험개시전에 초기화 된다. 예를들면 초기화에 의하여 불량해석 메모리의 전 어드레스에 논리 「0」가 기록되어, 피시험 메모리의 시험에 의하여 논리비교기로부터 페일러데이터가 발생되면, 불량해석메모리의, 상기 어드레스패턴 신호에 의하여 지정된 어드레스에, 논리 「1」가 기록된다. 즉, 피시험 메모리의 불량의 메모리셀의 어드레스와 같은 어드레스의 불량해석 메모리의 메모리셀에 이 불량메모리셀을 지시하는 페일러데이터(논리 「1」)가 기록된다.

1테스트 사이클이 종료된후, 불량해석 메모리에 기억된 페일러데이터의 개수, 발생위치등을 고려하여, 피시험메모리의 양부가 판단된다. 예를들면 불량구제를 위하여 이용하는 경우에는, 불량해석 메모리로부터 판독한 페일러데이터(피시험 메모리의 불량 메모리셀의 위치정보)를 집계하여, 검출한 불량 메모리 셀의 개소를 피시험메모리에 설치되어 있는 구제수단에 의하여 구제하는 것이 가능한가의 여부를 판정한다.

불량해석 메모리는, 시험시간을 짧게하여 시험효율을 좋게한다. 시험의 신뢰성을 높이는, 혹은 메모리의 수명을 길게하는 등의 이유에 의하여, 하나의 모드의 시험에 있어서 이 불량해석 메모리에 1회라도 페일러데이터가 기록되면, 후속의 별도 모드의 시험에 있어서는, 페일러데이터가 기록되어 있는 불량해석 메모리의 어드레스 위치에는 재차 페일러 데이터가 기록되지 않도록 구성하는 것이 바람직하다. 이를 위해서는, 불량해석 메모리에 기억된 페일러데이터가 갱신되는 것을 저지할 필요가 있고, 통상은, 페일러데이터가 기억된 불량해석 메모리의 메모리셀의 위치를 마스크하도록 구성하고 있다. 이를 위하여, 불량해석메모리와 함께, 페일러데이터가 기록된 메모리셀의 위치를 마스크하기 위한 메모리가 설치되어 있다. 이 메모리는 피시험 메모리와 동등의 기억용량 및 비트 폭을 갖고있고, 이 기술분야에서는 마스크패턴메모리라 불리우고 있다.

제3도에 마스크패턴 메모리를 구비한 종래의 메모리 시험장치의 일예의 구성의 개략을 도시한다. 이 메모리 시험장치(100)는 타이밍 발생기(102), 패턴 발생기(101), 파형 발생기(104), 드라이버(105), 아날로그비교기(106), 논리비교기(107), 불량해석 메모리(109)에 더하여, 패턴실렉터(103), 페일러데이터 실렉터(108), 마스크패턴메모리(111), 및 마스크 패턴 실렉터(112)를 포함한다.

타이밍 발생기(102)는 각부의 동작을 제어하는 기준클록(동작클록)을 발생하고, 패턴 발생기(101)는 이 타이밍 발생기(102)로부터 공급되는 기준클록에 응답하여 소정의 비트순서(MSB→LSB)로 메모리·테스트 패턴데이터를 발생시킨다. 이 메모리·테스트 패턴데이터는 소정의 비트순서(MSB→LSB)로 각각 발생된 어드레스패턴데이터, 테스트패턴데이터, 기대치패턴데이터등을 포함한다. 이들 데이터는 페턴실렉터(103)에 공급되어, 여기서 피시험 IC 메모리(200)의 단자의 배열에 대응한 비트배열(P1→PN)를 갖는 패턴데이터로 변환된다.

이 패턴 실렉터(103)로 부터의 패턴데이터는 파형 발생기(104)에 공급되고, 이 패턴데이터에 따른 실파형을 갖는 패턴신호가 발생된다. 파형 발생기(104)가 출력하는 패턴신호는 드라이버(105)를 통하여 피시험 IC 메모리(200)의 각단자에 부여되어, 피시험 IC 메모리(200)의 시험이 행해진다.

피시험 IC 메모리(200)로부터 판독된 응답출력신호는 아날로그 비교기(106)에 공급되고, 여기서 응답출력신호의 논리가 소정의 전압치를 갖고 있는가 여부가 판정된다. 이 아날로그 비교기(106)로부터 출력되는 비교결과의 데이터는, 패턴실렉터(103)로부터 공급되는 기대치 패턴데이터와 함께, 논리비교기(107)에 입력되어, 양데이터가 일치하고 있는가의 여부가 판정된다.

양데이터가 불일치일 때마다, 이 논리비교기(107)로부터 출력되는 페일러데이터는 페일러 데이터 실렉터(108)에 의하여 피시험 IC 메모리(200)의 단자배열에 대응한 비트배열(P1→PN)로부터 처음의 가중이 붙은 순서로 배열된 비트배열(MSB→LSB)로 되돌려진후, 불량해석 메모리(109)에 공급되어, 패턴발생기(101)로부터 직접공급되는 어드레스패턴 데이터에 의하여 지정된 어드레스 위치의 메모리셀에 기억된다. 즉, 피시험 IC 메모리(200)의 불량 메모리셀의 어드레스와 같은 어드레스의 불량해석 메모리(109)의 메모리셀에 이 불량 메모리셀을 지시하는 페일러 데이터(논리 「1」)가 기록된다.

상술한 바와 같이, 마스크 패턴메모리(111)는 피시험 메모리와 동등의 기억용량 및 비트폭을 갖고 있고, 하나의 모드의 시험에 있어서 피시험 메모리(200)에 발생한 불량의 메모리셀의 어드레스(마스크하여야 할 어드레스)를 지시하는 데이터를 같은 어드레스에 기억시키고, 후속의 별도의 모드의 시험이 실시될 때에, 패턴발생기(101)로부터 어드레스 패턴데이터가 마스크패턴메모리(111)에 공급되므로서, 기억되고 있는 불량 메모리셀의 마스크어드레스 데이터가 마스크 패턴데이터로서 판독된다.

마스크패턴메모리(111)로부터 판독된 마스크패턴데이터는 마스크패턴실렉터(112)에 의하여 그 비트배열이 소정의 가중이 붙은 순서로 배열된 비트배열(MSB→LSB)로부터 피시험 메모리(200)의 단자의 배열에 대응하는 비트배열(P1→PN)의 비교마스크 패턴데이터로 변환된후, 논리비교기(107)에 부여된다. 논리비교기(107)는, 상술한 바와 같이, 피시험메모리(200)의 각단자로부터 판독된 응답출력신호와 패턴 실렉터(103)로부터의 기대치 패턴데이터와의 논리비교 동작을 실행하지만, 비교마스크패턴데이터가 공급되면, 이 데이터에 의하여 지정된 어드레스에 대하여는 논리 비교동작을 실행하지 않도록 제어된다. 그 결과, 비교마스크 패턴데이터에 의하여 지정된 어드레스에 대하여는, 논리비교기(107)로부터 페일러데이터가 출력되지 않으므로 불량해석메모리(109)의 대응하는 어드레스에 기억된 페일러데이터는 갱신되지 않는다.

상기 종래의 마스크패턴 메모리(111)를 구비한 메모리시험장치(100)는 논리비교기(107)에 비교마스크 패턴데이터를 공급함으로서 마스크동작을 행하게 하고 있다. 따라서, 마스크 패턴 메모리(111)로부터 판독된 마스크 패턴데이터를 마스크 패턴 실렉터(112)에 공급하고, 소정의 가중이 붙은 순서로 배열된 비트배열(MSB→LSB)로부터 피시험메모리(200)의 단자의 배열에 대응한 비트배열(P1→PN)로 변환하여야 한다.

마스크 패턴 실렉터(112)는 각종의 규격의 피시험메모리의 단자배열에 대응한 비트배열을 선택하여야 하므로 그 회로구성은 대규모로 된다. 이 때문에 메모리시험장치의 전체의 구성도 대규모로 되고, 동시에 제조 코스트가 높아진다는 결점이 있다.

특히, 최근의 경향으로서 피시험 메모리의 단자수는 증가의 경향에 있고, 동시에 비트수도 증대하고 있으므로, 마스크패턴실렉터(112)의 회로 구성은 점점 대규모화되어 메모리 시험장치 전체가 대형으로 되고, 동시에 제조 코스트가 점점 높아진다는 좋지않는 경우가 있다.

본 발명은, 예를들면 기록·판독 가능한 RAM(랜덤 액세스 메모리, 이하, RAM이라 칭함)이라 불리고 있는 메모리를 시험하는 메모리 시험장치에 관하고, 상세히 말하면 마스크 패턴 메모리를 구비한 메모리 시험장치의 개량에 관한다.

제1도는 본 발명에 의한 메모리 시험장치의 일실시예의 구성을 개략적으로 도시 하는 블록도.

제2도는 제1도에 도시하는 메모리 시험장치의 요부의 회로구성의 1구체예를 도시 하는 블록도.

제3도는 종래의 마스크 패턴 메모리를 구비한 메모리 시험장치의 일예를 도시하는 블록도.

본 발명의 목적은, 마스크 패턴 실렉터를 사용하는 일 없이 마스크동작을 실행할 수 있고, 따라서, 구성이 간소화된 마스크 패턴메모리를 구비한 메모리 시험장치를 제공하는 것이다.

본 발명에 의하면 소정의 가중이 붙은 순서에 따라서 비트 배열된 적어도 어드레스 패턴데이터 및 테스트패턴 데이터를 출력하는 패턴발생기와, 이 패턴발생기로부터 출력되는 어드레스 패턴 데이터 및 테스트패턴 데이터의 비트배열을 피시험메모리의 단자의 배열에 따르는 비트배열로 변환하는 패턴 실렉터와, 이 패턴실렉터에 의하여 변환된 어드레스 패턴데이터 및 테스트패턴데이터를 각각 실파형을 갖는 어드레스 패턴신호 및 테스트패턴 신호로 변환하는 파형발생기와, 이 파형발생기로부터 출력되는 어드레스 패턴 신호 및 테스트패턴 신호를 피시험 메모리에 부여하는 수단과, 피시험 메모리로부터 판독된 응답출력 신호와 상기 패턴발생기로부터 출력되는 기대치 패턴데이터를 논리비교하는 논리비교기와, 이 논리비교기로부터 출력되는 페일러데이터의 비트배열을 상기 피시험 메모리의 단자의 배열에 따르는 비트배열로부터 상기 가중이 붙은 순서에 따르는 비트배열로 되돌리는 페일러데이터 실렉터와, 피시험메모리와 동일 어드레스공간을 갖고 상기 논리비교기로부터 출력되는 페일러데이터를 페일러가 발생한 피시험 메모리의 메모리셀과 같은 어드레스에 기억하는 불량해석 메모리와, 피시험 메모리와 동일 어드레스공간을 갖고 상기 불량해석 메모리에 기억된 페일러데이터의 어드레스와 같은 어드레스의 메모리셀 위치에 페일러데이터를 마스크하기 위한 마스크 데이터를 기억하는 마스크메모리와, 이 마스크메모리로부터 판독된 마스크데이터에 의하여 상기 페일러데이터실렉터로부터 상기 불량해석메모리에 공급되는 페일러데이터내의 상기 마스크데이터와 같은 어드레스의 페일러 데이터의 통과를 저지하는 마스크회로를 구비하는 메모리 시험장치가 제공되어, 상기 목적은 달성된다.

즉, 본 발명은, 상기 마스크 메모리로부터 판독되는 마스크 데이터에 의하여, 직접 상기 마스크회로를 제어하고, 상기 불량해석 메모리에 기록되는 페일러데이터의 통과를 제어하고, 마스크동작을 행하도록 구성한 점을 특징으로 하는 것이다.

바람직한 실시예에 있어서는, 상기 피시험 메모리로부터 판독되는 응답 출력신호의 논리치가 소정의 전압치를 갖는가의 여부를 판정하는 아날로그 비교기를 더욱더 포함하고, 이 아날로그 비교기의 비교결과의 데이터가 상기 논리 비교회로에 공급된다.

또, 상기 패턴 발생기로부터 출력되는 기대치 패턴데이터는, 그 비트 배열이 상기 패턴 실렉터에 의하여 피시험 메모리의 단자의 배열에 따르는 비트배열로 변환된후, 상기 논리비교기에 공급되어, 피시험 메모리로부터 판독된 응답출력신호와 논리비교된다.

상기 구성에 의하면, 논리비교기에 있어서 마스크 동작을 행하지 않으므로, 모든 비교결과가 논리비교기로부터 페일러 데이터로서 출력된다. 이 가페일러 데이터는 페일러데이터 실렉터에 공급되어 본래의 가중이 붙은 순서에 따라 배열된 비트배열로 되돌려진후, 마스크회로에 부여되므로, 마스크메모리로부터 판독된 마스크데이터를 그대로 마스크동작을 행하기 위한 제어신호로서 이용할 수가 있다. 따라서, 종래예에서는 필수의 구성요소이었던 큰 회로규모의 마스크 패턴 실렉터는 완전히 불필요하게 되고, 메모리 시험 장치 전체의 구성이 간소화됨과 동시에 염가로 된다.

이하, 본 발명의 실시예에 대하여 제1도 및 제2도를 참조하여 상세히 설명한다.

제1도는 본 발명에 의한 메모리 시험 장치의 일실시예의 구성을 개략적으로 도시하는 블록도이다. 상기 제3도에 도시한 메모리 시험장치의 소자, 회로 등과 대응하는 곳에는 동일부호를 붙이고, 필요가 없는한 이들의 설명을 생략한다.

이 실시예에서는 불량해석메모리(109)와 페일러데이터 실렉터(108)와의 사이에 마스크회로(113)를 설치하고, 이 마스크회로(113)의 한쪽의 입력단자에 마스크패턴메모리(111)로부터 판독된 마스크패턴데이터를 그대로 입력한다. 마스크회로(113)의 다른편의 입력단자에는 페일 데이터 실렉터(108)로부터 출력되는 가페일러 데이터를 입력한다. 마스크회로(113)는, 예를들면 그 일구체예를 제2도에 도시하는 바와같이, 마스크패턴메모리(111)로부터 판독되는 마스크패턴데이터 및 페일러데이터 실렉터(108)로부터 출력되는 가페일 데이터의 비트수와 동수의 앤드게이트(113A~113N)에 의하여 구성할 수가 있다. 이들 앤드게이트(113A∼113N)의 각한쪽의 입력단자는 극성반전입력단자이고, 이들 극성반전입력단자에는 마스크 패턴 메모리(111)로부터 판독되는 마스크 패턴데이터의 대응하는 비트가 각각 공급된다.

이미 설명한 바와같이 마스크패턴 메모리(111)는 피시험 메모리(200)와 동등의 기억용량 및 비트폭을 갖고, 하나의 모드의 시험에 있어서 피시험 메모리(200)에 발생한 불량의 메모리셀의 어드레스(마스크하여야 할 어드레스)를 가리키는 데이터를 같은 어드레스에 기억하고 있다. 그리고, 후속의 별도의 모드의 시험이 실시될 때에, 패턴발생기(101)로부터 어드레스 패턴데이터가 마스크 패턴 메모리(111)에 공급되므로써, 기억되고 있는 불량 메모리 셀의 마스크어드레스 데이터가 마스크 패턴데이터로서 판독된다.

마스크 패턴 메모리(111)에 기록되는 마스크 어드레스데이터를 예를들면 논리 「1」(H논리)라 하면, 마스크 어드레스 데이터가 액세스되었을 때에 판독되는 마스크 패턴 데이터의 비트는 H 논리로 된다. 이 H논리의 마스크 패턴데이터의 비트는 앤드게이트(113A∼113N) 내의 대응하는 앤드게이트의 극성 반전입력단자에 공급되므로서, 앤드게이트(113A∼113N)는 마스크 어드레스데이터가 공급된 것만이 폐쇄된다.

따라서 앤드 게이트(113A∼113N)내의 H 논리가 부여된 앤드 게이트의 다른한쪽의 입력단자에 공급된 가페일 데이터는 앤드게이트를 통과할수 없으므로, 불량해석 메모리(109)의 페일러데이터가 기억되어 있는 어드레스의 메모리 셀에는 새로운 페일러데이터가 기록되지 않는다. 즉, 불량해석메모리(109)에 기억되어 있는 페일러데이터의 갱신을 저지할 수가 있다.

이상 설명한 바와같이, 본 발명의 바람직한 실시예에 의하면, 페일러데이터실렉터(108)에 있어서, 피시험메모리(200)의 단자의 배열순서에 따라 비트위치가 규정된 가페일러데이터를, 패턴발생기(101)가 출력한 어드레스패턴 데이터와 테스트 패턴데이터의 비트위치의 배열로 변환시켜, 이 비트위치의 배열이 변환된 가페일 데이터를 마스크회로(113)에 공급시키고, 여기서 마스크 패턴메모리(111)로부터 판독되는 마스크패턴 데이터에 의하여 페일러러데이터의 마스크 동작을 행하게 하는 구성으로 하였으므로, 종래 필요로 되었던 마스크 패턴 실렉터(112)는 불필요로 된다.

따라서, 회로 규모가 큰 마스크 패턴 실렉터를 사용할 필요가 없으므로, 메모리 시험장치(100)의 전체의 구성을 간소화 할 수가 있고, 이로서 장치의 소형화 및 코스트다운도 가능하게 된다는 이점이 얻어진다.

더구나, 상기 실시예는 IC 메모리를 시험하는 경우를 예로들어 기재하였지만, 본 발명에 의한 메모리 시험장치는 IC 메모리 이외의 메모리 시험에도 사용할 수 있어, 꼭 같은 작용효과가 얻어진다는 것은 말할것도 없다.

Claims

소정의 가중이 붙은 순서에 따라서 비트 배열된 적어도 어드레스 패턴 데이터 및 테스트 패턴 데이터를 출력하는 패턴 발생기와, 이 패턴발생기로부터 출력되는 어드레스 패턴데이터 및 테스트 패턴데이터의 비트배열을, 피시험 메모리의 단자의 배열에 따르는 비트배열로 변환하는 패턴 실렉터와, 이 패턴실렉터에 의하여 변환된 어드레스 패턴데이터 및 테스트패턴 데이터를 각각 실파형을 갖는 어드레스 패턴 신호 및 테스트 패턴신호로 변환하는 파형발생기와, 이 파형발생기로부터 출력되는 어드레스 패턴 신호 및 테스트패턴 신호를 피시험 메모리에 부여하는 수단과, 피시험 메모리로부터 판독된 응답출력 신호와 상기패턴 발생기로부터 출력되는 기대치 패턴 데이터를 논리비교하는 논리비교기와, 이 논리비교기로부터 출력되는 페일러러데이터의 비트 배열을 상기 피시험메모리의 단자의 배열에 따르는 비트 배열로부터 상기 가중이 붙은 순서에 따르는 비트배열로 되돌리는 페일러러데이터 실렉터와, 피시험메모리와 동일어드레스공간을 갖고, 상기 논리 비교기로부터 출력되는 페일러러데이터를, 페일러러가 발생한 피시험 메모리셀과 같은 어드레스에 기억하는 불량해석 메모리와, 피시험 메모리와 동일 어드레스 공간을 갖고, 상기 불량해석 메모리에 기억된 페일러러 데이터의 어드레스와 같은 어드레스의 메모리셀 위치에 페일러러데이터를 마스크하기 위한 마스크데이터를 기억하는 마스크 메모리와, 이 마스크 메모리로부터 판독된 마스크데이터에 의하여 상기 페일러러데이터 실렉터로부터 상기 불량해석 메모리에 공급되는 페일러러 데이터내의 상기 마스크데이터와 같은 어드레스의 페일러러 데이터의 통과를 저지하는 마스크회로를 구비하는 것을 특징으로 하는 메모리 시험장치.
제1항에 있어서, 상기 피시험 메모리로부터 판독되는 응답 출력신호의 논리치가 소정의 전압치를 갖는가의 여부를 판정하는 아날로그 비교기를 더욱더 포함하고, 이 아날로그 비교기의 비교결과의 데이터가 상기 논리비교회로에 공급되는 것을 특징으로 하는 메모리 시험장치.
제1항에 있어서, 상기 패턴발생기로부터 출력되는 기대치 패턴 데이터는, 그 비트배열이 상기 패턴 실렉터에 의하여 피시험 메모리의 단자의 배열에 따르는 비트배열로 변환된 후, 상기 논리비교기에 공급되어, 피시험 메모리로부터 판독된 응답출력 신호와 논리비교되는 것을 특징으로 하는 메모리 시험장치.
제1항에 있어서, 상기 마스크 메모리는, 피시험 메모리와 동등의 기억용량 및 비트폭을 갖고, 하나의 모드 시험에 있어서 피시험메모리에 발생한 불량의 메모리셀의 어드레스를 나타내는 데이터를 같은 어드레스에 기억하고 있는 것을 특징으로 하는 메모리 시험장치.
제1항에 있어서, 상기 마스크 회로는, 상기 마스크 메모리로부터 판독되는 마스크데이터 및 상기 페일러 데이터 실렉터로부터 출력되는 페일러러데이터의 비트수와 동수의 앤드 게이트에 의하여 구성되어 있고, 이들 앤드게이트의 각각의 한쪽의 입력단자는 극성반전 입력단자이고, 이들 극성반전 입력단자에 상기 마스크메모리로부터 판독되는 마스크 데이터의 대응하는 비트가 각각 공급되는 것을 특징으로 하는 메모리 시험장치.