DE69727765T2 - Verfahren und Vorrichtung zur Prüfung eines Zählers und diesen enthaltender serieller Zugriffspeicher - Google Patents

Verfahren und Vorrichtung zur Prüfung eines Zählers und diesen enthaltender serieller Zugriffspeicher Download PDF

Info

Publication number
DE69727765T2
DE69727765T2 DE1997627765 DE69727765T DE69727765T2 DE 69727765 T2 DE69727765 T2 DE 69727765T2 DE 1997627765 DE1997627765 DE 1997627765 DE 69727765 T DE69727765 T DE 69727765T DE 69727765 T2 DE69727765 T2 DE 69727765T2
Authority
DE
Germany
Prior art keywords
counter
memory
reset
terminal
address counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1997627765
Other languages
English (en)
Other versions
DE69727765D1 (de
Inventor
Itsuro c/o Miyazaki-shi Iwakiri
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of DE69727765D1 publication Critical patent/DE69727765D1/de
Application granted granted Critical
Publication of DE69727765T2 publication Critical patent/DE69727765T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318522Test of Sequential circuits
    • G01R31/318527Test of counters
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/003Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation in serial memories
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/88Monitoring involving counting

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Description

  • TECHNISCHES GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zum Prüfen bzw. Testen eines Zählers, der für einen Speicher mit seriellem Zugriff verwendet wird, und einen Speicher mit seriellem Zugriff selbst.
  • HINTERGRUND DER ERFINDUNG
  • Allgemein ist ein Speicher mit seriellem Zugriff eine Art von Computerspeicher, in welchem Daten nur in derselben Reihenfolge verfügbar sind, wie sie ursprünglich gespeichert sind. Der Speicher mit seriellem Zugriff enthält einen Adressenzähler, der allgemein eine anfängliche Speicheradresse inkrementiert, wenn ein Block von Daten in die Speicherstellen transferiert wird, die durch den Zähler angezeigt werden. Herkömmlich ist ein Test bzw. eine Prüfung des Adressenzählers unter Verwendung eines Lesen-Modifizieren-Schreiben-Schemas durchgeführt worden, um eine Degeneration von Speicherzellen herauszufinden. Beim Test werden vorbestimmte Daten in jede Speicherzelle geschrieben und werden dann andere Daten erneut in dieselbe Adresse der Speicherzelle geschrieben. Beispielsweise werden Daten von "0" in jede Speicherzelle geschrieben, während der Adressenzähler inkrementiert wird, und dann wird der Adressenzähler auf "0" zurückgesetzt, und dann werden Daten von "1" erneut in dieselbe Adresse der Speicherzelle geschrieben, während der Adressenzähler inkrementiert wird.
  • In diesem Fall speichern dann, wenn der Adressenzähler nicht in einer Reihenfolge inkrementiert wird, wenn die Daten für ein erneutes Schreiben gelesen werden, einige Speicherzellen Daten von "1" und speichern die anderen Speicherzellen Daten von "0". Die Daten in den Speicherzellen werden wieder in derselben Reihenfolge bzw. Sequenz wie beim erneuten Schreiben gelesen. Wenn alle gelesenen Daten "1" sind, wird entschieden, dass der Adressenzähler normal arbeitet; jedoch wird dann, wenn einige Daten von "0" in den gelesenen Daten enthalten sind, entschieden, dass der Adressenzähler nicht normal arbeitet und einige Adressen degeneriert sind. Ein Speicher mit seriellem Zugriff, der einen Adressenzähler mit degenerierten Adressen enthält, wird als defektes Produkt zurückgewiesen.
  • In jüngster Zeit wird ein solcher Speicher mit seriellem Zugriff in größer werdendem Umfang derart, dass er eine große Kapazität hat, und daher dauert es eine lange Zeit, den Lese/Schreib-Test für jede Speicherzelle durchzuführen. Als Ergebnis wird es schwierig, die Produktivität des Speichers mit seriellem Zugriff zu verbessern. Zusätzlich kann es dann, wenn entschieden wird, dass der Speicher mit seriellem Zugriff defekt ist, nicht bekannt sein, ob das Problem bei dem Adressenzähler oder bei anderen Vorrichtungen im Speicher liegt.
  • US 4,991,185 beschreibt ein Verfahren zum Testen bzw. Prüfen eines programmierbaren n-Bit-Zählers und einen solchen Zähler, der zum Testen konfiguriert ist, wobei jedes Bit des Zählers auf einen Anfangszustand (0) eingestellt wird, ein anderer Zustand in ein Übertragsbit des Zählers geladen wird und der Zähler iterativ verdoppelt wird, bis eine Ausgabe des Zählers den anderen Zustand annimmt, um dadurch zuzulassen, dass der Zähler in n+1 Iterationen vollständig getestet wird. Zum Einsparen von Kosten ist der Zähler mit der Testkonfiguration ohne ein Erfordern von externen Hardwarekomponenten versehen.
  • AUFGABEN DER ERFINDUNG
  • Demgemäß ist es eine Aufgabe der Erfindung, ein Verfahren zum Prüfen bzw. Testen eines Zählers bereitzustellen, wodurch der Zähler in kurzer Zeit auf einfache Weise und genau getestet werden kann.
  • Eine weitere Aufgabe der Erfindung besteht im Bereitstellen einer Vorrichtung zum Testen eines Zählers, welche den Zähler in kurzer Zeit auf einfache Weise und genau testet.
  • Eine weitere Aufgabe der Erfindung besteht im Bereitstellen eines Speichers mit seriellem Zugriff, wobei ein Adressenzähler in kurzer Zeit auf einfache Weise und genau getestet werden kann, ohne einen Lese/Schreib-Prozess zu einem Speicherfeld durchzuführen.
  • Eine weitere Aufgabe der Erfindung besteht im Bereitstellen einer Kombination aus einem Speicher mit seriellem Zugriff und einem Speicherprüfgerät, wobei ein Adressenzähler in kurzer Zeit auf einfache Weise und genau getestet werden kann, ohne einen Lese/Schreib-Prozess zu einem Speicherfeld durchzuführen.
  • Zusätzliche Aufgaben, Vorteile und neue Merkmale der Erfindung werden teilweise in der folgenden Beschreibung vorgestellt werden und werden teilweise Fachleuten auf dem Gebiet bei einer Untersuchung des Folgenden offensichtlich werden oder können durch Ausführen der Erfindung gelernt werden. Die Aufgaben und Vorteile der Erfindung können mittels der Instrumentarien und Kombinationen realisiert und erreicht werden, die insbesondere in den beigefügten Ansprüchen aufgezeigt sind.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Gemäß der vorliegenden Erfindung sind ein Verfahren zum Testen bzw. Prüfen eines Zählers, wie es im Anspruch 1 definiert ist, und eine Zähler-Prüfvorrichtung, wie sie im Anspruch 3 definiert ist, zur Verfügung gestellt.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Blockdiagramm, das einen Speicher mit seriellem Zugriff und ein Speicherprüfgerät gemäß einem ersten bevorzugten Ausführungsbeispiel der Erfindung zeigt.
  • 2 ist ein Blockdiagramm, das das Speicherprüfgerät zeigt.
  • 3 ist ein Ablaufdiagramm, das den Betrieb des ersten bevorzugten Ausführungsbeispiels zeigt.
  • 4 ist ein Zeitdiagramm, das den Betrieb des ersten bevorzugten Ausführungsbeispiels zeigt.
  • 5 ist ein Blockdiagramm, das einen Speicher mit seriellem Zugriff und ein Speicherprüfgerät gemäß einem zweiten bevorzugten Ausführungsbeispiel der Erfindung zeigt.
  • 6 ist ein Blockdiagramm, das einen Speicher mit seriellem Zugriff und ein Speicherprüfgerät gemäß einem dritten bevorzugten Ausführungsbeispiel der Erfindung zeigt.
  • DETAILLIERTE OFFENBARUNG DER ERFINDUNG
  • 1 zeigt einen Speicher mit seriellem Zugriff 101 und ein Speicherprüfgerät 102 gemäß einem ersten bevorzugten Ausführungsbeispiel der Erfindung. Der Speicher mit seriellem Zugriff 101 enthält einen Adressenzähler 111, ein Speicherfeld 112 und eine Ausgangsschaltung 113. Der Speicher mit seriellem Zugriff 101 enthält weiterhin einen Rücksetzanschluss RESET, einen Ausgangsanschluss COUT, einen Datenausgangsanschluss DOUT, einen Prüf- bzw. Testanschluss TEST und einen Taktanschluss CLK. Der Rücksetzanschluss RESET ist an das Speicherprüfgerät 102 und den Adressenzähler 111 angeschlossen. Jeder von dem Ausgangsanschluss COUT und dem Datenausgangsanschluss DOUT ist an das Speicherprüfgerät 102 und die Ausgangsschaltung 113 angeschlossen. Der Testanschluss TEST ist an das Speicherprüfgerät 102 und die Ausgangsschaltung 113 angeschlossen. Der Taktanschluss CLK ist an das Speicherprüfgerät 102 und den Adressenzähler 111 angeschlossen. Die Ausgangsschaltung 113 ist an den Adressenzähler 111 und das Speicherfeld 112 angeschlossen.
  • Das Speicherfeld 112 führt Daten zur Ausgangsschaltung 113 zu. Der Adressenzähler 111 adressiert das Speicherfeld 112, wenn ein Leseprozess und ein Schreibprozess durchgeführt werden. Der Adressenzähler 111 ist von einem 10-Bit-Typ, welcher von einem Null-Wert aus synchron zu Takten inkrementiert wird, die vom Taktanschluss CLK zugeführt werden. Der Adressenzähler 111 gibt ein Übertragssignal ÜBERTRAG in Reaktion auf den 1024-ten Takt (CLK) aus.
  • In Reaktion auf ein über den Testanschluss TEST vom Speicherprüfgerät 102 zugeführtes Testsignal wählt die Ausgangsschaltung 113 eines von zwei Ausgangssignalen des Übertrags (ÜBERTRAG), der vom Adressenzähler 111 zugeführt wird, und der Daten (DATEN), die vom Speicherfeld 112 zugeführt werden, aus. Genauer gesagt wird beispielsweise der Testanschluss TEST auf niedrig eingestellt, wenn der Adressenzähler 111 zu testen ist, und wird das vom Adressenzähler 111 ausgegebene Übertragssignal ÜBERTRAG vom Ausgangsanschluss (COUT) zum Speicherprüfgerät 102 zugeführt. Andererseits wird der Testanschluss TEST auf hoch eingestellt, wenn der Adressenzähler 111 nicht getestet wird, und werden die vom Speicherfeld 112 ausgegebenen Daten (DATEN) vom Datenausgangsanschluss DOUT zum Speicherprüfgerät 102 zugeführt.
  • 2 zeigt die Struktur des Speicherprüfgeräts 102, das eine Rücksetzschaltung 120, eine Testfreigabeschaltung 122, einen Taktgenerator 124, eine Zählerschaltung 126 und einen Komparator 128 enthält. Die Rücksetzschaltung 120 ist an den Rücksetzanschluss RESET des Speichers mit seriellem Zugriff 101 angeschlossen, um ein Rücksetzsignal dorthin zuzuführen. Die Testfreigabeschaltung 122 ist an den Testanschluss TEST des Speichers mit seriellem Zugriff 101 angeschlossen, um ein Testfreigabesignal dorthin zuzuführen. Der Taktgenerator 124 ist an den Taktanschluss CLK des Speichers mit seriellem Zugriff 101 und die Zählerschaltung 126 angeschlossen, so dass Taktsignale zu beiden von ihnen zugeführt werden. Die Zählerschaltung 126 ist an den Übertrags-Ausgangsanschluss COUT des Speichers mit seriellem Zugriff 101 und den Komparator 128 angeschlossen. Der Zähler 126 ist entworfen, um die Anzahl von Takten zu zählen, seit der Adressenzähler 111 auf einen Anfangswert eingestellt ist und bis das Übertragssignal ÜBERTRAG von dort zugeführt wird. Der durch die Zählerschaltung 126 gezählte Wert wird hierin nachfolgend "aktueller Zählwert (An)" genannt. Der Komparator 128 ist entworfen, um den aktuellen Zählwert mit einem Referenzwert "Rn" zu vergleichen, der im Voraus berechnet wird. Der Referenzwert "Rn" wird durch vorheriges Berechnen der Anzahl von Takten erhalten, die vom Anfangswert des Adressenzählers 111 bis zur Ausgabe des Übertrags vom Zähler 111 zur Verfügung zu stellen sind.
  • Als nächstes wird der Betrieb des Adressenzählers 111 in Zusammenhang mit einem Ablaufdiagramm und einem Zeitdiagramm beschrieben, die jeweils in den 3 und 4 gezeigt sind. Zuerst wird zum Starten des Tests des Adressenzählers 111 der Testanschluss (TEST) auf niedrig eingestellt. Als nächstes wird der Rücksetzanschluss (RESET) bezüglich des Zustands von hoch zu niedrig geändert, um den Adressenzähler 111 auf Null rückzusetzen. Danach führt das Speicherprüfgerät 102 die Takte zum Speicher mit seriellem Zugriff 101 zu, um den Adressenzähler 111 einzeln nacheinander synchron zu den Takten zu inkrementieren. Wie es zuvor angegeben ist, gibt der Adressenzähler 111 das Übertragssignal ÜBERTRAG in Reaktion auf den 1024-ten Takt aus, weil der Adressenzähler 111 von einem 10-Bit-Typ ist. Das Übertragssignal ÜBERTRAG wird vom Übertrags-Ausgangsanschluss COUT zur Zählerschaltung 126 des Speicherprüfgeräts 102 ausgegeben.
  • Im Speicherprüfgerät 102 zählt die Zählerschaltung 126 die Takte aufwärts, die von dem Taktgenerator 124 zugeführt werden, um den aktuellen Zählwert "An" zur Verfügung zu stellen, der durch Zählen der Takte erhalten wird, bis das Übertragssignal ÜBERTRAG vom Übertrags-Ausgangsanschluss COUT ausgegeben wird. Der Komparator 128 vergleicht den aktuellen Zählwert "An", der von der Zählerschaltung 126 zugeführt wird, mit dem Referenzwert "Rn", der durch Berechnen der Anzahl der Takte erhalten wird, seit der Anfangswert (Null) im Adressenzähler 111 eingestellt ist und bis das Übertragssignal (ÜBERTRAG) daraus ausgegeben wird. Auf der Basis des Ergebnisses des Vergleichs entscheidet das Speicherprüfgerät 102, ob der Adressenzähler 111 normal arbeitet oder nicht.
  • Wenn der Adressenzähler 111 normal arbeitet, ist der aktuelle Zählwert "An" identisch zum im Voraus berechneten Referenzwert "Rn".
  • Andererseits, nämlich dann, wenn der Adressenzähler 111 nicht normal arbeitet, ist der aktuelle Zählwert "An" unterschiedlich vom zuvor berechneten Referenzwert "Rn". Demgemäß kann der Adressenzähler 111 auf einfache Weise in kurzer Zeit getestet werden, ohne einen Lese/Schreib-Prozess zum Speicherfeld 112 durchzuführen.
  • 5 zeigt einen Speicher mit seriellem Zugriff 201 und ein Speicherprüfgerät 202 gemäß einem zweiten Ausführungsbeispiel der Erfindung. Der Speicher mit seriellem Zugriff 201 enthält einen Adressenzähler 211, ein Speicherfeld 212 und eine Ausgangsschaltung 213. Der Speicher mit seriellem Zugriff 201 enthält weiterhin einen Rücksetzanschluss RESET, einen Datenausgangsanschluss DOUT, einen Testanschluss TEST und einen Taktanschluss CLK. Der Speicher mit seriellem Zugriff 201 ist nicht mit einem Übertrags-Ausgangsanschluss versehen. Der Rücksetzanschluss RESET ist an das Speicherprüfgerät 202 und den Adressenzähler 211 angeschlossen. Der Datenausgangsanschluss DOUT ist an das Speicherprüfgerät 202 und die Ausgangsschaltung 213 angeschlossen. Der Testanschluss TEST ist an das Speicherprüfgerät 202 und die Ausgangsschaltung 213 angeschlossen. Der Taktanschluss CLK ist an das Speicherprüfgerät 202 und den Adressenzähler 211 angeschlossen. die Ausgangsschaltung 213 ist an den Adressenzähler 211 und das Speicherfeld 212 angeschlossen. Der Unterschied zwischen dem ersten und dem zweiten Ausführungsbeispiel besteht darin, dass ein Übertragssignal ÜBERTRAG und ein Datensignal DATEN, die durch die Ausgangsschaltung 213 auszuwählen sind, vom gemeinsamen Datenausgangsanschluss DOUT ausgegeben werden.
  • Der Grundbetrieb des zweiten bevorzugten Ausführungsbeispiels ist derselbe wie beim ersten bevorzugten Ausführungsbeispiel, das in 1 gezeigt ist. Der Adressenzähler 211 wird in Reaktion auf ein Rücksetzsignal auf Null rückgesetzt und wird einzeln nacheinander synchron zu Takten inkrementiert. Dann wird der aktuelle Zählwert mit dem zuvor berechneten Referenzwert verglichen, um zu entscheiden, ob der Adressenzähler 211 normal arbeitet oder nicht. Zum Starten eines Tests des Adressenzählers 211 wird beim zweiten Ausführungsbeispiel ein Signal mit niedrigem Pegel vom Speicherprüfgerät 202 zum Testanschluss TEST des Speichers mit seriellem Zugriff 201 zugeführt, um die Ausgangsschaltung 213 zu sperren. In Reaktion auf das Testsignal führt die Ausgangsschaltung 213 eine Umschaltoperation durch, um zuzulassen, dass das Übertragssignal ÜBERTRAG von dem Datenausgangsanschluss DOUT ausgegeben wird. Anders ausgedrückt wird während des Tests das Übertragssignal ÜBERTRAG vom Datenausgangsanschluss DOUT zum Speicherprüfgerät 202 ausgegeben.
  • Wenn der Test des Adressenzählers 211 nicht durchgeführt wird, werden die vom Speicherfeld 212 ausgegebenen Daten (DATEN) vom Datenausgangsanschluss DOUT zum Speicherprüfgerät 202 zugeführt. Beim zweiten Ausführungsbeispiel werden das Übertragssignal ÜBERTRAG, das während des Tests auszugeben ist, und die Daten (DATEN), die während des Nichttestens auszugeben sind, über denselben Anschluss DOUT übertragen. Als Ergebnis kann die Gesamtanzahl von Anschlüssen des Speichers mit seriellem Zugriff 201 erniedrigt werden.
  • 6 zeigt einen Speicher mit seriellem Zugriff 301 und ein Speicherprüfgerät 302 gemäß einem dritten bevorzugten Ausführungsbeispiel der Erfindung. Der Speicher mit seriellem Zugriff 301 enthält einen Adressenzähler 311, ein Speicherfeld 312, eine Ausgangsschaltung 313 und ein Adressenregister 314. Der Speicher mit seriellem Zugriff 301 enthält weiterhin einen Rücksetzanschluss RESET, einen Voreinstellanschluss PRESET, einen Datenausgangsanschluss DOUT, einen Testanschluss TEST und einen Taktanschluss CLK. Der Speicher mit seriellem Zugriff 301 ist nicht mit einem Übertrags-Ausgangsanschluss versehen. Der Rücksetzanschluss RESET ist an das Speicherprüfgerät 302 und das Adressenregister 314 angeschlossen. Der Voreinstellanschluss PRESET ist an das Speicherprüfgerät 302 und das Adressenregister 314 angeschlossen. Der Datenausgangsanschluss DOUT ist an das Speicherprüfgerät 302 und die Ausgangsschaltung 313 angeschlossen. Der Testanschluss TEST ist an das Speicherprüfgerät 302 und die Ausgangsschaltung 313 angeschlossen. Der Taktanschluss CLK ist an das Spei cherprüfgerät 302 und den Adressenzähler 311 angeschlossen. Die Ausgangsschaltung 313 ist an den Adressenzähler 311 und das Speicherfeld 312 angeschlossen.
  • Der Grundbetrieb des dritten bevorzugten Ausführungsbeispiels ist derselbe wie beim ersten und beim zweiten bevorzugten Ausführungsbeispiel, die in den 1 und 5 gezeigt sind. Der Adressenzähler 311 (einschließlich des Adressenregisters 314) wird in Reaktion auf ein Rücksetzsignal auf Null rückgesetzt und wird einzeln nacheinander synchron zu Takten inkrementiert. Dann wird der aktuelle Zählwert von Takten, die gezählt werden, bis das Übertragssignal (ÜBERTRAG) ausgegeben wird, mit dem zuvor berechneten Referenzwert verglichen, um zu entscheiden, ob der Adressenzähler 311 normal arbeitet oder nicht.
  • Beim dritten Ausführungsbeispiel kann der Adressenzähler 311 auf Werte voreingestellt werden, die andere als Null sind. Das Speicherprüfgerät 302 führt eine Anfangsadresse zum Voreinstellanschluss PRESET des Speichers mit seriellem Zugriff 301 zu, so dass die Anfangsadresse im Adressenregister 314 gehalten wird. Der Adressenzähler 311 wird von der Anfangsadresse an, die vom Adressenregister 314 zugeführt wird, synchron zu den Takten (CLK) inkrementiert.
  • Beispielsweise wird dem Adressenregister 314 bei Adressen A9 bis A0 ein Signal von "1100000000" geliefert und wird der Adressenzähler 311 bei den Adressen A9 bis A0 auf "1100000000" voreingestellt. Das Speicherprüfgerät 302 berechnet die Anzahl von Takten (256), die von dem Wert von "1100000000" zu liefern sind, bis ein Übertragssignal (ÜBERTRAG) vom Adressenzähler 311 ausgegeben wird. Das Speicherprüfgerät 302 vergleicht den zuvor berechneten Referenzwert mit dem aktuellen Zählwert.
  • Wenn der aktuelle Zählwert identisch zum zuvor berechneten Referenzwert ist, wird entschieden, dass der Adressenzähler 311 für die Zeitperiode normal arbeitete, seit der Zähler voreingestellt war und bis das Übertragssignal (ÜBERTRAG) ausgegeben wurde. Sonst, nämlich dann, wenn der aktuelle Zählwert unterschiedlich vom zuvor berechneten Referenzwert ist, wird entschieden, dass der Adressenzähler 311 nicht normal arbeitete.
  • Gemäß dem dritten Ausführungsbeispiel ist das Speicherprüfgerät 302 entworfen, um den Adressenzähler 311 unter Verwendung des Adressenregister 314 voreinzustellen, so dass die Voreinstellschaltung auch untersucht werden kann.
  • Wie es zuvor beschrieben ist, bietet ein Verfahren zum Prüfen bzw. Testen eines Zählers und eines Speichers mit seriellem Zugriff gemäß der Erfindung die folgenden Vorteile: Der Zähler kann auf einfache Weise in kurzer Zeit ohne einen Lese/Schreib-Prozess zum Speicher getestet werden. Weiterhin kann die Quelle des Defekts deutlich aus dem Test des Zählers gefunden werden, weil kein Lese- und kein Schreibprozess zum Speicherfeld durchgeführt werden.
  • Bei den oben beschriebenen Ausführungsbeispielen wird der Adressenzähler (111, 211 und 311), der im Speicher mit seriellem Zugriff (101, 201 und 301) enthalten ist, getestet, jedoch ist die Erfindung auf andere Arten von Vorrichtungen anwendbar, die einen Adressenzähler enthalten, der zum Ausgeben eines Übertragssignals (ÜBERTRAG) dient. Das Speicherprüfgerät (102, 202 und 302) kann nicht nur durch Hardware sondern auch durch Software, wie beispielsweise in einem ROM gespeichert, realisiert werden.
  • Es wird verstanden werden, dass die obige Beschreibung der vorliegenden Erfindung verschiedene Modifikationen, Änderungen und Adaptionen zulassen kann.

Claims (3)

  1. Verfahren zum Prüfen eines Adressenzählers (111) in einem Speicher (101) mit seriellem Zugriff, der einen externen Rücksetzanschluss (RESET), einen externen Taktanschluss (CLK) und einen externen Ausgangsanschluss (COUT) aufweist, unter Verwendung eines externen Speicherprüfgeräts (102), wobei das Verfahren die folgenden Schritte aufweist: – Zuführen eines Rücksetzsignals vom Speicherprüfgerät (102) zum Zähler (111) über den Rücksetzanschluss (RESET), wodurch der Zähler auf einen vorbestimmten Anfangswert eingestellt wird, – Zuführen von Taktsignalen vom Speicherprüfgerät (102) über den Taktanschluss (CLK) zum Zähler (111), – Zählen der Anzahl von Taktsignalen, bis ein Übertrag vom Zähler über den Ausgangsanschluss (COUT) zum Speicherprüfgerät (102) ausgegeben wird, um einen aktuellen Zählwert zu liefern, – Vergleichen des aktuellen Zählwerts mit einem Referenzwert, der im Voraus berechnet worden ist, und – auf der Basis des Ergebnisses des Vergleichs, Entscheiden, ob der Zähler normal arbeitet oder nicht.
  2. Verfahren nach Anspruch 1, wobei der Referenzwert durch vorheriges Berechnen der Anzahl von Taktsignalen erhalten wird, die ab dem Anfangswert bis zum Ausgeben des Übertrags vom Zähler zu liefern sind.
  3. System mit einem Speicher mit seriellem Zugriff mit einem Adressenzähler (111), einem externen Rücksetzanschluss (RESET), einem externen Taktanschluss (CLK) und einem externen Ausgangsanschluss (COUT), welcher Speicher einen Übertrag über den Ausgangsanschluss ausgibt, wenn er übergelaufen ist, und einem externen Speicherprüfgerät (102) zum Prüfen des Adressenzählers (111), wobei das Speicherprüfgerät (102) folgendes aufweist: eine Rücksetzschaltung (120) zum Liefern eines Rücksetzsignals über den Rücksetzanschluss (RESET) zum Zähler (111) bei einem vorbestimmten Anfangswert, einen Taktgenerator (124) zum Liefern von Taktsignalen über den Taktanschluss (CLK) zum Zähler (111), eine Zählerschaltung (126), die in Reaktion auf die Signale die Anzahl der Taktsignale zählt, bis der Übertrag vom Zähler über den Ausgangsanschluss (COUT) zum Speicherprüfgerät (102) ausgegeben wird, um einen aktuellen Zählwert zu liefern, und einen Komparator (128), der den aktuellen Zählwert mit einem Referenzwert vergleicht, der im Voraus berechnet ist, wobei auf der Basis des Ergebnisses des Vergleichs entschieden wird, ob der Zähler (111) normal arbeitet oder nicht.
DE1997627765 1996-10-31 1997-10-31 Verfahren und Vorrichtung zur Prüfung eines Zählers und diesen enthaltender serieller Zugriffspeicher Expired - Fee Related DE69727765T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8289463A JPH10135820A (ja) 1996-10-31 1996-10-31 カウンタの動作検査方法およびシリアルアクセスメモリ
JP28946396 1996-10-31

Publications (2)

Publication Number Publication Date
DE69727765D1 DE69727765D1 (de) 2004-04-01
DE69727765T2 true DE69727765T2 (de) 2005-01-13

Family

ID=17743602

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1997627765 Expired - Fee Related DE69727765T2 (de) 1996-10-31 1997-10-31 Verfahren und Vorrichtung zur Prüfung eines Zählers und diesen enthaltender serieller Zugriffspeicher

Country Status (7)

Country Link
US (1) US5930186A (de)
EP (1) EP0840329B1 (de)
JP (1) JPH10135820A (de)
KR (1) KR100336156B1 (de)
CN (1) CN1181662A (de)
DE (1) DE69727765T2 (de)
TW (1) TW443035B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5579972B2 (ja) * 2008-08-01 2014-08-27 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及び半導体記憶装置のテスト方法
CN106992875B (zh) 2012-07-24 2023-03-03 华为技术有限公司 计数器重新配置的方法、装置和系统
CN103576074A (zh) * 2012-08-06 2014-02-12 上海海尔集成电路有限公司 实时时钟模块测试装置
EP4667952A1 (de) 2024-06-21 2025-12-24 STMicroelectronics International N.V. Verfahren zum testen eines zählers, entsprechendes verarbeitungssystem und computerprogrammprodukt

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4336448A (en) * 1980-04-18 1982-06-22 General Motors Corporation Binary counter and circuit for testing same
US4661930A (en) * 1984-08-02 1987-04-28 Texas Instruments Incorporated High speed testing of integrated circuit
US4991185A (en) * 1990-01-03 1991-02-05 Sundstrand Corporation Method of testing n-bit programmable counters
JP3100622B2 (ja) * 1990-11-20 2000-10-16 沖電気工業株式会社 同期型ダイナミックram
US5412580A (en) * 1991-07-03 1995-05-02 Hughes Aircraft Company Pseudo-random vector generated testable counter
US5473651A (en) * 1994-12-28 1995-12-05 At&T Corp. Method and apparatus for testing large embedded counters

Also Published As

Publication number Publication date
EP0840329B1 (de) 2004-02-25
TW443035B (en) 2001-06-23
CN1181662A (zh) 1998-05-13
EP0840329A1 (de) 1998-05-06
DE69727765D1 (de) 2004-04-01
KR19980033154A (ko) 1998-07-25
KR100336156B1 (ko) 2002-07-18
US5930186A (en) 1999-07-27
JPH10135820A (ja) 1998-05-22

Similar Documents

Publication Publication Date Title
DE3819425C2 (de)
DE3750597T2 (de) Geeichtes automatisches Prüfsystem.
DE69124170T2 (de) Automatisches Prüfausrüstungssystem, das eine Stiftscheibenarchitektur verwendet
DE2349324C2 (de) Verfahren zum Prüfen einer Funktionseinheit und Einrichtung zur Durchführung des Verfahrens
DE69107463T2 (de) Integrierte Schaltung, System und Verfahren zur Fehlererzeugung.
DE69127060T2 (de) Tester für integrierte Schaltungen
DE69117454T2 (de) Verfahren und Gerät für die Fehlerdiagnose während Boundary-Scantests
EP0318768B1 (de) Logikanalysator
DE3727551C2 (de)
DE3788586T2 (de) Schaltung zur Prüfung des Eingangsspannungssignals für eine halbleiterintegrierte Schaltung.
DE2556556A1 (de) Verfahren und anordnung zur speicherung von informationen ueber den ort eines oder mehrerer fehlerhafter bits in einem einzelne fehler korrigierenden halbleiter-hauptspeicher
DE3700251A1 (de) Verfahren und vorrichtung zur diagnose logischer schaltungen
DE19700513A1 (de) Mit CAD-Daten verknüpftes Halbleiterprüfsystem
DE2952631C2 (de) Schaltungsanordnung zur Diagnose einer Datenverarbeitungsanlage
DE2121330C3 (de) Verfahren und Schaltungsanordnung zum Prüfen digital arbeitender elektronischer Geräte und ihrer Bauteile
DE3879007T2 (de) Steuerkreis fuer verarbeitungsimpulse.
DE3634352A1 (de) Verfahren und anordnung zum testen von mega-bit-speicherbausteinen mit beliebigen testmustern im multi-bit-testmodus
DE10250875B4 (de) Vorrichtung und Verfahren zum Konfigurieren einer integrierten Schaltung mit eingebettetem Speicher
DE69727765T2 (de) Verfahren und Vorrichtung zur Prüfung eines Zählers und diesen enthaltender serieller Zugriffspeicher
EP0186040B1 (de) Integrierter Halbleiterspeicher
DE2433885A1 (de) Verfahren und vorrichtung zum synchronisieren eines testinstruments auf ein digitales system
DE3686073T2 (de) Logischer schaltkreis.
DE69125751T2 (de) Schaltkreis und Verfahren zur Festlegung von Verzögerungsdaten
DE10123582B4 (de) Mustergenerator für ein Halbleiterprüfsystem sowie Verfahren zur Prüfmustererzeugung
DE10112311A1 (de) Verfahren und Einrichtung zum Kalibrieren zur Korrektur von Impulsbreitenzeitfehlern beim Testen integrierter Schaltungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee