KR950006214B1 - 셀프체크회로부착 패턴메모리회로 - Google Patents
셀프체크회로부착 패턴메모리회로 Download PDFInfo
- Publication number
- KR950006214B1 KR950006214B1 KR1019910000319A KR910000319A KR950006214B1 KR 950006214 B1 KR950006214 B1 KR 950006214B1 KR 1019910000319 A KR1019910000319 A KR 1019910000319A KR 910000319 A KR910000319 A KR 910000319A KR 950006214 B1 KR950006214 B1 KR 950006214B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern memory
- inspection
- memory
- generator
- address
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명에 의한 셀프체크회로부착 패턴메모리회로의 구성도.
제2도는 본 발명에 의한 다른 셀프체크회로부착 패턴메모리회로의 구성도.
제3도는 종래기술에 의한 구성도.
* 도면의 주요부분에 대한 부호의 설명
1 : 타임발생기 2 : 검사용 타임발생기
3 : 패턴콘트롤 4 : 검사용 어드레스발생기
5A,5B : 셀렉터 6 : 검사용 데이터발생기
7 : 패턴메모리 8 : 검사용 비교기
9 : 디바이스 10 : 착오어드레스기록용메모리
본 발명은 LSI등의 디바이스를 고속으로 시험할 수 있는 셀프체크회로부착 패턴메모리회로에 대한 것이다.
최근, 디바이스의 고집적화에 따른 기능의 복잡화 및 다핀화에 수반해서 패턴 메모리의 기억용량이 크게 확장되고 있다.
이 때문에 패턴메로리의 불량검출확인에 소요되는 시간이 길어지고 있다.
다음에 종래기술의 의한 구성도를 제3도에 의해 설명한다.
제3도의 (11)은 타이밍신호발생기, (12)는 CPU, (13)은 셀렉터, (14)는 카운터, (15)는 레지스터, (16)은 패턴메모리, (17)은 레지스터, (18)은 측정되는 디바이스이다.
종래기술에 의한 패턴메모리(16)은 체크는 CPU(12)로부터 체크하고 싶은 어드레스를 카운터(14)로 호출하고, 다음에 기록데이트를 레지스터(15)에 세트해서 CPU(12)로부터의 기록신호에 따라 패턴메모리(16)에 데이터를 기록한다.
그 다음 CPU(12)로부터 카운터(14)에 다시 판독하고 싶은 어드레스를 세트해서 입력스트로브로 CPU(12)에 데이터를 판독하여, 기록데이터와 비교해서 패턴메모리(16)가 정상적으로 판독ㆍ기록할 수 있는지 없는지를 확인한다.
제3도의 패턴메모리의 체크는 CPU(12)로부터 CPU사이클에서 판독, 기록의 체크를 하고 있으므로 256핀의 256KW로 4시간 정도 걸린다.
또, 현재는 CPU(12)에서 메모리체크를 하고 있으므로 검사주파수는 CPU사이클에서 결정된다. 예를들면 기록에서 1㎲, 판독에서 3㎲정도이다.
그러나 실제로 디바이스(18)를 테스트할때는 어드레스와 입력스트로브의 세트업은 수십 ㎱로 동작한다.
이 때문에 현재의 메모리체크에서는 세트업등의 시간적요소를 포함한 고장은 검출할 수 없다.
본 발명은 소프트웨어가 아니라, 하아드웨어로 메모리를 체크하므로써 체크시간을 짧게하여 고속시험이 가능하도록 하는 것을 목적으로 한다.
이 목적을 달성하기 위하여 본 발명에서는 패턴메모리(7)의 기록 펄스를 발생하는 검사용 타이밍발생기(2)와, 패턴메모리(7)의 어드레스를 발생하는 검사용 어드레스발생기(4)와 패턴메모리(7)의 데이터를 발생하는 동시에 패턴메모리(7)의 기대치데이터를 발생하는 검사용 데이터발생기(6)와 패턴메모리(7)의 데이터출력과 검사용데이터 발생기(6)로부터의 기대치데이터를 입력으로 하는 검사용비교기(8)를 구비하고, 검사시에 패턴메모리(7)에 착오가 발생하는 검사용 어드레스발생기(4)의 카운터를 정지시킨다.
또, 패턴메모리(7)의 기록펄스를 발생하는 검사용 타이밍발생기(2)의 패턴메모리(7)의 어드레스를 발생하는 검사용어드레스발생기(4)와 패턴메모리(7)의 데이터를 발생하는 동시에, 패턴메모리(7)의 기대치데이터를 발생하는 검사용데이터발생기(6)와 패턴메모리(7)의 데이터출력과 검사용어드레스발생기(6)로 부터의 기대치데이터를 입력으로 하는 검사용비교기(8)와, 검사용비교기(8)의 출력으로부터 패턴메모리(7)의 착오를 기록하는 착오어드레스기록용메모리(10)를 구비하고, 패턴메모리(7)의 전체 어드레스를 검사한 후 메모리(10)에 기록된 고장어드레스를 다시 판독한다.
다음에 본 발명에 의한 셀프체크회로부착 패턴메모리회로의 구성도를 제1도에 따라 설명한다.
제1도의 타이밍발생기(1), 패턴콘트롤(3)은 종래기술에도 사용되고 있는 것이며, 패턴메모리(7)는 통상 메모리어레이로써 통상은 디바이스의 시험에 필요한 패턴을 기억한다.
셀렉터(5A),(5B)는 종래기술용(즉, 통상동작용)과 검사용을 절환하기 위한 것이다.
검사용타이밍발생기(6)는 패턴메모리(7)의 검사용기록펄스를 발생하고, 검사용어드레스발생기(4)는 패턴메모리(7)의 검사용어드레스를 발생한다.
검사용비교기(8)에는 패턴메모리(7)의 검사용데이터를 발생하는 동시에 패턴메모리(7)의 기대치데이터를 발생한다.
검사용비교기(8)에는 패턴메모리(7)의 데이터출력과 검사용데이터발생기(6)로 부터의 기대치데이터가 공급된다.
패턴메모리(7)를 검사할때는 셀렉터(5A)(5B)를 각각 검사용의 발생기로 절환하고, CPU버스에서 지정된 주파수에 따라 검사용타이밍발생기(2)로부터 기록펄스가 패턴메모리(7)에 보내지고, 기록동작이 행해진다.
다음에 판독동작이 행해져, 검사용데이터발생기(6)로 부터 검사용비교기(8)에 대해서 기대치데이터가 공급되고, 패턴메모리(7)의 데이터출력과 비교되어, 착오가 발생한 경우에는 검사용어드레스발생기(4)의 카운터를 정지시키고, 어느 어드레스에서 착오가 발생했는지를 CPU버스에 복귀시킨다.
다음에 본 발명에 의한 셀프체크회로부착 패턴메모리회로의 구성도를 제2도에 따라 설명한다.
제2도는 제1도에 착오어드레스기록용메모리(10)를 추가한 것으로써, 이 기록용메모리(10)는, 검사용 비교기로부터의 불일치출력이 있을 때에만 어드레스를 기어한다.
제2도에서는 전체 어드레스를 검사한 후 메모리(10)를 다시 판독하도록 해서 착오를 검출한다.
제1도에서는 착오가 발생했을때는 검사용어드레스발생기(4)의 카운터를 정지시킨다.
다음에 본 발명에 의한 다른 셀프체크회로부착 패턴메모리회로의 구성도를 제2도에 따라 설명한다.
제2도는 제1도의 구성의 외에 착오신호 기록메모리(10)를 구비하여 전체 어드레스를 검사한 후 메모리(10)를 다시 판독하도록 한 것이다.
또, 검사용으로 타이밍발생기(2)를 가지고, 기록펄스, 어드레스, 데이터의 타이밍을 변화시킬 수 있으므로, 세트업타임, 호울드타임의 한계를 검사할 수도 있다.
전체의 제어는 검사용 타이밍발생기(2)가 제어하고 있다.
본 발명에 의하면 다음과 같은 효과가 있다.
① 메모리의 체크시간을 단축할 수 있다.
② 디바이스를 테스트할 때와 동일한 주파수로 시험할 수 있으므로 고장검출이 향상된다.
③ 검사용 타이밍발생기를 가지므로써 세트업타임, 호울드타임의 한계를 검사할 수 있다.
Claims (1)
- 패턴메모리(7)의 기록펄스를 발생하는 검사용타이밍발생기(2)와 패턴메모리(7)의 어드레스를 발생하는 검사용어드레스발생기(4)와, 패턴메모리(7)의 검사데이터를 발생하는 동시에, 패턴메모리(7)의 기대치데이터를 발생하는 검사용데이터발생기(6)와, 패턴메모리(7)의 데이터출력과 검사용데이터발생기(6)로 부터의 기대치데이터를 입력으로 하는 검사용비교기(8)와, 검사용비교기(8)의 출력으로부터 패턴메모리(7)의 착오를 기록하는 착오어드레스기록용메모리(10)를 구비하고, 패턴메모리(7)의 전체 어드레스를 검산한 메모리(10)를 다시 판독하는 것을 특징으로 하는 셀프체크회로부착 패턴메모리회로.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004331A JPH03209699A (ja) | 1990-01-11 | 1990-01-11 | セルフチェック回路つきパターンメモリ回路 |
| JP90-4331 | 1990-01-11 | ||
| JP2-4331 | 1990-01-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910014952A KR910014952A (ko) | 1991-08-31 |
| KR950006214B1 true KR950006214B1 (ko) | 1995-06-12 |
Family
ID=11581466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910000319A KR950006214B1 (ko) | 1990-01-11 | 1991-01-11 | 셀프체크회로부착 패턴메모리회로 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH03209699A (ko) |
| KR (1) | KR950006214B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100297709B1 (ko) | 1998-04-21 | 2001-08-07 | 윤종용 | 다수개의메모리뱅크를구비하는반도체메모리장치의테스트방법및반도체메모리테스트장비 |
| JP2000156095A (ja) * | 1998-11-19 | 2000-06-06 | Asia Electronics Inc | 半導体メモリ試験方法及びその装置 |
-
1990
- 1990-01-11 JP JP2004331A patent/JPH03209699A/ja active Pending
-
1991
- 1991-01-11 KR KR1019910000319A patent/KR950006214B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR910014952A (ko) | 1991-08-31 |
| JPH03209699A (ja) | 1991-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3650411B2 (ja) | 自動メモリー・テスタのための冗長性アナライザ | |
| US4369511A (en) | Semiconductor memory test equipment | |
| US4460999A (en) | Memory tester having memory repair analysis under pattern generator control | |
| KR100422420B1 (ko) | 반도체장치의 테스트방법 및 시스템 | |
| US5561671A (en) | Self-diagnostic device for semiconductor memories | |
| KR20000062552A (ko) | 테스트 모드 입력 회로를 구비한 반도체 장치 | |
| JPH06295599A (ja) | 半導体記憶装置 | |
| KR100295546B1 (ko) | 반도체디바이스시험장치 | |
| KR950006214B1 (ko) | 셀프체크회로부착 패턴메모리회로 | |
| KR100200481B1 (ko) | 테스트 회로 | |
| KR970000711B1 (ko) | 프로그램가능한 출력을 갖는 집적회로칩을 검사하는 방법 및 회로 | |
| JP2000090693A (ja) | メモリ試験装置 | |
| JPH11283397A (ja) | 半導体記憶装置とその試験方法 | |
| KR100336907B1 (ko) | 메모리 시험장치 | |
| KR100336156B1 (ko) | 카운터검사방법및장치와시리얼억세스메모리 | |
| JPS61280100A (ja) | メモリ試験装置 | |
| KR0129918Y1 (ko) | 셀프 테스트 기능을 갖는 메모리장치 | |
| JPH04119434A (ja) | パリティ・エラー検出装置 | |
| JPH0238879A (ja) | 論理回路 | |
| KR920009060B1 (ko) | 메모리 시험장치 | |
| JP3165131B2 (ja) | 半導体集積回路のテスト方法及びテスト回路 | |
| JPS6153579A (ja) | 論理回路機能試験機 | |
| JPS5838879B2 (ja) | フエイルメモリ | |
| KR100224794B1 (ko) | 로오 어드레스와 컬럼 어드레스의 노이즈 마진을 테스트 하기 위한 방법 및 그 장치 | |
| KR100247173B1 (ko) | 검사기판에 장착된 소자의 임의 선택이 가능한 검사 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| NORF | Unpaid initial registration fee |