KR100247173B1 - 검사기판에 장착된 소자의 임의 선택이 가능한 검사 시스템 - Google Patents

검사기판에 장착된 소자의 임의 선택이 가능한 검사 시스템 Download PDF

Info

Publication number
KR100247173B1
KR100247173B1 KR1019970051931A KR19970051931A KR100247173B1 KR 100247173 B1 KR100247173 B1 KR 100247173B1 KR 1019970051931 A KR1019970051931 A KR 1019970051931A KR 19970051931 A KR19970051931 A KR 19970051931A KR 100247173 B1 KR100247173 B1 KR 100247173B1
Authority
KR
South Korea
Prior art keywords
data
signal
selection signal
inspection
integrated circuit
Prior art date
Application number
KR1019970051931A
Other languages
English (en)
Other versions
KR19980041934A (ko
Inventor
허경일
김태련
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970051931A priority Critical patent/KR100247173B1/ko
Priority to US08/966,532 priority patent/US6057698A/en
Priority to JP9308512A priority patent/JP3016755B2/ja
Publication of KR19980041934A publication Critical patent/KR19980041934A/ko
Application granted granted Critical
Publication of KR100247173B1 publication Critical patent/KR100247173B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56004Pattern generation

Abstract

본 발명은 번-인 검사 시스템에 관한 것으로서, 챔버에 실장된 검사기판에 장착된 복수의 집적회로 소자를 임의로 선택할 수 있는 선택신호 발생부를 구비한다. 선택신호 발생부는 외부 데이터를 번지신호에 의해 지정되는 메모리 셀에 기록하고 이 기록된 데이터를 선택신호로서 출력하는 메모리 소자와 메모리 소자에 입력되는 번지신호를 순차적으로 증가시키기 위한 카운터를 구비한다. 메모리 소자에 공급되는 데이터와 번지신호는 검사 시스템의 제어부에 의해 결정된다. 본 발명을 적용하면 검사시간이 단축되고 검사공정의 효율이 높아지며, 병합 데이터 출력모드로 동작하는 소자와 표준모드로 동작하는 소자를 하나의 검사기판을 사용하여 검사하는 것이 가능하다.

Description

검사기판에 장착된 소자의 임의 선택이 가능한 검사 시스템
본 발명은 반도체 기술에 관한 것으로서, 보다 구체적으로는 검사기판에 장착되어 있는 복수의 집적회로 소자를 임의로 선택할 수 있는 번-인 검사 시스템에 관한 것이다.
반도체 집적회로 소자는 보통 제조 후 1000 시간 내에 불량이 발생할 확률이 가장 높으며, 1000 시간이 지나면 불량이 발생할 가능성이 희박해진다. 이렇게 수명이 짧은 초기 불량소자를 미리 색출해 내기 위해 반도체 소자 제조업체에서는 소자에 열적, 전기적 스트레스를 인가하여 사용자에게 공급되는 제품의 신뢰성을 향상시키는 번-인 검사(burn-in test)가 일반적으로 행해진다.
번-인 검사는 조립공정에 의해 패키지된 소자에 대해 진행되는데, 검사방식에 따라 동적(dynamic) 번-인, 정적(static) 번-인, 모니터(monitor) 번-인이 있다. 정적 번-인은 소자에 전원전압만 공급하고 열을 인가하는 방법으로서 선형 집적회로 소자와 논리 집적회로 소자의 검사에 많이 쓰인다. 동적 번-인은 메모리 제품의 초기 불량을 검출하는 데에 주로 사용되며, 소자가 실제로 동작하고 있는 상태와 같이 전압, 신호, 데이터 등을 인가하지만 초기 불량을 가속화시키기 위하여 전압을 보다 높게 설정하여 메모리 소자에 전기적 스트레스와 열적 스트레스를 동시에 인가한다. 한편, 모니터 번-인은 소자에 전기적·열적 스트레스를 인가하여 초기 불량을 가속화시킴과 동시에 소자에서 출력되는 전기적 신호를 측정하여 소자의 기능을 검사한다.
모니터 번-인에 의하면 소자의 기능검사가 함께 행해지기 때문에 번-인 검사시간을 최적화할 수 있고 검사비용의 절감이 가능하다. 현재 모니터 번-인은 메모리 소자의 검사에 주로 사용되기 때문에 메모리 번-인이라고도 한다. 번-인 검사는 보통 하나 이상의 검사기판 각각에 많은 수의 집적회로 소자, 예컨대 128개의 소자를 장착하고, 검사기판을 온도제어가 가능한 챔버(chamber)에 집어넣고 소자에 열적 스트레스를 인가하여 초기 불량을 가속화시킨다. 한편, 검사기판에 장착된 소자에 전기적 스트레스를 인가하여 초기불량을 가속화시키기 위해서 검사장치의 신호 공급핀과 128개의 소자의 단자를 병렬로 연결하여 여러 소자에 전기적 신호를 동시에 공급한다. 이렇게 초기 불량의 가속화는 검사장치의 핀 수가 한정되어 있더라도 검사기판에 장착된 복수의 소자에 대해 한번에 진행하는 것이 가능하다. 그러나 모니터 번-인에서와 같이 소자의 기능을 검사할 때에는 소자에서 나오는 출력신호를 하나의 검사장치 핀을 사용하여 측정할 수는 없다. 기능검사에서 소자를 선택하기 위해 검사장치는 스캔신호(scan signal)를 사용하는데, 종래 모니터 번-인 장치는 동시에 하나 또는 두 개의 소자를 선택할 수밖에 없다.
스캔신호에 의해 선택되는 소자의 개수는 소자에서 출력되는 데이터의 수와 검사장치의 데이터 입력 핀 수에 의해 제한을 받지만 (예를 들어서 검사장치의 데이터 입력 핀 수가 m=a×b이고, 소자의 출력 데이터가 a 비트라면, 최대 b 개의 소자를 선택할 수 있다), 한 두개의 소자만 선택하게 되면, 검사용 기판에 장착된 소자를 모두 검사하는 데에는 장시간이 소요될 뿐만 아니라 검사공정의 효율도 떨어진다.
이러한 소자의 선택문제는 본 출원인에 의해 출원된 대한민국 특허출원 제1997-32280 호에 개시되어 있는 바와 같이 병합 데이터 출력모드와 표준동작 모드로 동작하는 집적회로 소자를 하나의 검사용 기판을 사용하여 검사하고자 할 때 특히 중요하다. 즉, 정형화된 패턴으로 일정 수량의 소자를 선택하는 것이 아니라 스캔신호의 선택패턴에 임의성을 부여하여 사용자의 선택에 따라 임의로 소자를 선택할 수 있어야 한다.
본 발명의 목적은 검사기판에 장착된 복수의 소자를 임의로 선택할 수 있는 검사 시스템을 제공하는 것이다.
본 발명의 또 다른 목적은 번-인 검사의 검사시간을 단축하고 검사공정의 효율을 높이기 위한 것이다.
도1은 본 발명에 따른 번-인 검사 시스템의 개략 블록도,
도2는 본 발명에 따른 번-인 검사에서 열적 스트레스를 소자에 인가하기 위한 온도 그래프,
도3은 본 발명에 따른 검사 시스템에 사용되는 선택신호 발생부의 블록 회로도,
도4는 검사기판에 장착된 복수의 소자와 소자의 선택을 위한 스캔신호의 연결관계를 나타내는 개략 연결도이다.
*도면의 주요부호에 대한 설명*
10; 검사 시스템 12; 제어부
14; 검사 패턴부 16; 행 번지 발생부
18; 행 번지 구동부 20; 열 번지 발생부
22; 열 번지 구동부 24; 선택신호 발생부
26; 선택신호 구동부 28; 데이터 발생부
30; 데이터 검사부 32; 데이터 구동/수신부
34; 챔버(chamber) 36; 온도 제어부
38; 검사기판
본 발명에 따른 번-인 검사 시스템은 검사기판에 장착된 소자를 선택하기 위한 선택신호 발생부를 구비하며, 선택신호 발생부는 검사하고자 하는 검사패턴에 기초하여 검사기판 상의 임의 위치에 있는 적어도 2개 이상의 소자를 임의로 선택할 수 있는 선택신호를 발생한다.
선택신호 발생부는 외부 데이터를 번지신호에 의해 지정되는 메모리 셀에 기록하고 이 기록된 데이터를 선택신호로서 출력하는 메모리 소자와 메모리 소자에 입력되는 번지신호를 순차적으로 증가시키기 위한 카운터를 구비한다. 메모리 소자에 공급되는 데이터와 번지신호는 검사 시스템의 제어부에 의해 결정된다.
본 발명에 따른 검사 시스템에서 1) 복수의 집적회로 소자가 실장되는 복수의 소켓과, 2) 데이터 구동/수신부와 연결되는 복수의 I/O단자와, 3) 데이터 구동/수신부와 연결되며, 집적회로 소자가 정상적인 표준 동작모드로 동작할 것인지, 병합 데이터 출력모드로 동작할 것인지 선택하는 모드 선택신호 단자와, 4) 데이터 구동/수신부와 연결되며, 집적회로 소자의 동작을 제어하기 위한 제어신호 단자와, 5) 복수의 집적회로 소자 각각의 데이터 출력단자와 상기 복수의 I/O단자를 연결시키는 배선패턴으로서, 집적회로 소자가 병합 데이터 출력모드로 동작할 때에는 상기 데이터 출력단자 중 병합 데이터가 출력되는 소정 개수의 병합 데이터 출력단자를 상기 복수의 I/O단자에 차례대로 연결시키며, 집적회로 소자가 표준 동작모드일 때에는 집적회로 소자의 데이터 출력단자를 상기 복수의 I/O단자에 차례대로 연결시키는 배선패턴과, 6) 선택신호 발생부와 연결되는 선택신호 입력단자를 구비하는 검사기판을 사용하여 병합 데이터 출력모드와 표준모드로 동작하는 메모리 소자를 검사할 수 있다.
이하 도면을 참조로 본 발명을 상세하게 설명한다.
도1은 본 발명에 따른 검사 시스템의 개략 블록도이다. 검사 시스템(10)은 모니터 번-인 검사에 적합한 것으로서, 검사하고자 하는 소자에 열적 스트레스를 인가하기 위한 챔버(34)와 소자에 전기적 신호를 주고 소자에서 출력되는 신호를 측정하기 위한 복수의 회로 모듈로 구성되어 있다.
제어부(12)는 검사 시스템 전체를 관리하며, 사용자는 이 제어부(12)를 통해 검사하고자 하는 소자의 동작 타이밍, 챔버내의 온도, 전압 등을 설정하며 데이터 패턴을 지정하고 번지지정 순서를 제어한다. 제어부(12)에 의해 제어되는 검사 패턴부(14)는 표준 메모리 검사패턴을 생성하고 실행하며 사용자에 의해 정의된 검사 패턴도 생성하고 실행할 수 있다. 검사 패턴부(14)는 또한 데이터 발생부(28)와 행/열 번지 발생부(16, 20)에 전송되는 마이크로프로그램 번지를 생성하고 제어한다. 데이터 발생부(28)와 행/열 번지 발생부(16, 20)는 이 번지에 의해 지정된 마이크로코드 명령을 실행한다.
행번지 발생부(16)와 열번지 발생부(20)는 기판(38)에 장착된 집적회로 소자(도시 아니함)의 번지지정에 필요한 번지신호를 발생하며 행/열 번지신호는 각각 행번지 구동부(18)와 열번지 구동부(22)를 통해 소자에 입력된다.
선택신호 발생부(24)는 검사기판(38)에 장착된 소자를 선택하기 위한 신호를 생성하며 선택신호 구동부(26)를 통해 입력된 선택신호에 의해 선택된 소자에서 출력되는 데이터는 데이터 구동/수신부(32)를 통해 들어오고 데이터 검사부(30)에서 그 값을 검사하여 소자의 기능이 정상적으로 동작하는지 검사할 수 있다.
데이터 발생부(28)는 검사 패턴부(14)의 마이크로 명령을 실행하여 예컨대, 최대 32비트의 데이터를 생성하고 이것을 데이터 구동/수신부(32)를 통해 소자에 전송하거나 소자에서 나온 데이터를 검사하기 위한 데이터 검사부(30)에서 기대값으로 사용한다.
데이터 검사부(30)에서는 검사결과 불량으로 판정난 소자에 대한 정보를 기록하는 동작도 수행되는데, 개별 소자에 대한 불량 데이터 비트만 기록하거나 불량 데이터 비트 및 불량 셀의 번지를 함께 기록할 수 있다. 데이터 검사부(30)에 기록된 정보는 제어부(12)로 전송되어 분석되고 화면표시된다.
선택신호 구동부(26)에서 출력되는 선택신호(스캔신호)는 검사패턴부(14)에서 실행하고자 하는 검사패턴에 따라 또는 제어부를 통한 사용자의 제어에 따라 임의의 패턴을 가지며 검사기판(38)의 임의의 위치에 있는 소자를 임의로 선택할 수 있다.
챔버(34)에는 복수의, 예컨대 128개의 집적회로 소자가 장착된 검사기판(38)이 실장되며 챔버(34) 내부의 온도는 시스템 제어부(12)에 의해 통제되는 온도 제어부(36)에 의해 제어된다.
예를 들어서, 챔버 내부의 온도는 도2에 도시한 온도 그래프를 따른다. 도2를 참조하면, 구간 OA에서는 챔버 내부는 상온(room temperature)을 유지하고 있다가 구간 AB에서 갑자기 83℃로 상승하여 소자에 일차로 열적 스트레스를 인가하고 데이터 구동/수신부를 통해 소자에 전기적 스트레스를 인가하여 소자의 초기 불량을 가속화시킨 다음 소자의 동작이 제대로 이루어지는지 기능검사를 수행한다. 구간 BC에서는 챔버 내부의 온도를 153℃로 올려 이차적으로 소자에 열적 스트레스를 인가한 상태에서 소자에 전기적 스트레스를 인가하고 다시 소자의 기능검사를 수행한다. 구간 CD에서 다시 온도를 83℃로 하강하여 스트레스 인가 및 기능검사를 수행한다.
도3은 본 발명에 따른 검사 시스템에 사용하기에 적합한 선택신호 발생부의 블록 회로도이다. 도3에 도시한 선택신호 발생부(24)는 검사기판에 장착된 소자를 임의로 선택할 수 있는 선택신호를 생성하기 위한 예시적인 구성을 갖는다.
카운터(40; counter)는 인에이블 신호 E(Enable)를 받아서 구동되며, 리세트 신호 R(Reset)에 의해 초기 상태로 복원된다. 증가신호 I(Increment)가 입력될 때마다 카운터(40)의 출력은 순차적으로 증가한다. 카운터(40)의 제어신호 E, I, R은 검사 시스템(10)의 제어부(12)에서 공급된다. 제1 버퍼(41)는 인에이블 신호 AE(Address Enable)에 의해 구동되며 번지신호 A0, A1, …, An을 적절한 레벨, 즉 SRAM(42; Static RAM)에서 인식할 수 있는 레벨로 변환하여 출력한다. 제1 버퍼(41)로 입력되는 번지신호 A0, A1, …, An은 예컨대 검사 시스템(10)의 검사 패턴부(14)와 제어부(12)에서 공급될 수 있다. 제1 버퍼(41)의 n+1 비트의 출력신호는 카운터(40)의 출력과 일대일로 연결되어 있어서 SRAM(42)에 입력되는 번지신호의 순차적 증가가 가능하다.
SRAM(42)은 데이터 버퍼(45)를 통해 입력되는 데이터 D0, D1, …, Dn를 번지신호 A0, A1, …, An에 의해 지정되는 메모리 셀에 저장하여 소자 선택신호 데이터를 기록한다. SRAM(42)에서 출력되는 데이터는 제2 버퍼(43)를 통해 소자 선택신호 S0, S1, …, Sn으로 공급된다. 데이터 버퍼(45)는 읽기/쓰기 신호 R/W(Read/Write)에 의해 동작이 제어되며, 쓰기 동작일 때 데이터 D0, D1, …, Dn를 SRAM(42)에 기록하고 읽기 동작일 때 SRAM(42)에 기록된 데이터가 원하는 값을 가지고 있는 데이터를 진단한다. 데이터 D0, D1, …, Dn는 검사 시스템(10)의 제어부(12)에서 공급된다.
SRAM(42)에 소자 선택신호 데이터를 기록하기 위해 데이터 버퍼(45)에는 쓰기 신호 W가 입력되며 SRAM(42)에도 쓰기 신호 W가 입력되고 출력 인에이블 OE (Output Enable)은 들어오지 않는다. 한편, 카운터(40)의 출력은 고임피던스 (high impedance) 상태가 되어 SRAM(42)에 입력되는 번지신호에는 아무런 영향을 주지 않는다. SRAM(42)을 번지지정하기 위해 인에이블 신호 AE가 제1 버퍼(41)에 공급되면, 제1 버퍼(42)에 입력되는 번지신호 A0, A1, …, An가 SRAM(42)의 메모리 셀을 선택하고 선택된 메모리 셀에 데이터 D0, D1, …, Dn를 기록한다.
SRAM(42)에 읽기 신호 R과 출력 인에이블 신호 OE가 입력되면, 메모리 셀에 기록되어 있던 데이터가 출력되어 소자 선택신호 S0, S1, …, Sn로 사용된다. 이 때 카운터(40)에는 인에이블 신호 E가 공급되어 SRAM(42)에 공급되는 번지신호는 카운터(40)의 출력에 의해 결정된다. 번지는 카운터(40)의 증가신호 I가 들어올 때마가 증가하여 SRAM(42)의 데이터 출력신호의 내용이 바뀌게 된다. 따라서 검사기판에 장착되어 있는 여러 소자를 임의로 선택할 수 있다. 모든 상태의 신호를 사용한 다음에는 리세트 신호 R에 의해 카운터(40)는 초기 상태로 되돌아간다.
소자 선택신호 S0, S1, …, Sn의 패턴은 데이터 버퍼(45)에 입력되는 데이터 D0, D1, …, Dn와 SRAM(42)에 입력되는 번지신호에 의해 결정되고, 번지신호와 데이터는 검사 시스템의 제어부(12)에 의해 결정된다. 제어부(12)는 검사 패턴부(14)에서 생성, 실행되는 검사패턴에 기초하여 SRAM(42)에 공급되는 번지신호 및 데이터를 결정한다.
도4는 검사기판에 장착된 복수의 소자와 소자의 선택을 위한 스캔신호의 연결관계를 나타내는 개략 연결도이다. 도4에 도시한 검사기판은 앞에서 언급한 대한민국 특허출원 제 1997-32280 호에 개시된 것처럼 병합 데이터 출력 (Merged DQ; 이하 'MDQ'라 함)모드와 표준동작 모드로 동작하는 소자를 하나의 기판을 사용하여 검사할 수 있다.
검사용 기판(38)에는 예컨대 32개의 소켓이 있는데, 이 소켓에는 검사하고자 하는 집적회로 소자(70)가 실장된다. 소자(70)는 예컨대, 8개의 DQ단자를 가지고 있고, 검사용 기판(38)의 입출력 I/O 단자(62)는 모두 32개이다. 스캔신호 0, 1, 16-19는 32개의 소자 중 특정 소자만 인에이블(enable)시키기 위한 것으로서, 검사 시스템의 선택신호 구동부(26)와 연결되어 있다. 번지신호(66)는 행/열 번지 구동부(18, 22)로부터 필요한 번지신호를 공급받는다. I/O신호(62)와 전원신호(65), 제어신호(67), 모드 선택신호(68)는 검사 시스템의 데이터 구동/수신부(32)와 연결되어 있어서, 검사 시스템은 검사에 필요한 신호를 소자(70)에 공급하고 그 출력을 읽을 수가 있다.
전원신호(65), 번지신호(66), 제어신호(67), 모드 선택신호(68)는 32개의 소자(70)에 모두 연결되어 있으므로 도면을 간단히 하기 위해서 그 연결상태는 도시하지 않았다. 제어신호(67)는 예컨대, 메모리 소자(70)의 동작을 제어하기 위한 신호로서 RAS (Row Address Strobe), CAS (Column Address Strobe), WE (Write Enable), OE (Output Enable) 등을 포함한다. 모드 선택신호(68)는 메모리 소자(70)가 정상적인 표준 동작을 할 것인지 MDQ 모드로 동작할 것인지 선택하는 신호이다.
MDQ 모드의 선택은 검사 시스템에 의해 결정되는데, 메모리 소자(70)가 MDQ 모드로 진입하면, 소자의 8개의 DQ단자 중에서 소정 개수의 병합 데이터 출력단자, 예컨대 2개의 DQ단자 DQ0, DQ7을 통해서 8개의 데이터가 4개씩 동시에 출력된다. 예를 들어서 8M 메모리 블록당 한 비트의 데이터가 출력되는 8M×8 (64M) 메모리 소자의 경우, 행번지(X0 - X12)나 열번지(Y0 - Y12) 중 어느 하나의 번지신호 중 최상위 두비트(예컨대, Y11, Y12)를 번지지정에 무관한 신호로 만들면(don't cared), 이 최상위 비트 2개를 제외한 나머지 번지신호(예컨대, X0 - X12, Y0 - Y10)가 동일한 4개의 8M 메모리 블록에서 나오는 데이터가 하나의 DQ단자(DQ0 또는 DQ7)를 통해 출력된다. 메모리 소자의 모든 메모리 셀에 데이터 '1'을 쓰고, 출력 데이터를 읽었을 때, 예컨대, DQ0을 통해 출력될 4개의 출력 데이터가 모두 '1'인 경우에는 DQ0에 정상적인 데이터 '1'이 나올 것이지만, 만약 4개의 출력 데이터 중에서 하나라도 '0'인 경우에는 DQ0에도 불량 데이터 '0'이 출력되어, 메모리 소자는 불량 메모리 셀을 포함하고 있는 불량 소자임을 판별할 수 있다.
행렬로 배열되어 있는 64개의 메모리 소자(70) 중에서 각 열에 있는 소자를 인에이블시키기 위한 스캔신호 스캔0, 스캔1(64a)은 각각 제1, 2 열에 있는 소자, 제3, 4 열에 있는 소자를 인에이블시킨다. 한편, 행 인에이블 스캔신호 스캔16, 스캔17, 스캔18, 스캔19(64b)는 각각 제1, 5 행, 제2, 6 행, 제3, 7 행, 제4, 8 행에 있는 소자에 입력된다. 행 스캔신호(64a)와 열 스캔신호(64b)가 모두 활성(active) 상태일 때, 그 교점에 위치하는 소자에서 출력 데이터가 나온다. 예를 들어, 행 스캔신호(64a) 중 스캔0이 활성상태이고, 열 스캔신호(64b) 중 스캔16이 활성상태이면, 소자(1,1), (1,2), (5,1), (5,2)의 DQ단자에서 출력 데이터를 읽을 수 있다.
검사용 기판(38)의 I/O단자(62)는 모두 32개로 구성되는데, I/O단자와 소자의 DQ단자는 배선패턴(72)에 의해 연결되어 있다. 배선패턴(72)은 여러 소자에서 나오는 출력 데이터가 서로 충돌을 일으키지 않고 차례대로 I/O단자(62)에 공급되도록 설계하여야 한다. I/O 0-7은 소자(1,1), (2,1), (3,1), (4,1), (1,3), (2,3), (3,3) 및 (4,3)과 연결되어 있고, I/O 8-15는 소자(1,2), (2,2), (3,2), (4,2), (1,4), (2,4), (3,4) 및 (4,4)와 연결되어 있으며, I/O 16-23은 소자(5,1), (6,1), (7,1), (8,1), (5,3), (6,3), (7,3) 및 (8,3)과 연결되어 있고, I/O 24-31은 소자(5,2), (6,2), (7,2), (8,2), (5,4), (6,4), (7,4) 및 (8,4)과 연결되어 있다.
이러한 검사기판(38)을 사용하면 MDQ 방식을 이용한 검사와 부분 불량 메모리 소자의 검사를 함께 적용할 수 있다. 아래의 <표 1>은 이때 소자 선택신호의 패턴을 나타낸다.
Figure kpo00004
위 <표 1>에서 소자 선택신호, 스캔 0, 스캔 1, 스캔 16-19는 그 값이 '1'일 때 활성상태이고 '0'일 때 불활성 상태이다. 따라서 예컨대, 스캔 0이 '1'이면, 이 신호가 연결되어 있는 소자는 선택될 수 있다.
앞에서 설명한 것처럼 MDQ 모드에서는 하나의 소자(70)에서 2 비트의 데이터가 출력되고 검사기판(38)의 I/O 단자(62)는 모두 32 비트이므로 한번에 16개의 소자가 선택될 수 있다. 따라서 선택신호의 패턴 1과 패턴 2에서 보는 것처럼, 스캔 16-19는 모두 활성상태에 두고 스캔 0과 스캔 1을 번갈아 가며 활성상태로 만들면, 총 32개의 소자에서 나오는 출력 데이터를 검사하여 어떤 소자에서 불량이 발생했는지 알 수 있다.
한편, 표준 동작모드에서는 하나의 소자에서 8비트의 데이터가 출력되고 검사기판(38)의 I/O 단자(62)는 32 비트이므로 한번에 4개의 소자가 선택될 수 있다. 따라서 패턴 3 - 패턴 10에 나타낸 것처럼 스캔 0,1과 스캔 16-19 중 하나씩을 선택적으로 활성상태로 하여 총 32개의 소자에서 나오는 출력 데이터를 검사할 수 있으며, 불량 소자의 어떤 출력단자에서 잘못된 데이터가 출력되는지 알 수 있으므로 부분 불량 메모리 소자의 활용성을 검토할 수 있다.
이러한 선택신호의 패턴은 앞에서 설명한 것처럼, 검사패턴에 따라 검사 시스템의 제어부가 선택신호 발생부에 공급되는 데이터와 번지신호를 적절하게 결정함으로써 여러 가지로 정해질 수 있다.
이상 설명한 것처럼, 본 발명에 따르면 검사기판에 장착된 소자를 검사패턴에 따라 임의로 선택할 수 있으므로 검사시간이 단축되고 검사공정의 효율이 높아진다. 그리고, 메모리 소자가 병합 데이터 출력모드로 동작할 때의 기능검사와 표준모드로 동작할 때의 기능검사를 하나의 검사기판을 사용하여 수행할 수 있다.

Claims (10)

  1. 집적회로 소자의 초기 불량을 검출하는 검사 시스템으로서,
    복수의 집적회로 소자가 장착된 검사기판이 실장되며 상기 소자에 열적 스트레스를 인가하기 위한 온도 제어부를 갖는 챔버와,
    상기 소자에 전기적 스트레스를 인가하고 소자의 기능검사를 위한 소정의 검사패턴을 생성하는 검사 패턴부와,
    상기 검사패턴에 따라 상기 소자에 데이터를 기록하고 상기 소자에서 출력되는 데이터를 수신하는 데이터 구동/수신부와,
    상기 데이터 구동/수신부에서 수신된 데이터를 검사하여 상기 소자의 불량 유무를 확인하는 데이터 검사부와,
    상기 검사기판에 실장된 복수의 소자를 선택하는 선택신호를 발생하는 선택신호 발생부와,
    상기 챔버의 온도 제어부, 검사 패턴부, 데이터 구동/수신부, 데이터 검사부, 선택신호 발생부의 동작을 제어하는 제어부를 구비하며,
    상기 선택신호 발생부는 상기 검사패턴에 따라 검사기판 상의 임의 위치에 있는 적어도 2개 이상의 소자를 임의로 선택할 수 있는 선택신호를 발생하는 것을 특징으로 하는 검사 시스템.
  2. 제1 항에 있어서, 상기 선택신호 발생부는 외부 데이터를 번지신호에 의해 지정되는 메모리 셀에 기록하고 상기 기록된 데이터를 상기 선택신호로서 출력하는 메모리 소자와, 상기 메모리 소자에 입력되는 번지신호를 순차적으로 증가시키기 위한 카운터를 구비하는 것을 특징으로 하는 검사 시스템.
  3. 제2 항에 있어서, 상기 외부 데이터와 번지신호는 상기 검사패턴에 따라 상기 제어부에서 공급되는 것을 특징으로 하는 검사 시스템.
  4. 제2 항에 있어서, 상기 메모리 소자는 번지신호 입력단자를 가지며 상기 번지신호 입력단자에는 상기 번지신호 또는 상기 카운터의 출력신호가 공급되며, 상기 메모리 소자가 기록된 데이터를 출력할 때에는 상기 카운터의 출력신호가 상기 번지신호 입력단자에 입력되는 것을 특징으로 하는 검사 시스템.
  5. 제2 항에 있어서, 상기 카운터는 카운터를 구동시키는 인에이블 신호, 카운터를 초기 상태로 복원시키는 리세트 신호 및 상기 카운터의 출력을 순차적으로 증가시키는 증가 신호를 입력으로 하는 것을 특징으로 하는 검사 시스템.
  6. 제1 항에 있어서, 상기 검사기판은
    상기 복수의 집적회로 소자가 실장되는 복수의 소켓과,
    상기 데이터 구동/수신부와 연결되는 복수의 I/O단자와,
    상기 데이터 구동/수신부와 연결되며, 집적회로 소자가 정상적인 표준 동작모드로 동작할 것인지, 병합 데이터 출력모드로 동작할 것인지 선택하는 모드 선택신호 단자와,
    상기 데이터 구동/수신부와 연결되며, 집적회로 소자의 동작을 제어하기 위한 제어신호 단자와,
    상기 복수의 집적회로 소자 각각의 데이터 출력단자와 상기 복수의 I/O단자를 연결시키는 배선패턴으로서, 집적회로 소자가 병합 데이터 출력모드로 동작할 때에는 상기 데이터 출력단자 중 병합 데이터가 출력되는 소정 개수의 병합 데이터 출력단자를 상기 복수의 I/O단자에 차례대로 연결시키며, 집적회로 소자가 표준 동작모드일 때에는 집적회로 소자의 데이터 출력단자를 상기 복수의 I/O단자에 차례대로 연결시키는 배선패턴과,
    상기 선택신호 발생부와 연결되는 선택신호 입력단자를 구비하는 것을 특징으로 하는 검사 시스템.
  7. 제6 항에 있어서, 상기 복수의 소켓은 행렬로 배열되어 있으며, 상기 선택신호 입력단자는 행으로 배열된 소자를 선택하기 위한 행 선택신호와, 열로 배열된 소자를 선택하기 위한 열 선택신호가 입력되며, 상기 집적회로 소자는 행 선택신호와 열 선택신호가 모두 활성상태일 때 인에이블되는 것을 특징으로 하는 검사 시스템.
  8. 제6 항에 있어서, 상기 I/O단자는 m개의 I/O를 가지고, 데이터 출력단자는 n개의 데이터 출력을 가지며, 상기 선택신호는 소자가 표준동작 모드일 때 한번에 m/n개의 소자를 동시에 인에이블시키는 것을 특징으로 하는 검사 시스템.
  9. 제6 항에 있어서, 상기 I/O단자는 m개의 I/O를 가지고, 데이터 출력단자는 n개의 데이터 출력을 가지고, 병합 데이터 출력단자는 p개(n>p)의 데이터 출력을 가지며, 상기 선택신호는 소자가 병합 데이터 출력 모드일 때 한번에 m/p개의 소자를 동시에 인에이블시키는 것을 특징으로 하는 검사 시스템.
  10. 제6 항에 있어서, 상기 열 선택신호는 소자가 병합 데이터 출력모드로 동작할 때에는 항상 활성상태에 있는 것을 특징으로 하는 검사 시스템.
KR1019970051931A 1996-11-12 1997-10-10 검사기판에 장착된 소자의 임의 선택이 가능한 검사 시스템 KR100247173B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970051931A KR100247173B1 (ko) 1996-11-12 1997-10-10 검사기판에 장착된 소자의 임의 선택이 가능한 검사 시스템
US08/966,532 US6057698A (en) 1996-11-12 1997-11-10 Test system for variable selection of IC devices for testing
JP9308512A JP3016755B2 (ja) 1996-11-12 1997-11-11 検査基板に装着される集積回路素子の任意選択が可能な検査システム

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1019960053476 1996-11-12
KR19960053476 1996-11-12
KR1019970051931A KR100247173B1 (ko) 1996-11-12 1997-10-10 검사기판에 장착된 소자의 임의 선택이 가능한 검사 시스템
KR1996-53476 1997-10-10

Publications (2)

Publication Number Publication Date
KR19980041934A KR19980041934A (ko) 1998-08-17
KR100247173B1 true KR100247173B1 (ko) 2000-03-15

Family

ID=66090236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970051931A KR100247173B1 (ko) 1996-11-12 1997-10-10 검사기판에 장착된 소자의 임의 선택이 가능한 검사 시스템

Country Status (1)

Country Link
KR (1) KR100247173B1 (ko)

Also Published As

Publication number Publication date
KR19980041934A (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
KR100487176B1 (ko) 메모리 장치용 고속 검사 시스템
US4811299A (en) Dynamic RAM device having a separate test mode capability
US6182262B1 (en) Multi bank test mode for memory devices
US6668347B1 (en) Built-in self-testing for embedded memory
KR0134751B1 (ko) 테스트 결과 신호를 유지하기 위한 레지스터를 가진 반도체 메모리 장치
KR100269322B1 (ko) 스트레스용전압을이용하여메모리를테스팅하는기능을갖는집적회로및그의메모리테스트방법
US6057698A (en) Test system for variable selection of IC devices for testing
JPH09128998A (ja) テスト回路
KR100216993B1 (ko) 병합 데이터 출력모드와 표준동작 모드로 동작하는 집적회로소자를 함께 검사할 수 있는 검사용 기판
US20080013389A1 (en) Random access memory including test circuit
JP2988380B2 (ja) 半導体試験装置およびこの試験装置を用いた試験方法
KR20040108142A (ko) 반도체 메모리 장치 및 이 장치의 테스트 방법
JPS61292299A (ja) オンチツプメモリテスト容易化回路
KR100247173B1 (ko) 검사기판에 장착된 소자의 임의 선택이 가능한 검사 시스템
JP3404488B2 (ja) 半導体記憶装置とその試験方法
US6535999B1 (en) Test and observe mode for embedded memory
JP3016755B2 (ja) 検査基板に装着される集積回路素子の任意選択が可能な検査システム
US6836440B2 (en) Method of checking electrical connections between a memory module and a semiconductor memory chip
KR100568852B1 (ko) 반도체 메모리 장치의 병렬 테스트 시스템
KR100645652B1 (ko) 번-인 테스트 장치
KR100248863B1 (ko) 쓰기시간을 단축한 번인보드의 메모리칩 검사장치 및 방법
KR100252303B1 (ko) 반도체칩 슬레이브 검사장치
KR19990006169A (ko) 메모리 셀의 번-인 테스트 방법
JP3165131B2 (ja) 半導体集積回路のテスト方法及びテスト回路
KR100296425B1 (ko) 메모리 결함 에뮬레이터

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071203

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee