KR100296425B1 - 메모리 결함 에뮬레이터 - Google Patents

메모리 결함 에뮬레이터 Download PDF

Info

Publication number
KR100296425B1
KR100296425B1 KR1019980063424A KR19980063424A KR100296425B1 KR 100296425 B1 KR100296425 B1 KR 100296425B1 KR 1019980063424 A KR1019980063424 A KR 1019980063424A KR 19980063424 A KR19980063424 A KR 19980063424A KR 100296425 B1 KR100296425 B1 KR 100296425B1
Authority
KR
South Korea
Prior art keywords
address
memory
row
fault
latch
Prior art date
Application number
KR1019980063424A
Other languages
English (en)
Other versions
KR20000046707A (ko
Inventor
김성오
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019980063424A priority Critical patent/KR100296425B1/ko
Publication of KR20000046707A publication Critical patent/KR20000046707A/ko
Application granted granted Critical
Publication of KR100296425B1 publication Critical patent/KR100296425B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1016—Error in accessing a memory location, i.e. addressing error

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 메모리의 타이밍신호에 동기하여 인위적으로 메모리 셀(Cell)과 주변 로직의 결함을 전기적 신호로 발생토록 한 메모리 결함 에뮬레이터에 관한 것으로서, 이러한 본 발명은, 행 어드레스와 열 어드레스를 분리하여 래치토록 하는 래치 제어신호를 발생하고 동시에 출력 제어신호를 발생하는 타이밍 제어부, 래치 제어신호에 따라 어드레스 라인으로 입력되는 어드레스를 선택적으로 래치 하는 어드레스 래치부, 외부에서 폴트 셀의 어드레스를 지정하면 이를 저장토록 제어하고 메모리 셀의 디폴트값을 저장하는 외부 인터페이스 및 메모리 제어부, 기저장된 폴트 셀의 행/열 어드레스와 래치한 행/열 어드레스를 각각 비교하여 그 결과치를 출력하는 어드레스 비교부, 어드레스 비교값에 따라 외부 인터페이스 및 메모리 제어부에 저장한 메모리 셀의 디폴트값을 출력하는 출력 제어부를 구비함으로써, 메모리의 타이밍신호에 동기하여 인위적으로 메모리 셀(Cell)과 주변 로직의 결함을 전기적 신호로 발생할 수 있으며, 외부에서 폴트 셀의 어드레스 지정도 가능하여 메모리의 기능을 검사하는 장비의 기능 분석도 가능하다.

Description

메모리 결함 에뮬레이터
본 발명은 메모리 결함(Fault) 에뮬레이터(Emulator)에 관한 것으로, 특히 메모리의 타이밍신호에 동기하여 인위적으로 메모리 셀(Cell)과 주변 로직의 결함을 전기적 신호로 발생토록 한 메모리 결함 에뮬레이터에 관한 것이다.
일반적으로, RAM(Random Access Memory)은 플립플롭으로 구성된 메모리 소자를 임의로 지정하여 데이터를 판독/기록할 수 있는 주기억장치이다. 즉, 임의의 메모리 번지에 기억되어 있는 데이터를 번지 지정에 의해 즉시 판독/기록할 수 있는 기억 장치로서, 플립플롭의 집합으로 만들어진 정적(Static) 램과 MOS의 전하 저장 기능을 이용한 동적(Dynamic) 램으로 대별된다.
이러한 램을 통상적으로 메모리라 부르며, 메모리 내부의 주변 로직이나 셀의 일부가 어떤 원인에 의해 정보를 저장할 수 없게 된 경우를 결함(Fault)이라고 한다. 상기와 같은 결함은 메모리 셀 어레이 부분에 한 개 이상이 분산되어 발생하거나, 셀 어레이 또는 어드레스 디코더부의 결함으로 열 방향이나 줄 방향으로 발생하게 된다.
첨부한 도면 도1은 Normal DRAM의 내부 구조를 보여준다.
여기서, 참조부호 1은 중앙처리장치(도면에는 미도시)에서 출력된 어드레스중 열(Column) 어드레스를 래치 하는 열 어드레스 래치이고, 2는 상기 어드레스중 행(Row) 어드레스를 래치 하는 행 어드레스 래치이다.
또한, 3은 상기 열 어드레스 래치(1)에서 출력되는 열 어드레스를 디코딩 하여 메모리 셀 어레이중 하나의 열을 선택하는 역할을 담당하는 열 디코더이며, 4는 상기 행 어드레스 래치(2)에서 출력되는 행 어드레스를 디코딩 하여 셀 어레이중 하나의 줄을 선택하는 역할을 담당하는 행 디코더이다.
또한, 5는 정보를 기록할 셀을 줄과 열 방향으로 배열한 것으로, 실제 정보가 기록되는 메모리 셀 어레이이며, 6은 상기 셀에 데이터를 저장하거나 그 셀에 저장된 데이터를 읽어낼 때 입, 출력되는 데이터를 버퍼링하는 입, 출력 버퍼이고, 7은 상기 메모리 셀 이외의 주변 로직을 컨트롤하기 위한 타이밍 콘트롤러이다.
이러한 구성으로 이루어지는 노르말 DRAM은 메모리 셀 어레이(5)에 기록할 정보가 있는 경우, 중앙처리장치에서 기록 어드레스를 발생하게 되며, 열 어드레스 래치(1)는 발생된 어드레스중 열 어드레스만을 래치 하게 되며, 열 디코더(3)는 그 열 어드레스만을 디코딩 하여 메모리 셀 어레이(5)의 열 번지를 지정하게 된다.
아울러 행 어드레스 래치(2)는 중앙처리장치에서 발생된 어드레스중 행 어드레스만을 래치 하게 되며, 행 디코더(4)는 그 행 어드레스만을 디코딩 하여 메모리 셀 어레이(5)의 행 번지를 지정하게 된다.
이와 같이 메모리 셀 어레이(5)의 기록번지가 지정되면, 입, 출력 버퍼(6)로 입력되는 기록 데이터는 버퍼링된 후 상기 지정된 번지에 기록된다.
마찬가지로, 노르말 DRAM에 기록된 정보를 판독할 경우, 중앙처리장치에서 판독 어드레스를 발생하게 되며, 열 어드레스 래치(1)는 발생된 판독 어드레스중 열 어드레스만을 래치 하게 되며, 열 디코더(3)는 그 열 어드레스만을 디코딩 하여 메모리 셀 어레이(5)의 열 번지를 지정하게 된다.
또한 행 어드레스 래치(2)는 중앙처리장치에서 발생된 판독 어드레스중 행 어드레스만을 래치 하게 되며, 행 디코더(4)는 그 행 어드레스만을 디코딩 하여 메모리 셀 어레이(5)의 행 번지를 지정하게 된다.
이와 같이 메모리 셀 어레이(5)의 판독번지가 지정되면, 해당 번지에 기록된 데이터가 인출되며, 그 인출되는 데이터는 입, 출력 버퍼(6)에서 버퍼링된 후 외부로 출력된다.
상기와 같이 동작하는 메모리는 발생된 정보를 기록하거나 그 기록된 정보를 출력해주는 매우 중요한 역할을 담당하기 때문에, 신뢰성이 매우 높아야 한다.
따라서 이러한 메모리의 신뢰성을 위해서는 메모리가 결함 없이 정확히 동작하는지를 알아야하며, 첨부한 도면 도2는 상기와 같은 메모리의 결함 여부를 테스트하기 위한 종래 메모리 테스터의 일 예이다.
여기서, 참조부호 11은 메모리 테스터의 전체 동작을 제어하는 메인 콘트롤러이며, 12는 상기 메인 콘트롤러의 제어에 따라 메모리에서 사용되는 각종 신호를 발생하는 타이밍 발생기이고, 13은 상기 메인 콘트롤러의 제어에 따라 메모리에 기록할 어드레스, 데이터 등을 발생하는 패턴 발생기이다.
그리고 참조부호 14는 상기 타이밍 발생기 및 패턴 발생기에서 발생된 각각의 신호를 버퍼링하여 메모리에 연결해주기 위한 드라이버 및 버퍼이고, 15는 메모리의 테스트 결과를 저장하고, 상기 메인 콘트롤러(11)의 요청에 의해 그 저장된 메모리 테스트 결과를 출력해주는 테스트 결과 저장기이다.
또한, 참조부호 16은 메모리로부터 데이터를 출력 받아 이전에 저장한 값과 비교하여 그 결과를 출력하는 비교기이며, 17은 메모리이다.
이와 같이 구성된 종래 메모리 테스트장치는, 메인 콘트롤러(11)에서 임의의 메모리(17)를 테스트하기 위해 타이밍 발생기(12), 패턴 발생기(13), 드라이버 및 버퍼(14)를 제어한다.
상기 제어에 의해 타이밍 발생기(12)는 메모리(17)에서 사용되는 각각의 신호(예를 들어, 리드 어드레스 스트로보 신호(RAS), 컨트롤 어드레스 스트로보 신호(CAS), 기록 가능신호(WE), 출력 가능 신호(OE) 등의 타이밍 컨트롤 신호)를 발생하게 되고, 패턴 발생기(13)는 메모리(17)에 기록할 어드레스 및 데이터 등을 발생하게 된다.
상기 발생된 각각의 신호와 어드레스 및 데이터는 드라이버 및 버퍼(14)에서 버퍼링된 후 메모리(17)에 전달되어 저장된다.
이후 메모리(17)의 테스트를 위해 메인 콘트롤러(11)는 상기 타이밍 발생기(12), 패턴 발생기(13), 드라이버 및 버퍼(14)를 제어한다.
이 제어에 의해 패턴 발생기(13)는 테스트하고자 하는 데이터가 기록된 어드레스 및 데이터를 발생하게 되고, 비교기(16)는 그 어드레스에 해당하는 메모리(17)의 출력 데이터와 상기 패턴 발생기(13)에서 얻어지는 데이터(이전에 메모리에 저장한 데이터임)를 비교하여 그 결과를 상기 드라이버 및 버퍼(14)에 전달해준다.
드라이버 및 버퍼(14)는 그 테스트 결과치를 버퍼링하여 테스트 결과 저장기(15)에 저장하게 되며, 상기 메인 콘트롤러(11)로부터 그 테스트 결과치의 요구가 있으면, 상기 테스트 결과 저장기(15)로부터 해당 데이터를 인출하여 상기 메인 콘트롤러(11)에 전달해준다.
그러면 메인 콘트롤러(11)는 그 테스트 결과치를 분석하여 메모리(17)의 결함 여부를 확인한다.
그리고 상기와 같이 확인된 결과치를 모니터(도면에는 미도시) 등에 디스플레이해주어 검사자가 용이하게 메모리의 상태를 인지토록 해준다.
이와 같이 동작하는 종래 메모리 테스트 시스템을 테스트하기 위해서는 노르말 디램을 대신하여 테스트하고자 하는 폴트의 종류에 따라 원하는 셀에서 폴트가 발생하도록 하는 메모리 에뮬레이터가 필요하다.
여기서 메모리 에뮬레이터에 요구되는 기능은, 첫째로 폴트의 종류에 따라 폴트가 발생하여야 한다. 즉, 셀 폴트의 경우 한 개 이상의 셀에서 폴트가 발생될 수 있어야 한다. 또 열 방향이나 줄 방향으로 수개에서 수십개 이상의 폴트가 연이어 발생될 수 있어야 하며, 이러한 폴트가 다수 존재할 수 있어야 하며, 외부에서 그 폴트 셀의 어드레스를 설정할 수 있어야 한다. 둘째로, 여러 종류의 폴트는 메모리의 동작 타이밍에 동기하여 메모리의 입/출력 라인을 통해 출력되어야 한다.
그런데 종래의 메모리 테스트 시스템은 메모리의 폴트 검출 및 폴트의 출력은 가능하나, 반면, 폴트의 종류에 따라 원하는 셀에서 폴트가 발생토록 하는 것은 불가능하여 메모리의 기능을 검사하는 장비의 분석이 불가능한 단점이 있었다.
또한, 외부에서 폴트 유형의 지정도 불가능한 단점이 있었다.
이에 본 발명은 상기와 같은 종래 메모리 테스트 장비의 제반 문제점을 해결하기 위해서 제안된 것으로서,
본 발명의 목적은, 메모리의 타이밍신호에 동기하여 인위적으로 메모리 셀(Cell)과 주변 로직의 결함을 전기적 신호로 발생토록 한 메모리 결함 에뮬레이터를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 기술적 수단은,
행 어드레스와 열 어드레스를 분리하여 래치토록 하는 래치 제어신호를 발생하고, 동시에 출력 제어신호를 발생하는 타이밍 제어수단과;
상기 타이밍 제어수단에서 발생된 래치 제어신호에 따라 어드레스 라인으로 입력되는 어드레스를 선택적으로 래치 하는 어드레스 래치수단과;
외부에서 폴트 셀의 어드레스를 지정하면 이를 저장토록 제어하고, 메모리 셀의 디폴트값을 저장하는 외부 인터페이스 및 메모리 제어수단과;
상기 외부 인터페이스 및 메모리 제어수단의 제어에 따라 기저장된 폴트 셀의 행/열 어드레스와 상기 어드레스 래치수단에서 래치한 행/열 어드레스를 각각 비교하여 그 결과치를 출력하는 어드레스 비교수단과;
상기 어드레스 비교수단에서 출력되는 어드레스 비교값에 따라 상기 외부 인터페이스 및 메모리 제어수단에 저장한 메모리 셀의 디폴트값을 출력하는 출력 제어수단으로 이루어짐을 특징으로 한다.
상기에서, 어드레스 래치수단은 상기 타이밍 제어수단에서 발생된 래치 제어신호에 따라 어드레스 라인으로 입력되는 어드레스중 행 어드레스만을 래치 하는 행 어드레스 래치와, 상기 래치 제어신호에 따라 어드레스 라인으로 입력되는 어드레스중 열 어드레스만을 래치 하는 열 어드레스 래치로 구성됨을 특징으로 한다.
또한, 상기 어드레스 비교수단은 상기 외부 인터페이스 및 메모리 제어수단에서 출력되는 폴트 셀의 어드레스를 저장하는 폴트 셀 어드레스 메모리와, 상기 폴트 셀 어드레스 메모리에서 얻어지는 행/열 어드레스와 상기 어드레스 래치부에서 얻어지는 행/열 어드레스를 비교하는 어드레스 비교기로 구성됨을 특징으로 한다.
도1은 일반적인 DRAM의 내부 구조도,
도2는 종래 DRAM을 테스트하기 위한 테스터의 구성도,
도3은 본 발명에 의한 메모리 결함 에뮬레이터의 구성도,
도4는 도3의 동작을 설명하기 위한 타이밍도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 타이밍 제어부 110 : 어드레스 래치부
111 : 행 어드레스 래치 112 : 열 어드레스 래치
120 : 외부 인터페이스 및 메모리 제어부
130 : 어드레스 비교부 131 : 폴트 셀 어드레스 메모리
132 : 어드레스 비교기
이하, 상기와 같은 기술적 사상에 따른 본 발명의 바람직한 실시예를 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
도3은 본 발명에 의한 메모리 결함 에뮬레이터의 블록구성도이다.
이에 도시된 바와 같이, 입력되는 행 어드레스 스트로브 신호(/RAS: Row Address Strobe)와 열 어드레스 스트로브 신호(/CAS: Column Address Strobe)와 기록 가능신호(/WE)와 출력 가능신호(/OE)에 따라 행 어드레스와 열 어드레스를 분리하여 래치토록 하는 래치 제어신호(Latch제어신호)를 발생하고, 동시에 출력 제어신호(/OE)를 발생하는 타이밍 제어부(100)와; 상기 타이밍 제어부(100)에서 발생된 래치 제어신호에 따라 어드레스 라인으로 입력되는 어드레스(address)를 선택적으로 래치 하는 어드레스 래치부(110)와; 외부에서 폴트 셀의 어드레스를 지정하면 이를 저장토록 제어하고, 메모리 셀의 디폴트값을 저장하는 외부 인터페이스 및 메모리 제어부(120)와; 상기 외부 인터페이스 및 메모리 제어부(120)의 제어에 따라 기저장된 폴트 셀의 행/열 어드레스와 상기 어드레스 래치부(110)에서 래치한 행/열 어드레스를 각각 비교하여 그 결과치(/CP)를 출력하는 어드레스 비교부(130)와; 상기 어드레스 비교부(130)에서 출력되는 어드레스 비교값에 따라 상기 타이밍 제어부(100)에서 얻어지는 출력 제어신호에 동기하여 상기 저장한 메모리 셀의 디폴트값을 출력하는 출력 제어부(140)로 구성된다.
상기에서, 어드레스 래치부(110)는 상기 타이밍 제어부(100)에서 발생된 래치 제어신호에 따라 어드레스 라인으로 입력되는 어드레스(address)중 행 어드레스만을 래치 하는 행 어드레스 래치(111)와, 상기 래치 제어신호에 따라 어드레스 라인으로 입력되는 어드레스중 열 어드레스만을 래치 하는 열 어드레스 래치(112)로 구성된다.
또한, 상기 어드레스 비교부(130)는 상기 외부 인터페이스 및 메모리 제어부(120)에서 출력되는 폴트 셀의 어드레스를 저장하는 폴트 셀 어드레스 메모리(131)와, 상기 폴트 셀 어드레스 메모리(131)에서 얻어지는 행/열 어드레스(FRA, FCA)와 상기 어드레스 래치부(110)에서 얻어지는 행/열 어드레스(RA, CA)를 비교하는 어드레스 비교기(132)로 구성된다.
이와 같이 구성된 본 발명에 의한 메모리 결함 에뮬레이터의 작용을 첨부한 도면 도4를 참조하여 설명하면 다음과 같다.
먼저, 도3의 타이밍 제어부(100)는 도4의 (b), (c)와 같은 행/열 어드레스 스트로브 신호(/RAS, /CAS)에 따라 행 어드레스와 열 어드레스를 분리하여 래치토록 하는 래치 제어신호를 발생하여 어드레스 래치부(110)에 전달해주고, 동시에 도4의 (d)와 같은 출력 가능신호(/OE)를 발생하여 출력 제어부(140)에 전달해준다.
상기 래치 제어신호에 따라 어드레스 래치부(110)내의 행 어드레스 래치(111)는 도4의 (a)와 같이 어드레스 라인으로 입력되는 어드레스(address)중 행 어드레스만을 래치하여 도4의 (f)와 같은 타이밍으로 래치한 행 어드레스(RA)를 출력하게 되고, 열 어드레스 래치(112)는 상기 어드레스중 열 어드레스만을 래치하여 도4의 (g)와 같은 타이밍으로 래치한 열 어드레스(CA)를 출력하게 된다.
즉, 행 어드레스 래치(111)는 어드레스 라인으로 입력되는 어드레스로부터 도4의 (b)와 같은 행 어드레스 스트로브 신호(/RAS)의 하강 에지 에서 유효한 어드레스(행 어드레스)를 래치하며, 다음 하강 에지까지 그 래치한 어드레스 값의 출력을 유지한다. 또한, 열 어드레스 래치(112)도 어드레스 라인으로 입력되는 어드레스로부터 도4의 (c)와 같은 열 어드레스 스트로브 신호(/CAS)의 하강 에지에서 유효한 어드레스(열 어드레스)를 래치하며, 다음 하강 에지까지 그 래치한 어드레스 값의 출력을 유지하게 된다.
이때, 외부에서 폴트 셀의 어드레스를 지정한 경우 외부 인터페이스 및 메모리 제어부(120)를 통해 상기 폴트 셀의 어드레스는 어드레스 비교부(130)로 전달되고, 어드레스 비교부(130)내의 폴트 셀 어드레스 메모리(131)는 이를 저장하게 된다.
이와 같은 상태에서 어드레스 비교기(132)는 상기 폴트 셀 어드레스 메모리(131)에 저장된 폴트 셀의 행/열 어드레스(FRA, FCA)와 상기 어드레스 래치부(110)에서 래치한 행/열 어드레스(RA, CA)를 각각 비교한다.
즉, 어드레스 비교기(132)는 상기 폴트 셀 어드레스 메모리(131)에서 얻어지는 폴트 셀의 행 어드레스(FRA)와 상기 행 어드레스 래치(111)에서 래치한 도4의 (f)와 같은 행 어드레스(RA)를 비교하며, 상기 폴트 셀 어드레스 메모리(131)에서 얻어지는 폴트 셀의 열 어드레스(FCA)와 상기 열 어드레스 래치(112)에서 래치한 도4의 (g)와 같은 열 어드레스(CA)를 비교하게 된다.
그리고 상기 저장된 행/열 어드레스(FRA, FCA)와 래치한 행/열 어드레스(RA, CA)가 모두 일치하거나, 또는 행 폴트나 열 폴트의 경우 각각 행 어드레스나 열 어드레스중 하나가 일치할 경우에는 도4의 (h)와 같이 어드레스 비교 결과값(/CP)을 "로우(LOW)"로 출력한다.
또한, 상기 저장된 행/열 어드레스(FRA, FCA)와 래치한 행/열 어드레스(RA, CA)가 모두 다르거나, 또는 행 폴트나 열 폴트의 경우 각각 행 어드레스나 열 어드레스중 하나가 다를 경우에는 어드레스 비교 결과값(/CP)을 "하이(HIGH)"로 출력한다.
그러면 출력 제어부(140)는 상기 어드레스 비교 결과값(/CP)이 로우인 경우에는 외부 인터페이스 및 메모리 제어부(120)에 이미 저장된 해당 셀의 디폴트 값(Default Value)을 반전시켜 메모리 테스트 시스템의 기능 테스트 값으로 출력하게 된다.
아울러 출력 제어부(140)는 상기 어드레스 비교 결과값(/CP)이 하이인 경우에는 외부 인터페이스 및 메모리 제어부(120)에 이미 저장된 해당 셀의 디폴트 값을 그대로 메모리 테스트 시스템의 기능 테스트 값으로 출력하게 된다.
다시 말해, 출력 제어부(140)는 상기 어드레스 비교부(130)의 출력값이 로우인 동안에는 해당 셀의 디폴트 값을 반전시켜 출력하게 되고, 이와는 달리 상기 어드레스 비교부(130)의 출력값이 하이인 동안에는 해당 셀의 디폴트 값을 그대로 출력하게 되는 것이다.
이상에서 상술한 바와 같이 본 발명은, 메모리의 타이밍신호에 동기하여 인위적으로 메모리 셀(Cell)과 주변 로직의 결함을 전기적 신호로 발생할 수 있는 이점이 있다.
또한, 외부에서 폴트 셀의 어드레스를 지정할 수 있으므로(메모리 폴트의 종류에 대응한 폴트의 발생이 가능)하여 메모리의 기능을 검사하는 장비의 기능 분석도 가능한 효과가 있다.

Claims (5)

  1. 입력되는 행 어드레스 스트로브 신호(/RAS)와 열 어드레스 스트로브 신호(/CAS)에 따라 행 어드레스와 열 어드레스를 분리하여 래치토록 하는 래치 제어신호를 발생하고, 동시에 출력 제어신호를 발생하는 타이밍 제어수단과;
    상기 타이밍 제어수단에서 발생된 래치 제어신호에 따라 어드레스 라인으로 입력되는 어드레스를 선택적으로 래치 하는 어드레스 래치수단과;
    외부에서 폴트 셀의 어드레스를 지정하면 이를 저장토록 제어하고, 메모리 셀의 디폴트값을 저장하는 외부 인터페이스 및 메모리 제어수단과;
    상기 외부 인터페이스 및 메모리 제어수단의 제어에 따라 기저장된 폴트 셀의 행/열 어드레스(FRA, FCA)와 상기 어드레스 래치수단에서 래치한 행/열 어드레스(RA, CA)를 각각 비교하여 그 결과치(/CP)를 출력하는 어드레스 비교수단과;
    상기 어드레스 비교수단에서 출력되는 어드레스 비교 결과치에 따라 상기 외부 인터페이스 및 메모리 제어수단에 저장한 메모리 셀의 디폴트값을 출력하는 출력 제어수단을 포함하여 구성된 것을 특징으로 하는 메모리 결함 에뮬레이터.
  2. 제1항에 있어서, 상기 어드레스 래치수단은, 상기 타이밍 제어수단에서 발생된 래치 제어신호에 따라 어드레스 라인으로 입력되는 어드레스중 행 어드레스만을 래치 하는 행 어드레스 래치와, 상기 래치 제어신호에 따라 어드레스 라인으로 입력되는 어드레스중 열 어드레스만을 래치 하는 열 어드레스 래치로 구성된 것을 특징으로 하는 메모리 결함 에뮬레이터.
  3. 제1항에 있어서, 상기 어드레스 비교수단은, 상기 외부 인터페이스 및 메모리 제어수단에서 출력되는 폴트 셀의 어드레스를 저장하는 폴트 셀 어드레스 메모리와, 상기 폴트 셀 어드레스 메모리에서 얻어지는 행/열 어드레스와 상기 어드레스 래치부에서 얻어지는 행/열 어드레스를 비교하는 어드레스 비교기로 구성된 것을 특징으로 하는 메모리 결함 에뮬레이터.
  4. 제1항 또는 제3항에 있어서, 상기 어드레스 비교수단은, 폴트 셀 어드레스 메모리에 저장한 폴트 셀의 행/열 어드레스와 어드레스 래치수단에서 얻어지는 행/열 어드레스를 각각 비교하여, 상호 일치하면 어드레스 비교 결과치를 로우신호로 출력하고, 서로 다르면 어드레스 비교 결과치를 하이신호로 출력하는 것을 특징으로 하는 메모리 결함 에뮬레이터.
  5. 제1항에 있어서, 상기 출력 제어수단은, 상기 어드레스 비교수단에서 출력되는 결과치가 로우신호일 경우에는 상기 외부 인터페이스 및 메모리 제어수단에 저장된 해당 셀의 디폴트값을 반전시켜 출력하고, 상기 어드레스 비교수단에서 출력되는 결과치가 하이신호일 경우에는 상기 외부 인터페이스 및 메모리 제어수단에 저장된 해당 셀의 디폴트값을 그대로 출력하는 것을 특징으로 하는 메모리 결함 에뮬레이터.
KR1019980063424A 1998-12-31 1998-12-31 메모리 결함 에뮬레이터 KR100296425B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980063424A KR100296425B1 (ko) 1998-12-31 1998-12-31 메모리 결함 에뮬레이터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980063424A KR100296425B1 (ko) 1998-12-31 1998-12-31 메모리 결함 에뮬레이터

Publications (2)

Publication Number Publication Date
KR20000046707A KR20000046707A (ko) 2000-07-25
KR100296425B1 true KR100296425B1 (ko) 2001-08-07

Family

ID=19570003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980063424A KR100296425B1 (ko) 1998-12-31 1998-12-31 메모리 결함 에뮬레이터

Country Status (1)

Country Link
KR (1) KR100296425B1 (ko)

Also Published As

Publication number Publication date
KR20000046707A (ko) 2000-07-25

Similar Documents

Publication Publication Date Title
EP0620556B1 (en) Semiconductor memory device having register for holding test resultant signal
US6928593B1 (en) Memory module and memory component built-in self test
US6182262B1 (en) Multi bank test mode for memory devices
KR100679586B1 (ko) 모니터및테스터모드를가진내장자가테스트회로를구비한집적회로메모리장치
US8201037B2 (en) Semiconductor integrated circuit and method for controlling semiconductor integrated circuit
US7251757B2 (en) Memory testing
US6226764B1 (en) Integrated circuit memory devices including internal stress voltage generating circuits and methods for built-in self test (BIST)
JPH09318707A (ja) 半導体メモリ試験方法および装置
US20010007141A1 (en) Circuit and method for masking a dormant memory cell
JP3367848B2 (ja) 半導体デバイスのテスト装置
JPH11306792A (ja) 多数個のメモリバンクを備える半導体メモリ装置のテスト方法及び半導体メモリテスト装置
KR100296425B1 (ko) 메모리 결함 에뮬레이터
KR100336951B1 (ko) 병렬블럭기입동작을사용하여메모리회로를테스팅하기위한방법및장치
JP2004086996A (ja) メモリテスト回路
JPH06119799A (ja) メモリ試験装置
JP2006048767A (ja) 半導体メモリ試験装置
US20060092753A1 (en) Semiconductor device and testing method for semiconductor device
KR100282052B1 (ko) 스페어 셀의 배치에 상관없이 테스트를 행할 수 있는반도체 기억 장치
JPH11283397A (ja) 半導体記憶装置とその試験方法
KR0129918Y1 (ko) 셀프 테스트 기능을 갖는 메모리장치
KR100459690B1 (ko) 직접 액세스 모드 테스트를 위한 반도체 메모리장치 및 그테스트 방법
KR100247173B1 (ko) 검사기판에 장착된 소자의 임의 선택이 가능한 검사 시스템
KR20030068145A (ko) 다중 포트 컴팩트 에스램의 엣-스피드 내장 자가시험장치및 그 시험방법
KR100244506B1 (ko) 광대역폭 메모리의 테스트장치
KR100194419B1 (ko) 음성데이타용 메모리를 시스템 데이타용 메모리로서 이용하기위한회로및그방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080319

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee