KR100194419B1 - 음성데이타용 메모리를 시스템 데이타용 메모리로서 이용하기위한회로및그방법 - Google Patents

음성데이타용 메모리를 시스템 데이타용 메모리로서 이용하기위한회로및그방법 Download PDF

Info

Publication number
KR100194419B1
KR100194419B1 KR1019960010241A KR19960010241A KR100194419B1 KR 100194419 B1 KR100194419 B1 KR 100194419B1 KR 1019960010241 A KR1019960010241 A KR 1019960010241A KR 19960010241 A KR19960010241 A KR 19960010241A KR 100194419 B1 KR100194419 B1 KR 100194419B1
Authority
KR
South Korea
Prior art keywords
memory
data
bank
address
voice data
Prior art date
Application number
KR1019960010241A
Other languages
English (en)
Other versions
KR970071270A (ko
Inventor
공태호
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960010241A priority Critical patent/KR100194419B1/ko
Publication of KR970071270A publication Critical patent/KR970071270A/ko
Application granted granted Critical
Publication of KR100194419B1 publication Critical patent/KR100194419B1/ko

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야 :
음성 데이터용 메모리를 시스템 데이터용 메모리로서 이용하기 위한 회로 및 그 방법에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제 :
음성 데이터용 메모리를 시스템 데이터용 메모리로서 이용하기 위한 회로 및 그 방법을 제공함에 있다.
3. 발명의 해결방법의 요지:
음성 데이터용 메모리를 시스템 데이터용 메모리로서 이용하기 위한 회로에 있어서; 데이터 버스를 통하여 뱅크 선택 데이터를 기억하고, 시스템의 상위 어드레스 버스를 통한 상기 음성 데이터용 메모리를 엑세스 할 때 변환된 어드레스를 출력시키기 위한 메모리 뱅크 선택부를 가지는 것을 특징으로
4. 발명의 중요한 용도:
음성 데이터용 메모리를 시스템 데이터용 메모리로서 이용하기 위한 회로 및 그 방법에 적합하다.

Description

음성 데이터용 메모리를 시스템 데이터용 메모리로서 이용하기 위한 회로 및 그 방법
제1도는 본 발명의 일 실시예에 따른 음성 데이터용 메모리를 시스템 데이터용 메모리로서 이용하기 위한 방법을 보이기 위한 회로 블록도.
제2도는 제1도에 따른 동작도 흐름도.
본 발명은 음성 데이터용 메모리를 시스템 데이터용 메모리로서 이용하기 위한 방법에 관한 것으로, 특히 음성 데이터용 메모리의 부분결함을 선별하고 정상 부분만을 이용하여 시스템 데이터를 기억하기 위한 방법에 관한 것이다.
일반적으로, 부분결함이 발생한 디램의 경우 그 결함의 정도에 따라 선별하여 다소의 데이터에 손상이 있어도 하자가 없는 음성 데이터를 기억하는 메모리로서 이용한다.
상기한 부분결함이 잇는 디램을 보통 오디오 램이라 칭하며 음성 데이터용 메모리를 저장하기 위한 장치에만 적용되고 시스템 데이터와 같은 중요한 데이터를 저장하는 데에는 사용이 불가능하다.
그러나, 반도체 기술이 발달되고 소자는 날로 고집적화되어 가고 있고 결함이 없는 정상적인 디램은 단위당 기억용량이 큰 만큼 가격도 높아 소용량의 메모리가 필요한 제품에서는 큰 오버 헤드가 되고 있다. 이러한 이유 때문에 값이 싼 오디오 램으로서도 디램과 같이 활용할 수 있는 방법이 요구되고 있다.
따라서, 상기한 바와 같은 문제점을 해소하기 위한 본 발명의 목적은 음성 데이터용 메모리를 시스템 데이터용 메모리로서 이용하기 위한 회로 및 그 방법을 제공함에 있다.
본 발명의 다른 목적은 음성 데이터용 메모리의 부분결함을 선별하고 정상 부분만을 이용하여 시스템 데이터를 기억하기 위한 회로 및 그 방법을 제공함에 있다.
본 발명의 또 다른 목적은 불량결함이 있는 오디오 램을 시스템 데이터를 기억하기 위한 디램처럼 이용하기 위한 회로 및 그 방법을 제공함에 있다.
본 발명의 또 다른 목적은 오디오 램을 어드레스 별로 적절히 뱅킹하고 결함이 없는 뱅크만을 찾아서 사용함으로서 오디오램을 디램과 동일하게 사용할 수 있는 회로 및 그 방법을 제공함에 있다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 기술적 사상에 따르면, 음성 데이터용 메모리를 시스템 데이터용 메모리로서 이용하기 위한 회로에 있어서 데이터 버스를 통하여 뱅크 선택 데이터를 기억하고, 시스템의 상위 어드레스 버스를 통한 상기 음성 데이터용 메모리를 엑세스할 때 변환된 어드레스를 출력시키기 위한 메모리 뱅크 선택부를 가지는 것을 특징으로 한다.
또한, 음성 데이터용 메모리를 시스템 데이터용 메모리로서 이용하기 위한 방법에 있어서 시스템에서 정상적인 동작을 시작하기 전에 먼저 메모리를 점검하고 결함이 없는 부분만을 선택하여 사용할 수 있도록 메모리의 어드레스를 재배열하는 과정과, 상기 시스템의 초기화 상태 후 메모리를 점검하는 단계에 먼저 메모리 뱅크 선택부를 통해 뱅크를 선택하고, 특정 데이터를 쓰고 읽고 비교함으로서 해당 뱅크의 메모리 상태를 테스트하고 상기 뱅크의 결함여부 상태를 기록하며 이를 모든 상기 뱅크에 반복하여 테스트하는 과정과, 상기 뱅크의 결함여부의 테스트가 끝나면 결함이 없는 뱅크를 모으고 그 뱅크에 해당되는 상기 뱅크 선택 데이터를 상기 메모리 뱅크 선택부에 입력을 하면, 결함이 없는 메모리만을 엑세스 할 수 있도록 재배치되어 동작이 완료하는 과정으로 이루어지는 것을 특징으로 한다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
제1도는 본 발명의 일 실시예에 따른 음성 데이터용 메모리를 시스템 데이터용 메모리로서 이용하기 위한 방법을 보이기 위한 회로 블록도이다. 제1도를 참조하면, 일종의 기억소자로서 데이터 버스(14)를 통하여 음성 데이터용 메모리(8)의 뱅크 선택 데이터(12)를 기억해 두고, 시스템에서 상위 어드레스 버스(2)을 통하여 상기 음성 데이터용 메모리(8)를 엑세스할 때 변환어드레스 버스(6)를 통하여 변환된 어드레스를 출력하기 위한 메모리 뱅크 선택부(4)와, 이 때, 상기 메모리 뱅크 선택부(4)는 시스템의 입출력영역으로 어드레싱되어 상기 뱅크 선택 데이터(12)를 입력할 때는 하나의 입출력 소자역할을 한다.
부분결함이 있는 메모리로서 상기 뱅크 선택에 의하여 내부의 어드레스 영역이 분할되는 상기 음성 데이터용 메모리(8)와, 상술한 바와 같이 어드레스 버스는 상위 어드레스(2)와 하위 어드레스 버스(10)로 나눌 수 있고 상기 상위 어드레스(2)는 상기 뱅크 선택 데이터(12)를 저장하기 위한 수단으로서 사용되며 부여되는 비트의 수에 따라 뱅크의 수가 달라진다.
예를 들어, 비트의 수가 2일 때 4개의 뱅크를 지정할 수 있고 3개일 경우에는 8개의 뱅크를 지정할 수 있다. 또한, 하위 어드레스(10)는 직접 상기 음성 데이터용 메모리에 접속되어 메모리 뱅크내의 어드레스를 지정하는 역할을 한다.
뱅크 선택 데이터(12)는 입출력 데이터로 메모리 뱅크 선택부(4)에 입력이 되지만 메모리를 엑세스 할 때에는 변환 어드레스(6)로 출력된다.
제2도는 제1도에 따른 동작 흐름도이다. 제2도를 참조하면, 시스템에서 정상적인 동작을 시작하기 전에 먼저 메모리를 점검하고 결함이 없는 부분만을 선택하여 사용할 수 있도록 메모리의 어드레스를 재배열하는 과정을 나타내고 있다. 한번 재밸열된 어드레스는 시스템에 다시 초기화하기 전까지는 그대로 유지된다.
시스템 초기화 상태(16)를 지나 메모리를 점검하는 단계에 들면 먼저 메모리 뱅크 선택부(4)를 통해 뱅크를 선택하고(18), 특정 데이터를 쓰고 읽고 비교함으로서 해당 뱅크의 메모리 상태를 테스트하고 뱅크의 결함여부의 상태를 기록하며 이를 모든 뱅크에 반복하여 테스트 한다(20).
뱅크의 결함여부의 테스트가 끝나면 결함이 없는 뱅크를 모으고 그 뱅크에 해당되는 뱅크 선택 데이터(12)를 메모리 뱅크 선택부(4)에 입력을 하면(24), 결함이 없는 메모리만을 엑세스 할 수 있도록 재배치되어 동작은 완료한다(26).
메모리의 엑세스 동작이 수행될 때 중앙처리기에서 출력되는 어드레스는 먼저 메모리 뱅크 선택부(4)를 엑세스하고 뱅크 선택에 저장되어 있는 뱅크 선택 데이터가 메모리 소자에 전달되는 실제 어드레스가 된다.
따라서, 상기한 바와 같은 본 발명에 따르면, 기억 용량이 큰 오디오 램을 여러 개의 뱅크로 분할하여 메모리 기능이 정상인 부분을 찾아내고 이를 시스템의 어드레스 영역에 맞게 재배치하여 정상적인 디램과 동일한 시스템 데이터를 기억하기 위한 메모리로서 활용할 수 있는 효과가 있는 것이다.

Claims (4)

  1. 시스템 데이터 빛 음성데이타가 입출력되는 데이터 버스와, 상기 데이터버스를 통해 상기 시스템에서 제공하는 초기화신호를 제공하는 뱅크 선택 데이터 버스와, 소정제어에 따라 시스템 데이터 엑세스시 그 엑세스 어드레스를 제공하는 상위어드레스 버스와, 상기 음성 데이터용 메모리를 직접 엑세스 하기 위한 어드레스를 제공하는 하위어드레스 버스를 통해 모든 데이터의 입출력이 수행되는 음성 데이터용 메모리를 시스템 데이터용 메모리로서 이용하기 위한 회로에 있어서; 상기 데이터 버스를 통해 상기 시스템에서 제공하는 초기화 신호가 출력시 상기 뱅크 선택 데이터 버스를 통해 초기화 신호를 인입하고, 소정비트수의 뱅크선택 신호를 발생하여 상기 음성 데이터용 메모리의 해당 뱅크로 테스트 데이터를 라이트하고, 상기 해당 뱅크로 다시 엑세스하여 상기 라이트한 데이터를 리드하여 작업을 소정횟수 반복하여 결함이 존재하지 않은 뱅크를 모아 상기 음성 데이터용 메모리의 어드레스를 변환시킨 후 기억하고, 상기 상위어드레스 버스를 통해 상기 시스템으로부터 시스템 데이터가 엑세스 될 경우 그 엑세스 될 어드레스를 상기 변환된 어드레스로 변환하여 해당하는 메모리 뱅크로 엑세스하는 메모리 뱅크 선택부를 포함하여 구성함을 특징으로 하는 음성 데이터용 메모리를 시스템 데이터용 메모리로 이용하기 위한 회로.
  2. 제1항에 있어서, 상기 뱅크선택부에서 발생하는 뱅크선택 신호를 구성하는 소정 비트수에 따라 선택하는 메모리의 뱅크수가 지정됨을 특징으로 하는 음성 데이터용 메모리를 시스템 데이터용 메모리로서 이용하기 위한 회로.
  3. 제1항에 있어서, 상기 메모리 뱅크 선택부는 상기 시스템의 입출력 영역으로 어드레싱되어 상기 뱅크 선택 데이터를 입력할 때는 하나의 입출력 소자로 역할 수행하는 것을 특징으로 하는 음성 데이터용 메모리를 시스템 데이터용 메모리로서 이용하기 위한 회로.
  4. 음성 데이터용 메모리를 시스템 데이터용 메모리로서 이용하기 위한 방법에 있어서; 시스템에서 정상적인 동작을 시작하기 전 초기화 동작 수행시 상기 음성 데이터용 메모리를 테스트하여 결함이 없는 부분만을 선택하여 사용할 수 있도록 메모리의 어드레스를 재배열하는 과정과; 상기 시스템의 초기화 동작시 상기 음성 데이터용 메모리를 테스팅하는 과정은 먼저 메모리 뱅크 선택부를 통해 뱅크를 선택하고, 특정 데이터를 쓰고 읽고 비교함으로서 해당 뱅크의 메모리 상태를 테스트하고 상기 뱅크의 결함여부 상태를 기록하며 이를 모든 상기 뱅크에 반복하여 테스트하는 과정과, 상기 뱅크의 결함여부의 테스트가 끝나면 결함이 없는 뱅크를 모으고 그 뱅크에 해당되는 상기 뱅크 선택 데이터를 상기 메모리 뱅크 선택부에 입력을 하면, 결함이 없는 메모리만을 엑세스 할 수 있도록 재배치되어 동작이 완료하는 과정으로 이루어지는 것을 특징으로 하는 음성 데이터용 메모리를 시스템 데이터용 메모리로서 이용하기 위한 방법.
KR1019960010241A 1996-04-04 1996-04-04 음성데이타용 메모리를 시스템 데이타용 메모리로서 이용하기위한회로및그방법 KR100194419B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960010241A KR100194419B1 (ko) 1996-04-04 1996-04-04 음성데이타용 메모리를 시스템 데이타용 메모리로서 이용하기위한회로및그방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960010241A KR100194419B1 (ko) 1996-04-04 1996-04-04 음성데이타용 메모리를 시스템 데이타용 메모리로서 이용하기위한회로및그방법

Publications (2)

Publication Number Publication Date
KR970071270A KR970071270A (ko) 1997-11-07
KR100194419B1 true KR100194419B1 (ko) 1999-06-15

Family

ID=66222964

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960010241A KR100194419B1 (ko) 1996-04-04 1996-04-04 음성데이타용 메모리를 시스템 데이타용 메모리로서 이용하기위한회로및그방법

Country Status (1)

Country Link
KR (1) KR100194419B1 (ko)

Also Published As

Publication number Publication date
KR970071270A (ko) 1997-11-07

Similar Documents

Publication Publication Date Title
US5742613A (en) Memory array of integrated circuits capable of replacing faulty cells with a spare
US4051460A (en) Apparatus for accessing an information storage device having defective memory cells
JP3558252B2 (ja) 半導体メモリ試験装置
JPH09318707A (ja) 半導体メモリ試験方法および装置
US6247153B1 (en) Method and apparatus for testing semiconductor memory device having a plurality of memory banks
JP3367848B2 (ja) 半導体デバイスのテスト装置
JP2000011693A (ja) データ転送装置、メモリデバイス試験装置、データ転送方法及びメモリデバイス試験方法
JPH10144092A (ja) 半導体メモリ装置及びその駆動方法
KR100212599B1 (ko) 메모리 시험장치
KR20010075709A (ko) 메모리 테스팅의 방법 및 메모리 기반 디바이스
KR100194419B1 (ko) 음성데이타용 메모리를 시스템 데이타용 메모리로서 이용하기위한회로및그방법
US8488400B2 (en) Multi-port memory device
US5991903A (en) Parallel bit test circuit for testing a semiconductor device in parallel bits
US6684355B2 (en) Memory testing apparatus and method
US6052767A (en) Semiconductor device having redundant memory cell arrays and serially accessing addresses
KR100429095B1 (ko) 집적회로의랜덤액세스메모리및이를테스트하는방법
KR20080006711A (ko) 내장형 자체 테스트 회로를 구비한 반도체 메모리 장치
KR100328617B1 (ko) 메모리시험장치
JP2000065904A (ja) 半導体試験装置
KR100612127B1 (ko) 메모리 모듈 테스트 방법 및 이를 위한 메모리 모듈의 허브
JPS585681A (ja) 半導体メモリ試験装置
JPH1186595A (ja) 半導体メモリ試験装置
KR100296425B1 (ko) 메모리 결함 에뮬레이터
JPS6396797A (ja) 半導体メモリ
JPH04155553A (ja) フェイルビットメモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070130

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee