KR100612127B1 - 메모리 모듈 테스트 방법 및 이를 위한 메모리 모듈의 허브 - Google Patents

메모리 모듈 테스트 방법 및 이를 위한 메모리 모듈의 허브 Download PDF

Info

Publication number
KR100612127B1
KR100612127B1 KR1020040075920A KR20040075920A KR100612127B1 KR 100612127 B1 KR100612127 B1 KR 100612127B1 KR 1020040075920 A KR1020040075920 A KR 1020040075920A KR 20040075920 A KR20040075920 A KR 20040075920A KR 100612127 B1 KR100612127 B1 KR 100612127B1
Authority
KR
South Korea
Prior art keywords
bank
order
memory module
access order
banks
Prior art date
Application number
KR1020040075920A
Other languages
English (en)
Other versions
KR20060027089A (ko
Inventor
신승만
소병세
서승진
신희종
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040075920A priority Critical patent/KR100612127B1/ko
Priority to US11/227,225 priority patent/US20060064611A1/en
Publication of KR20060027089A publication Critical patent/KR20060027089A/ko
Application granted granted Critical
Publication of KR100612127B1 publication Critical patent/KR100612127B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G11C2029/3602—Pattern generator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

뱅크 억세스 순서를 외부에서 입력받아, 이를 적용하여 테스트 패턴 시퀀스를 생성하고 이에 따라 메모리 모듈에 대한 BIST를 수행하는 메모리 모듈의 테스트 방법 및 이를 위한 메모리 모듈의 허브가 개시되어 있다. 뱅크 억세스 순서에 따른 뱅크 어드레스들을 외부에서 순서대로 저장할 수 있도록 하여, 원하는 뱅크 억세스 순서대로 메모리 모듈의 테스트를 수행할 수 있다. 따라서, 메모리 모듈의 불량을 효과적으로 검출할 수 있다.

Description

메모리 모듈 테스트 방법 및 이를 위한 메모리 모듈의 허브{METHOD FOR TESTING MEMORY MODULE AND HUB OF MEMORY MODULE FOR THE SAME}
도 1은 종래 기술에 따른 Fully Buffered DIMM을 도시한 블록도이다.
도 2는 종래 기술에 따른 메모리 모듈의 허브의 BIST기능을 설명하기 위한 블록도이다.
도 3은 본 발명의 일실시예에 따른 메모리 모듈 테스트 방법의 동작을 설명하기 위한 동작 흐름도이다.
도 4는 본 발명의 일실시예에 따른 메모리 모듈의 허브의 블록도이다.
도 5는 도 4에 도시된 BIST회로의 동작을 설명하기 위한 동작 흐름도이다.
도 6은 본 발명의 4뱅크 실시예에 따른 뱅크 어드레스의 구성을 나타낸 도표이다.
도 7은 본 발명의 4뱅크 실시예에 따른 뱅크 순서 설정 레지스터를 나타낸 블록도이다.
도 8은 도 7의 뱅크 순서 설정 레지스터의 비트 구성예를 나타낸 블록도이다.
도 9는 본 발명의 4뱅크 실시예에 따른 패턴 시퀀스의 일예의 블록도이다.
도 10은 도 8에 도시된 설정의 뱅크 억세스 순서대로 생성된 패턴 시퀀스의 블록도이다.
도 11은 본 발명의 8뱅크 실시예에 따른 뱅크 어드레스의 구성을 나타낸 도표이다.
도 12는 본 발명의 8뱅크 실시예에 따른 뱅크 순서 설정 레지스터를 나타낸 블록도이다.
도 13은 도 12의 뱅크 순서 설정 레지스터의 비트 구성예를 나타낸 블록도이다.
도 14는 도 13에 도시된 설정의 뱅크 억세스 순서대로 생성된 패턴 시퀀스의 블록도이다.
* 도면의 주요부분에 대한 부호의 설명 *
S310 : 뱅크 억세스 순서 설정단계
S320 : 테스트 패턴 시퀀스 생성단계
S330 : BIST 수행단계
본 발명은 메모리 모듈 및 반도체 메모리 장치의 테스트에 관한 것으로, 특 히 BIST기능을 갖는 메모리 모듈 및 반도체 메모리 장치의 테스트 방법에 관한 것이다.
일반적으로 다수의 메모리를 PCB(Printed Circuit Board)상에 탑재하는 메모리 모듈은 SIMM과 DIMM으로 양분된다. SIMM은 PCB의 양면 탭에 동일한 신호가 인가되는 모듈을 말하고, DIMM은 PCB의 양면 탭에 서로 다른 신호가 인가되는 모듈을 말한다. 현재 메모리 모듈의 대부분은 DIMM이 차지하고 있으며, DIMM은 RDIMM(Registered DIMM)과 FBDIMM(Fully Buffered DIMM)으로 분류된다. 후자인 FBDIMM은 PACKET PROTOCOL을 이용한 고속 동작과 고용량에 유리하여 현재 각광을 받고 있는 추세이다.
도 1은 종래 기술에 다른 FBDIMM의 블록도이다.
도 1을 참조하면 FBDIMM은 복수개의 메모리 모듈(110) 및 허브(120)를 포함한다. 허브(120)는 AMB(Advanced Memory Buffer)등을 포함하는 개념이다. 허브(120)는 마이크로프로세서 등을 포함하는, 시스템에서 인가되는 고속의 패킷을 메모리 커맨드로 변환하고, 메모리들과의 인터페이스 및 다른 모듈과의 데이터 송/수신을 수행한다.
메모리 모듈의 허브는 메모리 초기화/시스템 부트(boot)시에 인스톨된 메모리를 셀프 테스트할 수 있으며, 이를 메모리 BIST(Built In Self Test)라 한다. BIST는 칩 내에 테스트 알고리즘이 구현되어 있는 테스트 회로를 설계하여 탑재된 메모리의 자체 테스트(self-test)가 가능하도록 하는 기법이다. BIST는 최소한의 핀을 사용하여 효과적인 메모리 테스트를 수행할 수 있고, 저속의 테스트 장비를 사용하여 고속의 메모리 모듈 또는 장치를 테스트할 수 있으며, 병렬 테스트의 구현이 가능하다. 그러나, BIST장치내에 내장된 테스트 패턴 시퀀스를 변경하는 것은 용이하지 않다.
도 2는 종래 기술에 따른 메모리 모듈의 허브의 BIST기능을 설명하기 위한 블록도이다.
도 2에는 메모리 모듈의 허브의 BIST기능을 설명하기 위한 블록들만 간략하게 도시하였음을 밝혀둔다. 도 2를 참조하면, BIST기능을 구비하는 메모리 모듈의 허브는 BIST회로(210) 및 메모리 인터페이스(220)를 포함한다. BIST회로(210)는 외부에서 테스트 시작신호(START)가 인가되면 기설정되어 있는 뱅크 억세스 순서에 따라 테스트 패턴 시퀀스를 생성하여 메모리 모듈의 테스트가 수행되도록 한다. 메모리 인터페이스(220)는 BIST회로의 동작에 따라 메모리 장치들을 테스트할 수 있도록 메모리 모듈 상에 탑재된 다수의 메모리들과 허브와의 인터페이싱을 수행한다. 즉, 메모리의 동작에 필요한 커맨드, 어드레스 또는 데이터가 메모리에 전송될 수 있도록 메모리 모듈 상에 구비된 기판과 허브와의 인터페이싱을 담당한다. 결국 메모리 모듈의 허브는 기설정된 뱅크 억세스 순서에 따라 테스트 패턴 시퀀스를 생성하여 메모리 모듈을 테스트한다.
이와같이 종래 기술에 따른 메모리 모듈의 허브는 BIST수행시 고정된 뱅크 억세스 순서에 따라서만 테스트를 수행할 수 있었다. 즉, 사용자가 DBAC의 순서로 되어있는 뱅크 억세스 순서를 ABCD로 바꾸는 것이 불가능하였다. 또한 모든 뱅크 억세스 순서를 조합하여 모든 경우를 메모리 모듈의 허브에 저장하는 것은 사실상 불가능하다. 8개의 뱅크를 가진 메모리의 경우 뱅크의 순서 조합은 8!로 4만조합 이상이 발생하기 때문이다.
그런데, DRAM은 뱅크를 억세스하는 순서에 따라 불량 여부를 달리한다. 예를 들어 4뱅크를 가진 DRAM의 경우 액티브 또는 라이트/리드할 때 뱅크의 순서는 교란(disturb)나 내부 노이즈의 양상에 영향을 끼친다. 이러한 양상은 IO 인터페이스와도 연관이 있으며, 디바이스의 공정 또는 제조사에 따라 달라진다. 따라서 어떤 경우에는 뱅크 억세스 순서가 ABCD일 경우가 최악인 반면 어떤 경우에는 DBCA가 최악인 경우가 있다. BIST를 이용하여 테스트할 경우에는 이러한 뱅크 억세스 순서가 고정되어 있어 제품에 따라 불량 검출율에 많은 차이를 보이는 문제점이 있었다.
상기와 같은 문제점을 해결하기 위한 본 발명의 제 1 목적은 외부에서 뱅크 억세스 순서를 설정하고, 설정된 뱅크 억세스 순서를 적용하여 메모리 모듈에 대한 BIST를 수행하는 메모리 모듈의 테스트 방법을 제공하는 것이다.
본 발명의 제 2 목적은 외부에서 뱅크 억세스 순서를 설정하고, 설정된 뱅크 억세스 순서를 적용하여 반도체 메모리 장치에 대한 BIST를 수행하는 반도체 메모 리 장치의 테스트 방법을 제공하는 것이다.
본 발명의 제 3 목적은 외부에서 뱅크 억세스 순서를 설정하고, 설정된 뱅크 억세스 순서를 적용하여 메모리 모듈에 대한 BIST를 수행하는 메모리 모듈의 허브를 제공하는 것이다.
상기 제 1 목적을 달성하기 위한 메모리 모듈의 테스트 방법은, 외부에서 메모리 모듈 허브 내의 뱅크 순서 설정 레지스터에 뱅크 억세스 순서를 설정하는 단계, 설정된 뱅크 억세스 순서를 적용하여 테스트 패턴 시퀀스를 생성하는 단계, 및 생성된 테스트 패턴 시퀀스에 따라 메모리 모듈에 대한 BIST를 수행하는 단계를 포함한다.
또한, 상기 본 발명의 제 2 목적을 달성하기 위한 반도체 메모리 장치의 테스트 방법은, 외부에서 반도체 메모리 장치의 BIST회로 내의 뱅크 순서 설정 레지스터에 뱅크 억세스 순서를 설정하는 단계, 설정된 뱅크 억세스 순서를 적용하여 테스트 패턴 시퀀스를 생성하는 단계, 및 생성된 테스트 패턴 시퀀스에 따라 반도체 메모리 장치에 대한 BIST를 수행하는 단계를 포함한다.
또한, 상기 본 발명의 제 3 목적을 달성하기 위한 메모리 모듈의 허브는, 외부로부터 뱅크 억세스 순서를 설정 받는 뱅크 순서 설정 레지스터, 및 뱅크 순서 설정 레지스터에 설정된 뱅크 억세스 순서를 적용하여 테스트 시퀀스를 생성하고, 테스트 시퀀스에 따라 메모리 모듈을 테스트하기 위한 동작을 수행하는 BIST회로를 포함한다.
따라서, 메모리 모듈 또는 반도체 메모리 장치의 테스트 효율성 및 테스트 커버리지를 향상시킨다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 3은 본 발명의 일실시예에 따른 메모리 모듈 테스트 방법의 동작을 설명하기 위한 동작 흐름도이다.
도 3을 참조하면, 본 발명의 일실시예에 따른 메모리 모듈 테스트 방법은 먼저 외부에서 뱅크 억세스 순서를 설정한다(S310). 이 때 외부는 메모리 모듈 또는 반도체 메모리 장치의 외부를 의미하며, 입/출력 장치를 통하여 사용자로부터 입력받는 경우 등을 포함한다. 뱅크 억세스 순서의 설정은 뱅크 순서 설정 레지스터를 통하여 할 수도 있다. 뱅크 순서 설정 레지스터는 BIST기능을 구비하는 메모리 모듈의 허브 또는 반도체 메모리 장치 내의 레지스터 셋에 구비될 수 있다. 메모리 모듈의 허브는 FBDIMM에서 사용되는 AMB(Advanced Memory Buffer) 등을 포함하는 개념임을 밝혀둔다.
이후에, 설정된 뱅크 억세스 순서를 적용하여 테스트 패턴 시퀀스를 생성한다(S320).
이후에, 생성된 테스트 패턴 시퀀스에 따라 메모리 모듈에 대한 BIST를 수행한다(S330).
이와 같이, 외부에서 뱅크 억세스 순서를 설정할 수 있도록 하여 다양한 뱅크 억세스 순서에 따른 메모리 모듈의 테스트 수행이 가능하다.
도 4는 본 발명의 일실시예에 따른 메모리 모듈의 허브의 블록도이다.
도 4에는 메모리 모듈의 허브의 BIST기능을 설명하기 위한 블록들만 간략하게 도시하였음을 밝혀둔다. 도 4를 참조하면, BIST기능을 구비하는 메모리 모듈의 허브(400)는 뱅크 순서 설정 레지스터(410), BIST회로(420) 및 메모리 인터페이스(220)를 포함한다. 도 4에 도시된 메모리 인터페이스(220)는 도 2에 도시된 그것과 동일하며 같은 도면부호로 표시되었음을 밝혀둔다.
뱅크 순서 설정 레지스터(410)는 외부로부터 뱅크 억세스 순서를 설정 받는다. 이 때 뱅크 순서 설정 레지스터(410)는 SMBUS(System Management BUS)를 통하여 뱅크 순서를 설정 받는 것이 바람직하다. 또한 여기서 외부는 메모리 모듈의 외부를 말하며, 입/출력 장치 등을 통하여 사용자로부터 입력받는 경우도 포함한다. 뱅크 순서 설정 레지스터(410)의 크기는 뱅크의 수에 따라 달라질 수 있다. 도 2에 도시된 메모리 모듈의 허브와 달리 도 4에 도시된 메모리 모듈의 허브는 뱅크 순서 설정 레지스터(410)를 구비하므로, 원하는 뱅크 순서를 SMBUS등을 통하여 설정받아 이 순서에 따라 메모리 모듈의 BIST를 수행할 수 있다.
BIST회로(420)는 테스트 시작신호(START)가 외부에서 인가되면, 뱅크 순서 설정 레지스터(410)를 읽어와서 뱅크 순서 설정 레지스터(410)에 설정되어있는 뱅크 억세스 순서에 따라 메모리 모듈에 대한 BIST가 수행되도록 한다.
도 5는 도 4에 도시된 BIST회로의 동작을 설명하기 위한 동작 흐름도이다.
도 5를 참조하면, BIST회로는 먼저 테스트 시작신호가 인가되었는지 여부를 판단한다(S510). 테스트 시작신호가 인가되지 아니하였으면, S510단계로 돌아가 테스트 시작신호가 인가될 때까지 기다린다. 테스트 시작신호가 인가되었으면 뱅크 순서 설정 레지스터를 읽어온다(S520). 이후에, 뱅크 설정 레지스터에 설정된 뱅크 억세스 순서를 적용하여 테스트 패턴 시퀀스를 생성하고, 이를 이용하여 BIST를 수행한다(S530). 이 때 테스트 패턴 시퀀스는 액티브, 리드, 라이트 등의 명령의 조합일 수 있으며 테스트 알고리즘에 따라 결정될 수 있다.
이하 4뱅크의 경우 및 8뱅크일 경우 각각에 대해 구체적으로 예를 들어 본 발명의 기술사상을 설명한다.
4뱅크 실시예
도 6은 본 발명의 4뱅크 실시예에 따른 뱅크 어드레스의 구성을 나타낸 도표이다.
메모리 모듈을 구성하고 있는 반도체 메모리 장치가 4뱅크인 경우에는 뱅크 어드레스가 두 비트 필요하다. 도 6을 참조하면 두 비트의 뱅크 어드레스(BA0, BA1)의 조합에 따라 4개의 뱅크(A, B, C, D)를 나타내는 것을 알 수 있다. 이와같이 두 비트의 뱅크 어드레스만 있으면 4개의 뱅크 중 어느 하나의 뱅크를 지정할 수 있다.
도 7은 본 발명의 4뱅크 실시예에 따른 뱅크 순서 설정 레지스터를 나타낸 블록도이다.
도 7을 참조하면, 본 발명의 4뱅크 실시예에 따른 뱅크 순서 설정 레지스터는 8비트 레지스터일 수 있다. 이 8비트는 두 비트의 뱅크 어드레스가 4개 모인 것이다. 즉, 8비트 뱅크 순서 설정 레지스터는 두 비트의 뱅크 어드레스를 4개 저장할 수 있다. 도 7에 도시된 바와 같이 뱅크 순서 설정 레지스터에 4개의 뱅크에 대한 뱅크 어드레스를 담을 수 있고, 각각의 뱅크 어드레스는 두 비트로 구성된다. 결국 8비트의 뱅크 순서 설정 레지스터가 있으면 4!의 뱅크 순서 조합의 모든 순서를 뱅크 순서 설정 레지스터에 설정할 수 있다.
도 8은 도 7의 뱅크 순서 설정 레지스터의 비트 구성예를 나타낸 블록도이다.
뱅크 어드레스 및 뱅크 사이의 관계는 도 6에 도시된 바와 같다. 먼저, 가장 왼쪽의 두 비트(810)는 첫 번째 뱅크를 나타내는 뱅크 어드레스이다. 가장 왼쪽의 두 비트(810)는 "11"로 첫 번째 뱅크가 뱅크 D임을 나타낸다. 다음에, 왼쪽에서 세 번째 및 네 번째 비트(820)는 두 번째 뱅크를 나타내는 뱅크 어드레스이다. 이 두 비트(820)는 "01"로 두 번째 뱅크가 뱅크 B임을 나타낸다. 다음에, 왼쪽에서 다섯 번째 및 여섯 번째 비트(830)는 세 번째 뱅크를 나타내는 뱅크 어드레스이다. 이 두 비트(830)는 "00"으로 세 번째 뱅크가 뱅크 A임을 나타낸다. 마지막으로, 오른 쪽에서 첫 번째 및 두 번째 비트(840)는 네 번째 뱅크를 나타내는 뱅크 어드레스이다. 이 두 비트(840)는 "10"으로 네 번째 뱅크가 뱅크 C임을 나타낸다. 따라서 도 8에 도시된 뱅크 순서 설정 레지스터는 뱅크 D - 뱅크 B - 뱅크 A - 뱅크 C의 뱅크 억세스 순서를 나타낸다.
도 8에서 LSB쪽에서 MSB쪽의 순서로 뱅크의 순서를 정하였으나, 이와 반대로 정할 수도 있고, 다른 방법에 의하여 뱅크의 순서를 정할 수도 있다. 결국 8비트 뱅크 순서 설정 레지스터에 4뱅크의 모든 순서를 나타낼 수 있다.
도 9는 본 발명의 4뱅크 실시예에 따른 패턴 시퀀스의 일예의 블록도이다.
도 9에 도시된 패턴 시퀀스는 4개의 뱅크에 대한 것이나, 뱅크의 순서에 대한 정보 없이 단순히 시퀀스만을 나타낸 것이다. 도 9를 참조하면, 패턴 시퀀스는 먼저 뱅크마다 액티브 동작을 하고, 이어서 뱅크마다 라이트 동작을 한 후, 마지막으로 뱅크마다 프리차지 동작을 수행하는 것을 알 수 있다.
도 10은 도 8에 도시된 설정의 뱅크 억세스 순서대로 생성된 패턴 시퀀스의 블록도이다.
도 10에 도시된 패턴 시퀀스는 도 9에 도시된 패턴 시퀀스에 따른 것이다. 도 10을 참조하면, 도 8의 뱅크 순서 설정 레지스터가 뱅크 D - 뱅크 B - 뱅크 A - 뱅크 C의 뱅크 억세스 순서를 나타내므로 이 순서에 따라 패턴 시퀀스가 배열된 것을 알 수 있다. 즉, 뱅크 D - 뱅크 B - 뱅크 A - 뱅크 C의 뱅크 억세스 순서로 액 티브 동작을 수행하고, 뱅크 D - 뱅크 B - 뱅크 A - 뱅크 C의 뱅크 억세스 순서로 라이트 동작을 수행하며, 뱅크 D - 뱅크 B - 뱅크 A - 뱅크 C의 뱅크 억세스 순서로 프리차지 동작을 수행한다.
이상에서 살펴본 바와 같이 4개의 뱅크에 대해서는 8비트의 뱅크 순서 설정 레지스터를 이용하여 4개의 뱅크가 가질 수 있는 모든 순서를 설정할 수 있다.
8뱅크 실시예
도 11은 본 발명의 8뱅크 실시예에 따른 뱅크 어드레스의 구성을 나타낸 도표이다.
메모리 모듈을 구성하고 있는 반도체 메모리 장치가 8뱅크인 경우에는 뱅크 어드레스가 세 비트 필요하다. 도 11을 참조하면 세 비트의 뱅크 어드레스(BA2, BA1, BA0)의 조합에 따라 8개의 뱅크(A, B, C, D, E, F, G, H)를 나타내는 것을 알 수 있다. 이와 같이 세 비트의 뱅크 어드레스만 있으면 8개의 뱅크 중 어느 하나의 뱅크를 지정할 수 있다.
도 12는 본 발명의 8뱅크 실시예에 따른 뱅크 순서 설정 레지스터를 나타낸 블록도이다.
도 12를 참조하면, 본 발명의 8뱅크 실시예에 따른 뱅크 순서 설정 레지스터는 24비트 레지스터일 수 있다. 이 24비트는 세 비트의 뱅크 어드레스가 8개 모인 것이다. 즉, 24비트 뱅크 순서 설정 레지스터는 세 비트의 뱅크 어드레스를 8개 저 장할 수 있다. 도 12에 도시된 바와 같이 뱅크 순서 설정 레지스터에 8개의 뱅크에 대한 뱅크 어드레스를 담을 수 있고, 각각의 뱅크 어드레스는 세 비트로 구성된다. 결국 24비트의 뱅크 순서 설정 레지스터가 있으면 8!의 뱅크 순서 조합의 모든 순서를 뱅크 순서 설정 레지스터에 설정할 수 있다.
도 13은 도 12의 뱅크 순서 설정 레지스터의 비트 구성예를 나타낸 블록도이다.
뱅크 어드레스 및 뱅크 사이의 관계는 도 11에 도시된 바와 같다. 먼저, 가장 왼쪽의 세 비트(1310)는 첫 번째 뱅크를 나타내는 뱅크 어드레스이다. 가장 왼쪽의 세 비트(1310)는 "011"로 첫 번째 뱅크가 뱅크 D임을 나타낸다. 다음에, 왼쪽에서 네 번째 내지 여섯 번째 비트(1320)는 두 번째 뱅크를 나타내는 뱅크 어드레스이다. 이 세 비트(1320)는 "001"로 두 번째 뱅크가 뱅크 B임을 나타낸다. 다음에, 왼쪽에서 일곱 번째 내지 아홉 번째 비트(1330)는 세 번째 뱅크를 나타내는 뱅크 어드레스이다. 이 세 비트(1330)는 "000"으로 세 번째 뱅크가 뱅크 A임을 나타낸다. 다음에, 왼쪽에서 열 번째 내지 열두 번째 비트(1340)는 네 번째 뱅크를 나타내는 뱅크 어드레스이다. 이 세 비트(1340)는 "010"으로 네 번째 뱅크가 뱅크 C임을 나타낸다. 다음에, 왼쪽에서 열세 번째 내지 열 다섯 번째 비트(1350)는 다섯 번째 뱅크를 나타내는 뱅크 어드레스이다. 이 세 비트(1350)는 "111"로 다섯 번째 뱅크가 뱅크 H임을 나타낸다. 다음에, 왼쪽에서 열 여섯 번째 내지 열 여덟 번째 비트(1360)는 여섯 번째 뱅크를 나타내는 뱅크 어드레스이다. 이 세 비트(1360)는 "100"으로 여섯 번째 뱅크가 뱅크 E임을 나타낸다. 다음에, 왼쪽에서 열 아홉 번째 내지 스물 한 번째 비트(1370)는 일곱 번째 뱅크를 나타내는 뱅크 어드레스이다. 이 세 비트(1370)는 "101"으로 일곱 번째 뱅크가 뱅크 F임을 나타낸다. 마지막으로, 오른쪽에서 첫 번째 내지 세 번째 비트(1380)는 여덟 번째 뱅크를 나타내는 뱅크 어드레스이다. 이 세 비트(1380)는 "110"으로 여덟 번째 뱅크가 뱅크 G임을 나타낸다. 따라서 도 13에 도시된 뱅크 순서 설정 레지스터는 뱅크 D - 뱅크 B - 뱅크 A - 뱅크 C - 뱅크 H - 뱅크 E - 뱅크 F - 뱅크 G의 뱅크 억세스 순서를 나타낸다.
도 13에서 LSB쪽에서 MSB쪽의 순서로 뱅크의 순서를 정하였으나, 이와 반대로 정할 수도 있고, 다른 방법에 의하여 순서를 정할 수도 있다. 결국 24비트 뱅크 순서 설정 레지스터에 8뱅크의 모든 순서를 나타낼 수 있다.
도 14는 도 13에 도시된 설정의 뱅크 억세스 순서대로 생성된 패턴 시퀀스의 블록도이다.
도 14에 도시된 패턴 시퀀스는 도 9에 도시된 패턴 시퀀스에 따른 것이다. 다만 이 경우에는 8뱅크이므로 액티브, 라이트 및 프리차지 동작이 각각 8개의 뱅크에 대하여 이루어진다. 도 14를 참조하면, 도 13의 뱅크 순서 설정 레지스터가 뱅크 D - 뱅크 B - 뱅크 A - 뱅크 C - 뱅크 H - 뱅크 E - 뱅크 F - 뱅크 G의 뱅크 억세스 순서를 나타내므로 이 순서에 따라 패턴 시퀀스가 배열된 것을 알 수 있다. 즉, 뱅크 D - 뱅크 B - 뱅크 A - 뱅크 C - 뱅크 H - 뱅크 E - 뱅크 F - 뱅크 G의 뱅크 억세스 순서로 액티브 동작을 수행하고, 뱅크 D - 뱅크 B - 뱅크 A - 뱅크 C - 뱅크 H - 뱅크 E - 뱅크 F - 뱅크 G의 뱅크 억세스 순서로 라이트 동작을 수행하며, 뱅크 D - 뱅크 B - 뱅크 A - 뱅크 C - 뱅크 H - 뱅크 E - 뱅크 F - 뱅크 G의 뱅크 억세스 순서로 프리차지 동작을 수행한다.
이상에서 살펴본 바와 같이 8개의 뱅크에 대해서는 24비트의 뱅크 순서 설정 레지스터를 이용하여 8개의 뱅크가 가질 수 있는 모든 순서를 설정할 수 있다.
또한 8뱅크 실시예에서 살펴본 24비트 뱅크 순서 설정 레지스터는 4뱅크의 경우에도 적용될 수 있다. 즉, 각각의 세 비트 뱅크 어드레스에서 최상위 비트를 무시하면 4개의 뱅크에 대한 뱅크 어드레스로 사용될 수 있다. 이 때, 8개의 뱅크에 대한 뱅크 어드레스에서 뒤의 4개의 뱅크에 대한 뱅크 어드레스를 무시하면 4개의 뱅크에 대한 뱅크 순서 설정 레지스터로 사용될 수 있다.
상기 실시예를 통하여 메모리 모듈의 테스트 방법을 중심으로 설명하였으나, 본 발명의 기술사상은 메모리 모듈의 테스트 방법에 한하지 아니한다. 즉, BIST장치를 구비하는 반도체 메모리 장치에서는, 반도체 메모리 장치의 BIST장치내의 레지스터 셋에 뱅크 억세스 순서를 설정하여 설정된 뱅크 억세스 순서에 따라 반도체 메모리 장치의 테스트가 수행되도록 할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상술한 바와 같이, 본 발명의 메모리 모듈 또는 반도체 메모리 장치의 테스트 방법 및 메모리 모듈의 허브는 뱅크 억세스 순서를 임의로 설정하여 BIST를 수행할 수 있다. 따라서, 뱅크 억세스 순서에 따라 특성이 달라질 수 있는 메모리 모듈 또는 반도체 메모리 장치를 효과적으로 테스트할 수 있고, 테스트 커버리지를 향상시킬 수 있어 효과적으로 불량을 검출할 수 있다.

Claims (12)

  1. 외부에서 메모리 모듈 허브 내의 뱅크 순서 설정 레지스터에 뱅크 억세스 순서를 설정하는 단계;
    상기 설정된 뱅크 억세스 순서를 적용하여 테스트 패턴 시퀀스를 생성하는 단계; 및
    상기 생성된 테스트 패턴 시퀀스에 따라 메모리 모듈에 대한 BIST를 수행하는 단계를 포함하는 것을 특징으로 하는 메모리 모듈의 테스트 방법.
  2. 제 1 항에 있어서,
    상기 뱅크 억세스 순서를 설정하는 단계는 뱅크 어드레스를 뱅크의 수만큼 상기 외부에서 입력받아 억세스될 순서대로 저장하는 방식으로 수행되는 것을 특징으로 하는 메모리 모듈의 테스트 방법.
  3. 제 2 항에 있어서,
    상기 뱅크 억세스 순서를 설정하는 단계는 SMBUS(System Management BUS)를 이용하여 설정하는 것을 특징으로 하는 메모리 모듈의 테스트 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 메모리 모듈은 FBDIMM인 것을 특징으로 하는 메모리 모듈의 테스트 방법.
  5. 외부에서 반도체 메모리 장치의 BIST회로 내의 뱅크 순서 설정 레지스터에 뱅크 억세스 순서를 설정하는 단계;
    상기 설정된 뱅크 억세스 순서를 적용하여 테스트 패턴 시퀀스를 생성하는 단계; 및
    상기 생성된 테스트 패턴 시퀀스에 따라 상기 반도체 메모리 장치에 대한 BIST를 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 테스트 방법.
  6. 제 5 항에 있어서,
    상기 뱅크 억세스 순서를 설정하는 단계는 뱅크 어드레스를 뱅크의 수만큼 상기 외부에서 입력받아 억세스될 순서대로 저장하는 방식으로 수행되는 것을 특징으로 하는 반도체 메모리 장치의 테스트 방법.
  7. 뱅크 억세스 순서를 설정 받는 뱅크 순서 설정 레지스터; 및
    상기 뱅크 순서 설정 레지스터에 설정된 뱅크 억세스 순서를 적용하여 테스트 시퀀스를 생성하고, 상기 테스트 시퀀스에 따라 메모리 모듈을 테스트하기 위한 동작을 수행하는 BIST회로를 포함하는 것을 특징으로 하는 메모리 모듈의 허브.
  8. 제 7 항에 있어서,
    상기 뱅크 순서 설정 레지스터는 뱅크 어드레스의 비트수에 뱅크의 수를 곱한 수만큼의 비트 사이즈인 것을 특징으로 하는 메모리 모듈의 허브.
  9. 제 8 항에 있어서,
    상기 뱅크 순서 설정 레지스터는 상기 뱅크 억세스 순서에 따른 뱅크 어드레스의 비트들을 순서대로 저장함으로써, 상기 뱅크 억세스 순서를 설정 받는 것을 특징으로 하는 메모리 모듈의 허브.
  10. 제 9 항에 있어서,
    상기 뱅크 어드레스의 비트수는 2비트이고, 상기 뱅크의 수는 4개인 것을 특징으로 하는 메모리 모듈의 허브.
  11. 제 9 항에 있어서,
    상기 뱅크 어드레스의 비트수는 3비트이고, 상기 뱅크의 수는 8개인 것을 특징으로 하는 메모리 모듈의 허브.
  12. 제 7 항에 있어서,
    상기 메모리 모듈은 FBDIMM이고, 상기 허브는 AMB(Advanced Memory Buffer)인 것을 특징으로 하는 메모리 모듈의 허브.
KR1020040075920A 2004-09-22 2004-09-22 메모리 모듈 테스트 방법 및 이를 위한 메모리 모듈의 허브 KR100612127B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040075920A KR100612127B1 (ko) 2004-09-22 2004-09-22 메모리 모듈 테스트 방법 및 이를 위한 메모리 모듈의 허브
US11/227,225 US20060064611A1 (en) 2004-09-22 2005-09-16 Method of testing memory module and memory module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040075920A KR100612127B1 (ko) 2004-09-22 2004-09-22 메모리 모듈 테스트 방법 및 이를 위한 메모리 모듈의 허브

Publications (2)

Publication Number Publication Date
KR20060027089A KR20060027089A (ko) 2006-03-27
KR100612127B1 true KR100612127B1 (ko) 2006-08-11

Family

ID=36075365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040075920A KR100612127B1 (ko) 2004-09-22 2004-09-22 메모리 모듈 테스트 방법 및 이를 위한 메모리 모듈의 허브

Country Status (2)

Country Link
US (1) US20060064611A1 (ko)
KR (1) KR100612127B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080133817A1 (en) * 2006-12-04 2008-06-05 Ulrich Brandt Memory module, memory controller, communication unit, and method of operating
TWI833399B (zh) * 2022-10-20 2024-02-21 南亞科技股份有限公司 斷層掃描方法以及非暫態電腦可讀取媒體

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10106294A (ja) 1996-08-05 1998-04-24 Texas Instr Inc <Ti> Ｓｉｍｍメモリモジュールのための試験システムおよび方法
JP2000030487A (ja) 1998-07-16 2000-01-28 Hitachi Ltd 半導体記憶装置
KR20000014432A (ko) * 1998-08-21 2000-03-15 전원중 스틸코드 제조방법 및 그 제조장치
KR20040078472A (ko) * 2003-03-04 2004-09-10 삼성전자주식회사 장착된 메모리 장치들을 선택적으로 테스트할 수 있는메모리 모듈 및 그 메모리 모듈 테스트 방법
KR20050013454A (ko) * 2003-07-28 2005-02-04 삼성전자주식회사 메모리 모듈 테스트 시스템 및 메모리 모듈 평가 시스템

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6173356B1 (en) * 1998-02-20 2001-01-09 Silicon Aquarius, Inc. Multi-port DRAM with integrated SRAM and systems and methods using the same
US6381715B1 (en) * 1998-12-31 2002-04-30 Unisys Corporation System and method for performing parallel initialization and testing of multiple memory banks and interfaces in a shared memory module
US6370661B1 (en) * 1999-04-26 2002-04-09 Ip-First, Llc Apparatus for testing memory in a microprocessor
DE10134985B4 (de) * 2001-07-18 2012-09-13 Qimonda Ag Test eines Halbleiterspeichers mit mehreren Speicherbänken
US20050169072A1 (en) * 2002-10-01 2005-08-04 Advantest Corporation Pattern generator, memory controller, and test device
JP4381750B2 (ja) * 2003-08-28 2009-12-09 株式会社ルネサステクノロジ 半導体集積回路
US7310752B2 (en) * 2003-09-12 2007-12-18 Micron Technology, Inc. System and method for on-board timing margin testing of memory modules
US7216262B2 (en) * 2003-10-03 2007-05-08 Avago Technologies General Ip (Singapore) Pte. Ltd. RAM diagnostic read circuit providing external integrated circuit RAM failure diagnosis and method
US7197676B2 (en) * 2005-05-24 2007-03-27 Kingston Technology Corp. Loop-Back Memory-Module Extender Card for Self-Testing Fully-Buffered Memory Modules

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10106294A (ja) 1996-08-05 1998-04-24 Texas Instr Inc <Ti> Ｓｉｍｍメモリモジュールのための試験システムおよび方法
JP2000030487A (ja) 1998-07-16 2000-01-28 Hitachi Ltd 半導体記憶装置
KR20000014432A (ko) * 1998-08-21 2000-03-15 전원중 스틸코드 제조방법 및 그 제조장치
KR20040078472A (ko) * 2003-03-04 2004-09-10 삼성전자주식회사 장착된 메모리 장치들을 선택적으로 테스트할 수 있는메모리 모듈 및 그 메모리 모듈 테스트 방법
KR20050013454A (ko) * 2003-07-28 2005-02-04 삼성전자주식회사 메모리 모듈 테스트 시스템 및 메모리 모듈 평가 시스템

Also Published As

Publication number Publication date
US20060064611A1 (en) 2006-03-23
KR20060027089A (ko) 2006-03-27

Similar Documents

Publication Publication Date Title
US7133960B1 (en) Logical to physical address mapping of chip selects
KR101303518B1 (ko) Ｄｒａｍ 적층 방법 및 장치
US10217523B1 (en) Multi-mode memory module with data handlers
US6895474B2 (en) Synchronous DRAM with selectable internal prefetch size
KR101019443B1 (ko) 메모리 장치, 그 에러 정정의 지원 방법, 그 지원 프로그램을 저장한 컴퓨터로 판독가능한 기록매체, 메모리 카드, 회로 기판 및 전자 기기
US10672498B2 (en) Repair device and semiconductor device including the same
US20050289287A1 (en) Method and apparatus for interfacing between test system and embedded memory on test mode setting operation
JP2016001485A (ja) 相変化メモリモジュールを備えるシステム、及び相変化メモリモジュールを管理する方法
KR100565889B1 (ko) 메모리 테스트 방법, 메모리 모듈의 허브 및 이를 가지는풀리 버퍼드 듀얼인라인 메모리 모듈
KR20170136829A (ko) 반도체 장치, 메모리 장치 및 메모리 장치의 동작 방법
US5109382A (en) Method and apparatus for testing a memory
US7107501B2 (en) Test device, test system and method for testing a memory circuit
JP2001148199A (ja) 自己テスト回路内蔵半導体記憶装置
US20080052570A1 (en) Memory device testable without using data and dataless test method
US9442658B2 (en) Apparatuses and methods including selectively providing a single or separate chip select signals
US20080195821A1 (en) Method and system of fast clearing of memory using a built-in self-test circuit
KR100735575B1 (ko) 메모리의 테스트 모드 인터페이스 방법 및 장치
KR100612127B1 (ko) 메모리 모듈 테스트 방법 및 이를 위한 메모리 모듈의 허브
KR100557221B1 (ko) 메모리 모듈에서의 신호 무결성 테스트 방법 및 이를 위한메모리 모듈의 버퍼
JP2008159168A (ja) 半導体記憶装置
US20070300014A1 (en) Debug port for on-die DRAM
TWI789549B (zh) 記憶體晶片，記憶體模組以及用來假性存取其記憶庫的方法
US9087557B2 (en) Programming multiple serial input devices
KR100194419B1 (ko) 음성데이타용 메모리를 시스템 데이타용 메모리로서 이용하기위한회로및그방법
JP2005332506A (ja) メモリテスト装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee