JPH05242179A - 回路図エディタシステム - Google Patents

回路図エディタシステム

Info

Publication number
JPH05242179A
JPH05242179A JP4041021A JP4102192A JPH05242179A JP H05242179 A JPH05242179 A JP H05242179A JP 4041021 A JP4041021 A JP 4041021A JP 4102192 A JP4102192 A JP 4102192A JP H05242179 A JPH05242179 A JP H05242179A
Authority
JP
Japan
Prior art keywords
circuit diagram
symbol
name
signal name
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4041021A
Other languages
English (en)
Inventor
Keiichi Ono
啓一 小野
Akihiro Uchida
昭博 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4041021A priority Critical patent/JPH05242179A/ja
Publication of JPH05242179A publication Critical patent/JPH05242179A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 回路図エディタ上で、回路図に当該信号名を
表示しなくても、当該シンボルに対応する信号名が容易
に推測可能な形で表示されるようにした回路図エディタ
システムを提供すること。 【構成】 入力された回路図からネットリストを作成
し、これを基にネットテーブルを作成して、前記ネット
テーブル中の配線に信号名を自動生成する手段を有する
回路図エディタシステムにおいて、前記信号名自動生成
手段を、前記回路図中のシンボルを識別可能なシンボル
識別固定部と前記シンボル中のピン名称固定部とから信
号名を生成する如く構成したことを特徴とする回路図エ
ディタシステム。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は回路図エディタシステム
に関し、特に回路図における、シンボル間の接続関係を
示す信号名の生成機能を有する回路図エディタシステム
に関する。
【0002】
【従来の技術】従来、この種のシステムないしは装置と
しては、例えば、特開平3-22088号公報に開示されたも
のが知られている。この装置の作用について、以下、図
10を用いて詳細に説明する。 設計者は、シンボル(シンボル枠と端子,図中の1)
と、信号線(同2)と、他のシンボルへの接続関係を示す
信号名(同3)で構成される手書き回路図4を作成する。
このとき、同一ページ内で信号線により結線可能なシン
ボル間の信号名は付加しても良いが(図中の5)、図面密
度を上げるため、通常は省略されることが多い(図中の
6)。 回路図エディタシステムの端末7から、手書き回路図
を入力する。 システムは、入力された回路図情報から設計ファイル
8を生成する。 設計者は、シミュレーション用に、回路図中の信号名
に入力値を与える。 システムはシミュレーションを実行し、シミュレーシ
ョン結果リスト11を出力する。設計者は、シミュレー
ション結果リスト11中の各信号名の出力値12が、期
待値通りであるか否かを確認する。このとき、上記で
省略された信号名は、固定部(図では*印、他にSIG
等も用いられる)13と追い番14の形式で表示され
る。
【0003】
【発明が解決しようとする課題】上記従来技術は、省略
された信号名が、固定的な部分と追い番から生成され、
表示されるため、回路図中の特定の信号の値が不当であ
るかの確認を行う場合、前述の図面密度を上げるため省
略された信号名が、シミュレーション結果リスト11上
の「*1」,「*2」または「SIG1」,「SIG2」等のどち
らの生成信号名に対応するかがわかり難いという問題が
あった。換言すれば、上記従来技術においては、シミュ
レーション結果リスト11上の生成信号名は、ユニーク
ではあるが、信号名とそれが接続されるシンボル名との
対応が付け難い点に問題があった。本発明は上記事情に
鑑みてなされたもので、その目的とするところは、従来
の技術における上述の如き問題を解消し、回路図エディ
タ上で、回路図に当該信号名を表示しなくても、当該シ
ンボルに対応する信号名が容易に推測可能な形で表示さ
れるようにした回路図エディタシステムを提供すること
にある。
【0004】
【課題を解決するための手段】本発明の上述の目的は、
入力された回路図からネットリストを作成し、これを基
にネットテーブルを作成して、前記ネットテーブル中の
配線に信号名を自動生成する手段を有する回路図エディ
タシステムにおいて、前記信号名自動生成手段を、前記
回路図中のシンボルを識別可能なシンボル識別固定部と
前記シンボル中のピン名称固定部とから信号名を生成す
る如く構成したことを特徴とする回路図エディタシステ
ムによって達成される。
【0005】
【作用】本発明に係る回路図エディタシステムにおいて
は、図2に示す如く、シンボルは以下の構成要素から成
る。 シンボル枠(図2の15) シンボルピン(同16) 入力ピン名称(同17) 出力ピン名称(同18) シンボル識別子(同19) ここで、上記〜は、下記のユニーク性を有する (1)入力ピン名称17,出力ピン名称18は、1個のシ
ンボル内でユニークである。 (2)シンボル識別子19は、複数ページから構成される
回路図(図2の20)を格納する設計ファイル21内でユ
ニークである。 上記理由により、シンボル1(例えば、図2の22)と同
2(同23)との接続関係を示す信号名(同24)を生成す
る場合、シンボル1の入力ピン名称とシンボル識別子、
または、シンボル1の出力ピン名称とシンボル識別子か
ら、当該シンボルに対応することが容易に推測可能で、
かつ、ユニークな信号名を生成することができる。
【0006】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図1は、本発明の一実施例である、信号名
自動生成機能を有する回路図エディタシステムの全体構
成を示すブロック図である。本実施例に係る回路図エデ
ィタシステム26は、以下の各手段から構成されてい
る。 ネットリスト出力手段:27 回路図25を入力し、ネットリストをネットリストファ
イル28に出力する手段である。 ネットリスト入力,テーブル作成手段:29 上記ネットリストファイル28を入力し、ネットテーブ
ル(旧)30,信号名テーブル31を作成する手段であ
る。なお、ネットテーブル(旧)30は、当初のネットテ
ーブルの意味である。 信号名作成手段:32 上記信号名テーブル31を入力し、先に「作用」の項で述
べた、本発明の特徴である、回路図中のシンボルの特徴
を反映したユニークな信号名を生成し、生成信号名テー
ブル33に出力する手段である。 信号名置き換え手段:34 上記生成信号名テーブル33を入力し、ネットテーブル
(旧)30の置き換えを行い、新しいネットテーブル(新)
35を作成する手段である。 設計ファイル出力手段:36 上記ネットテーブル(新)35を入力し、設計ファイル3
7を出力する手段である。
【0007】以下、図3に示す動作フロー図に基づい
て、具体例についての説明を行う。 ネットリスト出力(ステップ38):図4に例示したペー
ジ単位の回路図52,53,54を入力し、図5に示すネ
ットリストファイル69,70,71に出力する場合を考
える。ここで、1ページ目の回路図52は、図5中のネ
ットリストファイル69の形となる。各シンボル単位で
は、図4中の55が図5中の72、図4中の56が図5
中の73、図4中の57が図5中の74、図4中の58
が図5中の75になる。このとき、省略した信号名は
「*+追い番」の形で出力され、図4中の59は図5中の
76(2つある)、図4中の60は図5中の77(これも
2つある)に示すようになる。シンボル識別子は、シン
ボル識別子固定部(図4の61)とシンボル識別子多重度
(同62)で構成され、ピン名称は、ピン名称固定部(同
63)とピン名称多重度(同64)で構成される。但し、
多重度はない場合もある。また、ピン名称の入出力は
「I」(入力)、「O」(出力)でネットリストファイル69に
出力(図5の78参照)されている。また、2ページ目
(図4の53)の回路図は、図5の70の形で出力され
る。ここでは、シンボルSYM5のピン名称(図4の6
7)に接続する信号線に、仮線名(多重信号名を構成する
配列要素、図5の66、固定部は省略される)が指定さ
れているために、ネットリストファイルには、図5の7
9が出力される。3ページ目(図4の54)の回路図は、
図5の71の形で出力される。
【0008】ネットリスト入力,テーブル作成(ステ
ップ39):まず、前述のネットリストファイル69(図5
参照)を入力し、ネットテーブル(旧)(図6の81)に出
力する処理を行う。次に、ネットテーブル(旧)を先頭か
ら探索する。入出力が「O」(出力)のピン名称(例えば、
図6の82)に接続される省略信号名(図6の83)が存
在する場合、信号名テーブル86に、省略信号名,ピン
名称,シンボル識別子を出力する。このとき、既に同一
名称の省略信号名が信号名テーブル86に存在する場合
には、シンボル識別子の大小を比較して、シンボル識別
子の最も小さいものを優先して格納する。 エラーチェック(ステップ40):以下の条件を有する省
略信号名は信号名生成が不可のため、ネットテーブル
(旧)81に対してチェックを行い、下記の如き場合はエ
ラーとする。 *接続するピン名称の入出力が「O」(出力)(ユーザの指
定ミス) 一例を、図5のネットリストファイル71の「*4」に示
す。 *仮線名の指定無し(ユーザの指定漏れ) 図4に示した例では、3ページ目の回路図54で、ピン
名称65に対する仮線名68が省略され、ネットリスト
ファイル(図5の71)に80で示される形で出力されて
いるため、エラーとなる。これは、図9の回路図111
中の仮線名114または回路図112中の仮線名115
のどちらになるか、判断ができないためである。
【0009】また、同じく図9中の回路図113に示す
仮線名のないケース116は、同じ配列要素117が、
二つに分かれる(118)と判断して、正常とする。 エラー判定(ステップ41):上述のエラーチェック(ス
テップ40)でエラーがない場合は、ステップ42に進み、
エラーがある場合は、処理を終了する。 信号名生成,生成信号名テーブル作成(ステップ42):
このステップは、ステップ45〜51に細分して説明する。
まず、信号名テーブル86から1レコードを入力する
(ステップ45)。次に、ステップ46の信号名生成(1)で
は、固定部「*」と上記ステップ45で入力したシンボル識
別子固定部とピン名称固定部を接合する。次に、仮線名
存在チェック(ステップ47)を行う。ここでは、ステップ
45で入力した省略信号名に、仮線名が有れば、ステップ
48に進む。信号名生成では多重度をシンボル識別子とピ
ン名称から生成するケースと、仮線名から生成するケー
スとがあるが、ユーザが指定した仮線名があれば、これ
を優先して生成する。なお、仮線名が無ければ、ステッ
プ50に進む。ステップ48の信号名生成(2)では、ステッ
プ46で生成したものに仮線名を接合する。また、ステッ
プ50の多重度存在チェックでは、ステップ45で入力した
省略信号名のシンボル識別子またはピン名称に、多重度
が存在する場合、ステップ51に進む。多重度が存在しな
い場合は、ステップ49に進む。
【0010】ステップ51の信号名生成(3)では、上述の
ステップ46での生成分とシンボル識別子多重度,ピン名
称多重度の両方が存在する場合は二次元の配列、いずれ
か一方のみ存在する場合は一次元の配列として接合す
る。また、ステップ49の生成信号名テーブル出力では、
上述の信号名生成(1)〜(3)(ステップ46,48,51)の結果
を、生成信号名テーブル(図6の87)へ出力する。信号
名テーブルの86の省略信号名「*2」を入力した場合、
生成信号名テーブル87には、図6の91が出力され
る。 信号名置き換え(ステップ43):生成信号名テーブル8
7を入力し、ネットテーブル(旧)81中の省略信号名を
すべて生成信号名に置き換える。この結果、ネットテー
ブル(旧)81はネットテーブル(新)92の内容に置き換
わる。このとき、省略信号名は「*01P2」,「*03
P2〈0−1,0−1〉」に置き換わっている。 設計ファイル出力(ステップ44):ネットテーブル(新)
92を入力し、設計ファイル97に出力する。図5の7
0のネットリストファイル70は、図7の98となる。
このとき、生成信号名の多重度は、各々のシンボルに対
し指定された仮線名から生成する。また、図5のネット
リストファイル71は、図3のステップ40でエラーとな
ったため、出力されない。
【0011】なお、図8に示す如く、出力ピンを有する
シンボルが複数(100,101)存在する場合、信号名
も同一信号名となるため、シンボルSYM11,SYM
13のいずれかを代表とする必要がある。ここでは、一
例として、シンボル識別子が小さい方を代表とする例を
示す。図8では、回路図99中の各シンボル100,1
01,102がに対する信号名103が省略され、仮線
名104,105,106のみが指定されている。この
ため、各シンボル中でシンボル識別子が最も小さいシン
ボルSYM11のシンボル識別子「11」(図中の10
7),出力ピン名称固定部「P2」(図中の108)から、
信号像「*11P2」が生成される。この結果、設計ファ
イル109には、生成された信号名110が格納され
る。上記実施例によれば、ユニークな信号名が生成可能
となり、回路図エディタ上で、回路図に当該信号名を表
示しなくても、当該シンボルに対応する信号名が容易に
推測可能な形で表示されるようになる。なお、上記実施
例は本発明の一例を示したものであり、本発明はこれに
限定されるべきものではないことは言うまでもないこと
である。
【0012】
【発明の効果】以上、詳細に説明した如く、本発明によ
れば、回路図エディタ上で、回路図に当該信号名を表示
しなくても、当該シンボルに対応する信号名が容易に推
測可能な形で表示されるようにした回路図エディタシス
テムを実現できるという顕著な効果を奏するものであ
る。
【0013】
【図面の簡単な説明】
【図1】本発明の一実施例である、信号名自動生成機能
を有する回路図エディタシステムの全体構成を示すブロ
ック図である。
【図2】実施例システムにおけるシンボルの構成要素を
示す図である。
【図3】実施例のシステムの動作フローチャートであ
る。
【図4】実施例における入力回路図の一例を示す図であ
る。
【図5】実施例におけるネットリストファイルの一部を
示す図である。
【図6】実施例におけるネットテーブル(旧),信号名テ
ーブル,ネットテーブル(新),生成信号名テーブルの一
例を示す図である。
【図7】実施例における設計ファイルの一例を示す図で
ある。
【図8】実施例における回路図,設計ファイルの一例を
示す図である。
【図9】実施例における回路図の一例を示す図である。
【図10】従来技術における作業の流れを説明する図で
ある。
【符号の説明】
25:回路図、26:実施例の回路図エディタシステ
ム、27:ネットリスト出力手段、28:ネットリスト
ファイル、29:ネットリスト入力,テーブル作成手
段、30:ネットテーブル(旧)、31:信号名テーブ
ル、32:信号名作成手段、33:生成信号名テーブ
ル、34:信号名置き換え手段、35:新しいネットテ
ーブル(新)、36:設計ファイル出力手段、37:設計
ファイル。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 入力された回路図からネットリストを作
    成し、これを基にネットテーブルを作成して、前記ネッ
    トテーブル中の配線に信号名を自動生成する手段を有す
    る回路図エディタシステムにおいて、前記信号名自動生
    成手段を、前記回路図中のシンボルを識別可能なシンボ
    ル識別固定部と前記シンボル中のピン名称固定部とから
    信号名を生成する如く構成したことを特徴とする回路図
    エディタシステム。
JP4041021A 1992-02-27 1992-02-27 回路図エディタシステム Pending JPH05242179A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4041021A JPH05242179A (ja) 1992-02-27 1992-02-27 回路図エディタシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4041021A JPH05242179A (ja) 1992-02-27 1992-02-27 回路図エディタシステム

Publications (1)

Publication Number Publication Date
JPH05242179A true JPH05242179A (ja) 1993-09-21

Family

ID=12596744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4041021A Pending JPH05242179A (ja) 1992-02-27 1992-02-27 回路図エディタシステム

Country Status (1)

Country Link
JP (1) JPH05242179A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007128345A (ja) * 2005-11-04 2007-05-24 Toshiba Corp プログラム自動生成装置、プログラム自動生成方法、およびプログラム自動生成プログラム
JP2012014474A (ja) * 2010-07-01 2012-01-19 Hitachi Ltd 信号名設定方法およびシステム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007128345A (ja) * 2005-11-04 2007-05-24 Toshiba Corp プログラム自動生成装置、プログラム自動生成方法、およびプログラム自動生成プログラム
JP2012014474A (ja) * 2010-07-01 2012-01-19 Hitachi Ltd 信号名設定方法およびシステム

Similar Documents

Publication Publication Date Title
JPH11126215A (ja) 遅延解析結果表示装置
US6701510B2 (en) Computer readable medium with definition of interface recorded thereon, verification method for feasibility to connect given circuit and method of generating signal pattern
JPH05242179A (ja) 回路図エディタシステム
US6877140B1 (en) Method and system for generating a schematic representing bus structures
JP4387324B2 (ja) プロパティ変換装置
JP2705548B2 (ja) 印刷回路基板設計支援装置
JP3219066B2 (ja) アナログ部品削除情報付与システム
US20110191739A1 (en) Circuit design method, circuit design system, and recording medium
JPH11110430A (ja) 論理シミュレーションにおける波形情報表示方式
JP3196985B2 (ja) データパス表示装置
JP2776267B2 (ja) 回路図出力方法
JP3759007B2 (ja) 非同期回路のタイミング検証装置とそのタイミング検証方法
JPH0778195A (ja) 回路設計cadにおけるデータ更新方式
JP2546136B2 (ja) 波形エディタの信号値表示方法
JPH10207923A (ja) 設計作業における文書作成支援装置
JPH05266126A (ja) テストデータ端子名変換方式
US5140672A (en) Diagram generator having reference table which included reproducing and name assigning units for expanding circuit from lower to higher level
JPH09204477A (ja) データチェック装置及びデータチェック方法
US6473874B1 (en) Method and system for managing timing error information
JPH10333857A (ja) 情報編集装置
JPH07210583A (ja) 回路規則検証装置及び回路規則検証方法
JPH05314206A (ja) タイミング検証装置
JPH0281162A (ja) 論理シミュレーションにおける表示方式
JPH05174088A (ja) 回路図作成装置
JPH06195414A (ja) 論理設計支援システム