JP3196985B2 - データパス表示装置 - Google Patents
データパス表示装置Info
- Publication number
- JP3196985B2 JP3196985B2 JP05669993A JP5669993A JP3196985B2 JP 3196985 B2 JP3196985 B2 JP 3196985B2 JP 05669993 A JP05669993 A JP 05669993A JP 5669993 A JP5669993 A JP 5669993A JP 3196985 B2 JP3196985 B2 JP 3196985B2
- Authority
- JP
- Japan
- Prior art keywords
- data path
- information
- control
- diagram
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、データパス設計後の論
理回路のデータパスを表示する、データパス表示装置に
関する。
理回路のデータパスを表示する、データパス表示装置に
関する。
【０００２】
【従来の技術】従来のデータパス表示装置は、記憶素子
間のデータパスを制御条件とは無関係に表示することし
かできなかった。よって、ある条件下においてどのデー
タパスが活性化されているかを調べるには、条件のもた
らす制御信号とその接続をたどって人手で調べるしか方
法は無かった。
間のデータパスを制御条件とは無関係に表示することし
かできなかった。よって、ある条件下においてどのデー
タパスが活性化されているかを調べるには、条件のもた
らす制御信号とその接続をたどって人手で調べるしか方
法は無かった。
【０００３】
【発明が解決しようとする課題】論理回路に不具合があ
った場合は、シミュレーション結果が期待値と違ってい
る部分から論理回路をたどって不具合の場所を特定して
いる。これを、従来のデータパス図を用いて行おうとす
ると、人手で制御信号の値からある特定のデータの流れ
るパスを見つけだしてたどらなくてはならない。しか
し、論理回路の規模が大きくなればなるほどデータの流
れは複雑になって行くので、制御条件のかかっているパ
スを見つけだしてたどるだけでも大変困難な作業である
という問題点がある。
った場合は、シミュレーション結果が期待値と違ってい
る部分から論理回路をたどって不具合の場所を特定して
いる。これを、従来のデータパス図を用いて行おうとす
ると、人手で制御信号の値からある特定のデータの流れ
るパスを見つけだしてたどらなくてはならない。しか
し、論理回路の規模が大きくなればなるほどデータの流
れは複雑になって行くので、制御条件のかかっているパ
スを見つけだしてたどるだけでも大変困難な作業である
という問題点がある。
【０００４】本発明は上記問題点を解決するためのもの
であり、制御条件を指定するとその条件のかかったパス
を自動探索して強調表示してくれるデータパス表示装置
を提供する。
であり、制御条件を指定するとその条件のかかったパス
を自動探索して強調表示してくれるデータパス表示装置
を提供する。
【０００５】
【課題を解決するための手段】データパス解析部、デー
タパス情報、制御解析部、制御情報、相互情報、制御図
表示部、データパス図表示部、ユーザインターフェース
部からなるデータパス表示装置を提供する。
タパス情報、制御解析部、制御情報、相互情報、制御図
表示部、データパス図表示部、ユーザインターフェース
部からなるデータパス表示装置を提供する。
【０００６】
【作用】論理回路のデータパス図を表示するにあたり、
まず論理回路のデータパスの解析を行うデータパス解析
部がデータパス情報を作成する。そして、ここで作成し
たデータパス情報と基の論理回路データから制御解析部
が制御情報と、データパス情報と制御情報との関係を表
す相互情報を作成する。相互情報は、制御条件下で活性
化されるデータパスの情報と、データパスにかかる制御
条件の情報とが格納されていて、この相互情報により制
御図とデータパス図との同期を取る。ユーザの入力を受
け付けるユーザインターフェース部では、それぞれの図
の一部を指定する事ができるようにし、それと対応した
もう一方の部分を相互情報から導き出す。そして、制御
図表示部とデータパス図表示部では、この相互情報によ
って得られた部分を強調表示することを可能とする。
まず論理回路のデータパスの解析を行うデータパス解析
部がデータパス情報を作成する。そして、ここで作成し
たデータパス情報と基の論理回路データから制御解析部
が制御情報と、データパス情報と制御情報との関係を表
す相互情報を作成する。相互情報は、制御条件下で活性
化されるデータパスの情報と、データパスにかかる制御
条件の情報とが格納されていて、この相互情報により制
御図とデータパス図との同期を取る。ユーザの入力を受
け付けるユーザインターフェース部では、それぞれの図
の一部を指定する事ができるようにし、それと対応した
もう一方の部分を相互情報から導き出す。そして、制御
図表示部とデータパス図表示部では、この相互情報によ
って得られた部分を強調表示することを可能とする。
【０００７】
【実施例】本発明の構成を図１を用いて説明する。図１
に示すように本発明は、論理回路データ101 、データパ
ス解析部102 、データパス情報103 、制御解析部104 、
制御情報105 、相互情報106 、制御図表示部107 、ユー
ザインターフェース部108、データパス図表示部109 か
らなっている。以下では、論理回路データとして状態遷
移機械のデータを用いた場合を例にとり説明する。点線
内は、相互情報抽出部110 である。
に示すように本発明は、論理回路データ101 、データパ
ス解析部102 、データパス情報103 、制御解析部104 、
制御情報105 、相互情報106 、制御図表示部107 、ユー
ザインターフェース部108、データパス図表示部109 か
らなっている。以下では、論理回路データとして状態遷
移機械のデータを用いた場合を例にとり説明する。点線
内は、相互情報抽出部110 である。
【０００８】図２は本発明の１実施例における論理回路
データ101 である。この論理回路データは状態遷移機械
を表しており点線で区切られた部分が一つの状態で動作
する事を表している。なお、演算の横の数字は物理的な
演算器の番号を表しており、各状態の左端には状態名が
記述されている。さらに、各演算器の出力にはレジスタ
が付いており、これをＲＥＧ１〜ＲＥＧ４と示してあ
る。
データ101 である。この論理回路データは状態遷移機械
を表しており点線で区切られた部分が一つの状態で動作
する事を表している。なお、演算の横の数字は物理的な
演算器の番号を表しており、各状態の左端には状態名が
記述されている。さらに、各演算器の出力にはレジスタ
が付いており、これをＲＥＧ１〜ＲＥＧ４と示してあ
る。
【０００９】次にデータパス解析部102 によりデータパ
スの解析が行われる。このデータパス解析部のフローチ
ャートを図３に示した。このようにデータパス解析部で
は全ての状態で実行される演算とパスの和をとり、デー
タパス情報103 を作成する。
スの解析が行われる。このデータパス解析部のフローチ
ャートを図３に示した。このようにデータパス解析部で
は全ての状態で実行される演算とパスの和をとり、デー
タパス情報103 を作成する。
【００１０】図４はデータパス情報を表したデータパス
図である。本例では演算器として加算器201 ，202 ，20
3 と減算器204 が用いられている。加算器は全部で３つ
あるのでそれぞれの加算器に対して番号を附して区別し
ている。また、ＲＥＧ１〜ＲＥＧ４は記憶素子を表して
いる。この図ではそれぞれの演算器の入力に対して複数
の接続が存在するが、実際には制御信号によりその中の
一つが選ばれるようになっている。しかし、このデータ
パス図には状態遷移などの制御情報は表されていない。
図である。本例では演算器として加算器201 ，202 ，20
3 と減算器204 が用いられている。加算器は全部で３つ
あるのでそれぞれの加算器に対して番号を附して区別し
ている。また、ＲＥＧ１〜ＲＥＧ４は記憶素子を表して
いる。この図ではそれぞれの演算器の入力に対して複数
の接続が存在するが、実際には制御信号によりその中の
一つが選ばれるようになっている。しかし、このデータ
パス図には状態遷移などの制御情報は表されていない。
【００１１】そして、論理回路データから制御解析部で
制御情報105 （本実施例では図５に示す状態遷移図）が
作成される。さらに、この制御の情報とデータパスの情
報103 とを結び付けるために、図６に示すような相互情
報106 が作成される。この相互情報は各状態内でどのよ
うな演算が行われるか、またその入出力となっているレ
ジスタや外部端子との接続を表している。演算記号の後
の括弧中の数字はその演算を行う演算器の番号（図４内
に示した）である。
制御情報105 （本実施例では図５に示す状態遷移図）が
作成される。さらに、この制御の情報とデータパスの情
報103 とを結び付けるために、図６に示すような相互情
報106 が作成される。この相互情報は各状態内でどのよ
うな演算が行われるか、またその入出力となっているレ
ジスタや外部端子との接続を表している。演算記号の後
の括弧中の数字はその演算を行う演算器の番号（図４内
に示した）である。
【００１２】この制御解析部の相互情報作成に関するフ
ローチャートを図７に示した。いま、このような制御図
とデータパス図があり、ユーザインターフェース部で制
御図中の状態２が指定されたとする。
ローチャートを図７に示した。いま、このような制御図
とデータパス図があり、ユーザインターフェース部で制
御図中の状態２が指定されたとする。
【００１３】ユーザインターフェース部の動作フローチ
ャートを図８に示した。まず相互情報の中の状態が２の
部分から、データパスではＲＥＧ３とＲＥＧ１から１番
の加算器への接続と１番の加算器からＲＥＧ１への接
続、また、ＲＥＧ１とＲＥＧ４から減算器への接続と減
算器からＲＥＧ２への接続が活性化されることがわか
る。この情報をユーザインターフェース部がそれぞれの
表示部に送ることにより、制御図の状態２の部分とデー
タパス図の上記の部分が強調表示される。これを表した
のが図９である。
ャートを図８に示した。まず相互情報の中の状態が２の
部分から、データパスではＲＥＧ３とＲＥＧ１から１番
の加算器への接続と１番の加算器からＲＥＧ１への接
続、また、ＲＥＧ１とＲＥＧ４から減算器への接続と減
算器からＲＥＧ２への接続が活性化されることがわか
る。この情報をユーザインターフェース部がそれぞれの
表示部に送ることにより、制御図の状態２の部分とデー
タパス図の上記の部分が強調表示される。これを表した
のが図９である。
【００１４】逆にデータパス図中の演算等を指定するこ
とにより、その演算等にかかる制御条件を表示させる事
ができる。特に、相互情報を作成する制御解析部と相互
情報とインターフェース部を合わせて相互情報抽出部と
呼ぶ。
とにより、その演算等にかかる制御条件を表示させる事
ができる。特に、相互情報を作成する制御解析部と相互
情報とインターフェース部を合わせて相互情報抽出部と
呼ぶ。
【００１５】ここでは、データパス図中の２番の加算器
を指定したとする。まず、相互情報から２番の加算器が
どの制御中で活性化されているかを調べる。すると、状
態１、状態３、状態４で使われている事がわかる。そこ
でこの情報をユーザインターフェース部が表示部に送
り、これらの情報が強調表示されることになる。この表
示結果を図10に示す。
を指定したとする。まず、相互情報から２番の加算器が
どの制御中で活性化されているかを調べる。すると、状
態１、状態３、状態４で使われている事がわかる。そこ
でこの情報をユーザインターフェース部が表示部に送
り、これらの情報が強調表示されることになる。この表
示結果を図10に示す。
【００１６】
【発明の効果】以上のように本発明を用いることで、デ
ータパスの検証とデバッグにかかる時間の短縮が期待で
きる。更に、同じ条件で活性化していない演算器を容易
に発見する事ができるので回路規模の削減の手助けに利
用する事ができる。
ータパスの検証とデバッグにかかる時間の短縮が期待で
きる。更に、同じ条件で活性化していない演算器を容易
に発見する事ができるので回路規模の削減の手助けに利
用する事ができる。
【図面の簡単な説明】
【図１】 本発明の構成図。
【図２】 本発明の１実施例における論理回路データを
示す説明図。
示す説明図。
【図３】 本発明の１実施例におけるデータパス解析部
のフローチャート。
のフローチャート。
【図４】 本発明の１実施例におけるデータパス図。
【図５】 本発明の１実施例における制御図。
【図６】 本発明の１実施例における相互情報を示す説
明図。
明図。
【図７】 本発明の１実施例における制御解析部のフロ
ーチャート。
ーチャート。
【図８】 本発明の１実施例におけるユーザインターフ
ェース部のフローチャート。
ェース部のフローチャート。
【図９】 本発明の１実施例における実行結果その１を
示す説明図。
示す説明図。
【図１０】 本発明の１実施例における実行結果その２
を示す説明図。
を示す説明図。
101 論理回路データ 102 データパス解析部 103 データパス情報 104 制御解析部 105 制御情報 106 相互情報 107 制御図表示部 108 ユーザインターフェース部 109 データパス図表示部 110 互相情報抽出部
Claims (2)
- 【請求項１】 データパス情報か制御情報のどちらか一
方のある部分を指定した場合に、他方の対応した部分を
抽出する相互情報抽出部と、この双方の対応する部分を
強調表示することが可能な表示部を持つ事を特徴とする
データパス表示装置。 - 【請求項２】 請求項１のデータパス表示装置に於い
て、特に状態遷移機械のデータパスを表示する場合に、
制御条件として状態遷移を用いる事を特徴とするデータ
パス表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05669993A JP3196985B2 (ja) | 1993-03-17 | 1993-03-17 | データパス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05669993A JP3196985B2 (ja) | 1993-03-17 | 1993-03-17 | データパス表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06266799A JPH06266799A (ja) | 1994-09-22 |
| JP3196985B2 true JP3196985B2 (ja) | 2001-08-06 |
Family
ID=13034721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05669993A Expired - Fee Related JP3196985B2 (ja) | 1993-03-17 | 1993-03-17 | データパス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3196985B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3199478U (ja) * | 2015-06-02 | 2015-08-27 | 有限会社ハマショク | モズクの粒剤 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5347995B2 (ja) * | 2010-02-03 | 2013-11-20 | 日本電気株式会社 | 動作合成装置、動作合成方法及びプログラム |
-
1993
- 1993-03-17 JP JP05669993A patent/JP3196985B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3199478U (ja) * | 2015-06-02 | 2015-08-27 | 有限会社ハマショク | モズクの粒剤 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06266799A (ja) | 1994-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5557774A (en) | Method for making test environmental programs | |
| US6608638B1 (en) | System and method for configuring a programmable hardware instrument to perform measurement functions utilizing estimation of the hardware implentation and management of hardware resources | |
| US6584601B1 (en) | System and method for converting graphical programs into hardware implementations which utilize probe insertion | |
| US7035996B2 (en) | Generating data type token value error in stream computer | |
| US7069521B2 (en) | Method and apparatus for exploring a multi-element design through user directed selective rendering | |
| JP2746502B2 (ja) | 半導体集積回路装置の製造装置及び製造方法並びに電子回路装置 | |
| JP3196985B2 (ja) | データパス表示装置 | |
| US7681156B2 (en) | Transmission circuit simulator and transmission circuit simulation program storage medium | |
| GB2397905A (en) | Method for automatically generating and ordering test scripts | |
| JP2002016662A (ja) | データ分析方法及び装置 | |
| JP3486607B2 (ja) | システム開発方法及び装置並びに記録媒体 | |
| US6654033B1 (en) | Finite state automation for emulation of activity sequenced engine | |
| Nestor | Visual register-transfer description of VLSI microarchitectures | |
| JPH1010196A (ja) | 論理エミュレーション装置 | |
| JP2809631B2 (ja) | 回路ネット抽出方法 | |
| JPH05307511A (ja) | プロトコル・シミュレーション装置 | |
| JP3187506B2 (ja) | 論理回路設計支援装置 | |
| JP2567985B2 (ja) | ディジタル回路のパス自動選択方法及びディジタル回路のパス自動選択装置 | |
| JPH0728876A (ja) | 遅延時間解析装置 | |
| JPH029370B2 (ja) | ||
| JP2004094889A (ja) | Ｒｔｌ回路表示装置、ｒｔｌ回路表示方法、制御プログラムおよび可読記憶媒体 | |
| JPH0660143A (ja) | 論理回路の遅延解析システム | |
| JPH0594290A (ja) | データフロー図検証装置 | |
| JPH07225783A (ja) | 機能設計支援装置及びその方法 | |
| JPH1021271A (ja) | 論理回路設計支援装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090608 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090608 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |