JP2746502B2 - 半導体集積回路装置の製造装置及び製造方法並びに電子回路装置 - Google Patents

半導体集積回路装置の製造装置及び製造方法並びに電子回路装置

Info

Publication number
JP2746502B2
JP2746502B2 JP4221313A JP22131392A JP2746502B2 JP 2746502 B2 JP2746502 B2 JP 2746502B2 JP 4221313 A JP4221313 A JP 4221313A JP 22131392 A JP22131392 A JP 22131392A JP 2746502 B2 JP2746502 B2 JP 2746502B2
Authority
JP
Japan
Prior art keywords
logic
semiconductor integrated
integrated circuit
data
logic function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4221313A
Other languages
English (en)
Other versions
JPH0669474A (ja
Inventor
和広 坂下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4221313A priority Critical patent/JP2746502B2/ja
Priority to US08/099,594 priority patent/US5384275A/en
Priority to DE4327660A priority patent/DE4327660C2/de
Publication of JPH0669474A publication Critical patent/JPH0669474A/ja
Application granted granted Critical
Publication of JP2746502B2 publication Critical patent/JP2746502B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、論理機能指定データ
を設定することにより論理設定を行う、再構成可能な半
導体集積回路装置の製造方法及び製造装置ならびに該製
造装置を用いた電子回路装置に関する。
【０００２】
【従来の技術】近年、半導体の微細加工技術の進歩は急
速で、一つのチップ上に数十万ゲート相当の論理回路を
実現できるようになっている。これらを使用する電子装
置の進歩も急速になり、製品サイクルも短くなり、短時
間で開発を達成することが非常に重要になってきてい
る。したがって、半導体製品のなかで少量多品種生産に
適したゲートアレイなどの製品が電子装置にとって必須
になってきている。また、一方では同一の半導体チップ
に顧客が異なる論理機能指定データを設定することによ
り、その設定した論理機能指定データに対応した異なる
論理機能を実現できる再構成可能な半導体集積回路装置
（ＦＰＧＡ：Field Proguramabul Gate Array 、以下、
「ＦＰＧＡ」と略する場合あり）なる半導体製品が出現
し、短期間で新しい電子装置を開発するキーパーツとな
ってきている。
【０００３】再構成可能な半導体集積回路装置に関して
は、例えば特開昭６２−１１５８４４号（米国公報ＵＳ
Ｐ４８６８４１９）、特開昭６３−１１１４号（米国公
報ＵＳＰ８４５２８７）等に詳細に開示されている。
【０００４】図８は、従来の再構成可能な半導体集積回
路装置の一般的な概念を示すブロック図である。同図に
示すように、再構成可能な半導体集積回路装置１内に論
理素子群２及び記憶素子群３が構成される。論理素子群
２と記憶素子群３とは接続線８により連結され、論理素
子群２は通常論理入出力端子６を介して外部より通常論
理データの授受を行う。一方、記憶素子群３は論理機能
指定データ入力端子４を介して論理機能指定データを取
り込み、動作モード制御端子５を介して動作モード制御
信号を取り込む。
【０００５】再構成可能な半導体集積回路装置を用いる
場合、まず、論理機能設定モードを指示する動作モード
制御信号を動作モード制御端子５を介して記憶素子群３
に与えることにより、論理機能設定モードにする。そし
て、所望の論理機能を実現する論理機能指定データを論
理機能指定データ入力端子４を介して与えることによ
り、記憶素子群３に論理機能指定データを格納する。
【０００６】その後、通常動作モードを指示する動作モ
ード制御信号を動作モード制御端子５を介して記憶素子
群３に与えることにより、通常動作モードに設定する。
その結果、再構成可能な半導体集積回路装置１は、記憶
素子群３に格納された論理機能指定データに応じた論理
動作を、通常論理入出力端子６を介して行うことができ
る。
【０００７】したがって、再構成可能な半導体集積回路
装置は、同一構成の装置であっても、異なる論理機能指
定データを記憶素子群３に設定することにより、全く異
なる論理動作を実行させることができるという特徴を備
える。したがって、半導体製造メーカーとしては、不特
定多数の顧客に対し不特定の用途向けの半導体集積回路
として、上記特徴を有する再構成可能な半導体集積回路
装置を生産すればよいことになる。
【０００８】このことは、再構成可能な半導体集積回路
装置を汎用製品として大量生産可能な事を意味し、ひい
ては製品の価格を廉価にすることができる。一方、再構
成可能な半導体集積回路装置を用いる顧客にとっては、
同一の再構成可能な半導体集積回路装置でも記憶素子群
３に格納する論理機能指定データを変更するだけで、全
く異なる論理の半導体集積回路を得るという利点を享受
することができる。しかも、ゲートアレイと異なり、所
望の論理機能を実現するための複雑な半導体製造工程を
必要とせず、必要な動作は論理機能指定データを記憶素
子群３に設定する動作ですむ。したがって、再構成可能
な半導体集積回路装置を用いる顧客は、短期間で廉価
な、所望論理機能を呈する半導体集積回路装置を開発す
ることが可能となる。
【０００９】上記した再構成可能な半導体集積回路装置
には、記憶素子群３がヒューズＲＯＭなどで構成され、
１回の論理機能指定データの記憶素子群３への登録のみ
可能なタイプのものと、記憶素子群３が再書き込み可能
なＥＥＰＲＯＭ、ＲＡＭ等で構成され、複数回の論理機
能指定データの記憶素子群３への登録が可能なタイプの
ものとがある。以下、本明細書では、後者の複数回の論
理機能指定データの記憶素子群３への登録が可能なタイ
プの再構成可能な半導体集積回路装置を前提として述べ
る。
【００１０】再構成可能な半導体集積回路装置を用いて
所望の論理機能を呈する半導体集積回路装置を得るため
には、所望の論理機能を実行させるべく論理機能指定デ
ータを作成することが重要な作業となる。
【００１１】図９は、論理機能指定データの生成作業の
流れを示す説明図である。
【００１２】同図を参照して、まず、論理設計過程１１
で、通常のＬＳＩの論理回路設計と同様に、所望の論理
機能を実現する論理回路を設計して、設計した論理回路
を規定する回路図データ２１を生成する。そして、配置
配線過程１２で、回路図データ２１に基づき論理機能指
定データ２２を生成する。
【００１３】図１０は配置配線過程１２の詳細を示すブ
ロック図である。同図を参照して、まず、論理素子変更
過程１２１で、回路図データ２１と再構成可能な半導体
集積回路装置用基本素子を規定したデータ３１（以下、
「ＦＰＧＡ基本データ３１」という）を取り込む。回路
図データ２１は一般的な論理素子を基に作られたデータ
である。一方、再構成可能な半導体集積回路装置の論理
素子群が直接実現できる論理素子は限られており、再構
成可能な半導体集積回路装置で実現できる基本論理素子
がＦＰＧＡ基本データ３１として登録されている。
【００１４】論理素子変更過程１２１で、ＦＰＧＡ基本
データ３１を参照しながら、回路図データ２１を、ＦＰ
ＧＡ基本データ３１で規定された基本論理素子のみで構
成された再構成可能な半導体集積回路装置専用回路図デ
ータ３２（以下、「ＦＰＧＡ回路図データ３２」とい
う）に変更する。
【００１５】次に、配置過程１２２で、再構成可能な半
導体集積回路装置のチップ構成（内部の論理素子群２の
個数、その配置構造及び配線可能領域）を定義したＦＰ
ＧＡ構造定義データ３３を参照して、ＦＰＧＡ回路図デ
ータ３２上の基本論理素子を再構成可能な半導体集積回
路装置１の論理素子群２に割り当てることにより得られ
る配置データ３４を生成する。
【００１６】そして、配線過程１２３で、ＦＰＧＡ構造
定義データ３３及び配置データ３４を参照して、ＦＰＧ
Ａ回路図データ３２に従い、配置データ３４で割り当て
られた基本論理素子間の接続を実現することにより論理
機能指定データ２２を得て、この論理機能指定データ２
２を出力する。
【００１７】上記した配置過程１２２及び配線過程１２
３は、ゲートアレイＬＳＩ用の配置配線過程で一般によ
く用いられるアルゴリズムを用いて実現される。例え
ば、配置過程１２２においてはミニカット法、ペアリン
キング法等のアルゴリズムが用いられ、配線過程１２３
においてはチャネルルーティング法、迷路法等のアルゴ
リズムが用いられる。
【００１８】図１１は再構成可能な半導体集積回路装置
の論理機能指定データ２２を生成するＦＰＧＡ製造装置
の従来構成を示す説明図である。
【００１９】ＦＰＧＡ製造装置は、インタフェース回路
５１、データ処理装置５２、ディスプレイ５３、キーボ
ード５４及び磁気ディスク５５から構成される。データ
処理装置５２はインタフェース回路５１を介して再構成
可能な半導体集積回路装置１の論理機能指定データ入力
端子４及び動作モード制御端子５に接続され、論理機能
指定データ入力端子４及び動作モード制御端子５並びに
インタフェース回路５１を介することにより、再構成可
能な半導体集積回路装置１に動作モードの設定及び論理
機能指定データ２２の入力が可能である。
【００２０】また、磁気ディスク５５には、論理設計過
程１１で設計された回路図データ２１が格納されてい
る。データ処理装置５２は磁気ディスク５５に格納され
た回路図データ２１に基づき、所定のプラグラムを実行
させることによるソフトウェア処理を行うことにより、
前述した配置配線過程１２の処理を行い、論理機能指定
データ２２を生成する。この際、データ処理装置５２は
磁気ディスク５５に生成した論理機能指定データ２２等
を一時的に格納することができる。
【００２１】また、データ処理装置５２の処理の実行状
況等を観察するための入力手段としてキーボード５４が
用いられ、出力手段としてディスプレイ５３が用いられ
る。
【００２２】このような構成において、再構成可能な半
導体集積回路装置１に対し、論理機能指定データ２２に
よる論理設定を行う場合、データ処理装置５２は以下の
ように振る舞う。
【００２３】まず、インタフェース回路５１及び動作モ
ード制御端子５を介して、論理機能設定モードを指示す
る動作モード制御信号を再構成可能な半導体集積回路装
置１に与える。
【００２４】そして、論理機能指定データ２２の生成用
プログラムを実行し、論理機能指定データ２２を生成す
る。その後、生成した論理機能指定データ２２をインタ
フェース回路５１及び論理機能指定データ入力端子４を
介して再構成可能な半導体集積回路装置１の記憶素子群
３に格納する。その結果、再構成可能な半導体集積回路
装置１は、生成した論理機能指定データ２２で規定され
た論理機能を呈する。
【００２５】その後、インタフェース回路５１及び動作
モード制御端子５を介して、通常動作モードを指示する
動作モード制御信号を再構成可能な半導体集積回路装置
１に与えると、以降、再構成可能な半導体集積回路装置
１は論理機能指定データ２２で規定された論理機能で、
通常論理入出力端子６を介して信号の授受を行うことが
可能となる。
【００２６】図１２は図１１で示した製造装置を用いた
プログラマブルエミュレータ装置の構成を示す説明図で
ある。同図に示すように、プログラマブルエミュレータ
装置１００は、複数の再構成可能な半導体集積回路装置
１を内部に有する。各再構成可能な半導体集積回路装置
１の複数の通常論理入出力端子６のうち、一部がコネク
タ７に接続され、他の一部が他の再構成可能な半導体集
積回路装置１の通常論理入出力端子６の一部と接続され
る。
【００２７】論理信号解析装置４０は、解析対象信号入
力端子４１に入力される信号の論理を所定時間毎に検出
し、その検出結果を判定結果として解析データ出力端子
４２からデータ処理装置５２に出力する装置である。こ
の論理信号解析装置４０は、データ処理装置５２から解
析制御信号入出力端子４３に入力される信号でその動作
が制御される。また、論理信号解析装置４０の解析対象
信号入力端子４１は、各再構成可能な半導体集積回路装
置１の通常論理入出力端子６の一部と接続される。
【００２８】また、各再構成可能な半導体集積回路装置
１の論理機能指定データ入力端子４及び動作モード制御
端子５はインタフェース回路５１を介してデータ処理装
置５２に接続される。なお、他の構成は図１１の構成と
同様であるため、説明は省略する。
【００２９】図１３は、図１２で示したプログラマブル
エミュレータ装置の論理機能指定データの作成手順を示
す説明図である。この論理機能指定データ生成処理は、
図１１の製造装置同様、データ処理装置５２により行わ
れる。
【００３０】同図を参照して、全体論理設計過程８１
で、再構成可能な半導体集積回路装置１全体の全体回路
図データ６１を作成し、磁気ディスク５５に格納する。
【００３１】そして、回路分割過程８２で、全体回路図
データ６１を複数の再構成可能な半導体集積回路装置１
それぞれに納まるように分割して、各再構成可能な半導
体集積回路装置１に対応する複数の分割回路図データ６
２を出力する。
【００３２】そして、配置配線過程８３で、複数の分割
回路図データ６２それぞれに対し配置配線処理を施すこ
とにより、各再構成可能な半導体集積回路装置１に対す
る論理機能指定データ６３を生成する。そして、複数の
論理機能指定データ６３を磁気ディスク５５に一時的に
格納する。この配置配線過程８３は図１０で示した配置
配線過程１２と同様の処理で行われる。
【００３３】最後に、再構成可能な半導体集積回路装置
１すべてを論理機能設定モードにした後、磁気ディスク
５５に格納した複数の論理機能指定データ６３を、イン
タフェース回路５１を介して、複数の再構成可能な半導
体集積回路装置１のうち対応の再構成可能な半導体集積
回路装置１の記憶素子群３に転送し、再構成可能な半導
体集積回路装置１それぞれに所望の論理機能を設定す
る。
【００３４】その後、図１１の製造装置同様にして、再
構成可能な半導体集積回路装置１を通常動作モードに設
定する。すると、コネクタ７には各再構成可能な半導体
集積回路装置１の通常論理入出力端子６が接続されるた
め、コネクタ７の出力端子から得られる信号は、複数の
再構成可能な半導体集積回路装置１それぞれの論理機能
の集合体となり、大規模な論理機能を呈する大規模論理
回路の出力信号と等価な信号となる。
【００３５】したがって、顧客がターゲット装置４５の
所定の接続箇所にコネクタ７を接続すれば、開発中の大
規模半導体集積回路装置の入出力信号を、図１２のプロ
グラマブルエミュレータ装置のコネクタ７の入出力信号
で置き換えることができる。
【００３６】その結果、大規模な半導体集積回路装置を
実際に開発する前に、図１２のプログラマブルエミュレ
ータ装置上でそれと等価な論理機能を実現することによ
り、該論理機能の評価をターゲット装置全体の動作確認
と同時にすることができる。
【００３７】この際、別途に、再構成可能な半導体集積
回路装置１の所定時間毎の動作は、論理信号解析装置４
０により詳細に解析できる。そして、その解析結果をデ
ータ処理装置５２の制御下で磁気ディスク５５に格納し
たり、ディスプレイ５３に出力したりすることができ
る。
【００３８】一般に、半導体集積回路装置を実際に製造
する前に、同等の論理機能を有する回路を他の回路部品
で作成し開発予定のターゲット装置の全体の動作ととも
に該論理機能を検証することをエミュレーションと称し
ており、プログラマブルエミュレータ装置は再構成可能
な半導体集積回路装置１の論理機能指定データを変更す
ることにより、様々な大規模論理回路のエミシュレーシ
ョンを実行することができる。
【００３９】図１２で示したプログラマブルエミュレー
タ装置は、これまでのエミュレーション装置が、対象と
なる回路毎に標準の半導体装置をハードワイアードに組
み上げて実現していたエミュレーションを、単に論理機
能指定データを変更するだけで実現できる分、エミュレ
ーションの実行に関与する人工が大幅に削減可能となっ
ている。
【００４０】
【発明が解決しようとする課題】従来の再構成可能な半
導体集積回路装置の製造は、論理機能指定データを再構
成可能な半導体集積回路装置の記憶素子群に格納するこ
とにより行っていた。このため、新たな論理機能を設定
するには、必ずデータ処理装置５２により所望の論理機
能を呈する論理機能指定データ２２を生成する必要があ
った。
【００４１】データ処理装置５２は汎用の装置であるた
め、論理機能指定データ２２生成用の様々な処理がソフ
トウェア処理により逐次実行されるため、論理機能指定
データ２２の生成に長大な時間を要してしまうという問
題点があった。特に、図１２に示すような、複数の再構
成可能な半導体集積回路装置１からなるプログラマブル
エミュレータ装置の場合、その処理時間は、再構成可能
な半導体集積回路装置１の使用個数に比例して増大して
しまう。
【００４２】この発明は上記問題点を解決するためにな
されたもので、再構成可能な半導体集積回路装置の製造
時間の短縮化を図った半導体集積回路装置の製造装置及
び製方法ならびにその製造装置を用いた電子回路装置を
得ることを目的とする。
【００４３】
【課題を解決するための手段】この発明にかかる請求項
１記載の半導体集積回路装置の製造装置は、論理機能指
定モードで論理機能指定データ入力端子を介して論理機
能指定データを付与することにより論理設定がなされ、
通常動作モードで前記論理機能指定データで規定された
論理動作を通常論理入出力端子を介して実行する再構成
可能な半導体集積回路装置に対し、前記論理機能指定デ
ータ入力端子を介して前記論理機能指定データを付与す
ることにより、前記半導体集積回路装置の論理設定を行
う装置であって、所望の論理を実現する回路データを付
与する回路データ付与手段と、基本論理を規定した基本
論理機能指定データを付与する基本論理機能指定データ
付与手段と、前記回路データ及び前記基本論理機能指定
データを受け、前記半導体集積回路装置の前記論理機能
指定データ入力端子及び前記通常論理入出力端子に接続
された制御手段とを備え、前記制御手段は、前記半導体
集積回路装置を前記論理機能指定モードに設定し、前記
論理機能指定データ入力端子を介して前記基本論理機能
指定データを前記半導体集積回路装置に付与して、前記
半導体集積回路装置に対する論理設定を行った後、前記
半導体集積回路装置を前記通常動作モードに設定し、前
記半導体集積回路装置による前記基本論理機能指定デー
タで規定された基本論理動作の実行を可能にした後、前
記回路データに基づく実装論理機能指定データの生成処
理を行い、その処理の一部を、前記半導体集積回路装置
による前記通常論理入出力端子を介した前記基本論理動
作を利用して行い、その後、前記半導体集積回路装置を
前記論理機能指定モードに設定し、前記実装論理機能指
定データを、前記論理機能指定データ入力端子を介して
付与する。
【００４４】この発明にかかる請求項２記載の半導体集
積回路装置の製造方法は、論理機能指定モードで論理機
能指定データを付与することにより論理設定がなされ、
通常動作モードで前記論理機能指定データで規定された
論理動作を実行する再構成可能な半導体集積回路装置に
対し、前記論理機能指定データを付与することにより、
前記半導体集積回路装置の論理設定を行う方法であっ
て、(a) 所望の論理を実現する回路データを付与するス
テップと、(b) 基本論理を規定した基本論理機能指定デ
ータを付与するステップと、(c) 前記半導体集積回路装
置を前記論理機能指定モードに設定し、前記基本論理機
能指定データを前記半導体集積回路装置に付与して、前
記半導体集積回路装置に対する論理設定を行うステップ
と、(d) 前記半導体集積回路装置を前記通常動作モード
に設定し、前記半導体集積回路装置による前記基本論理
機能指定データで規定された基本論理動作の実行を可能
にするステップと、(e) 前記回路データに基づく実装論
理機能指定データの生成処理を行い、その処理の一部
を、前記半導体集積回路装置による前記基本論理動作を
利用して行うステップと、(f) 前記半導体集積回路装置
を前記論理機能指定モードに設定し、前記実装論理機能
指定データを前記半導体集積回路装置に付与するステッ
プとを備える。
【００４５】この発明にかかる請求項３記載の電子回路
装置は、各々が、論理機能指定モードで、論理機能指定
データ入力端子を介して論理機能指定データを付与する
ことにより論理設定がなされ、通常動作モードで前記論
理機能指定データで規定された論理動作を、通常論理入
出力端子を介して実行する再構成可能な複数の半導体集
積回路装置と、所望の論理を実現する回路データを付与
する回路データ付与手段と、基本論理を規定した少なく
とも１つの基本論理機能指定データを付与する基本論理
機能指定データ付与手段と、前記回路データ及び前記基
本論理機能指定データを受け、前記複数の半導体集積回
路装置それぞれの前記論理機能指定データ入力端子及び
前記通常論理入出力端子に接続された制御手段とを備
え、前記制御手段は、前記複数の半導体集積回路装置の
少なくとも１つを論理機能指定モードに設定し、前記基
本論理機能指定データを、前記論理機能設定モードに設
定した半導体集積回路装置に付与して、前記複数の半導
体集積回路装置の少なくとも１つに論理設定を行った
後、前記論理設定を行った論理設定済み半導体集積回路
装置を前記通常動作モードに設定して、前記基本論理機
能指定データで規定された基本論理動作の実行を可能に
した後、前記回路データを分割して複数の分割回路デー
タを生成し、前記複数の分割回路データに基づく複数の
実装論理機能指定データの生成処理を行い、その処理の
一部を、前記論理設定済み半導体集積回路装置による前
記通常論理入出力端子を介した前記基本論理動作を利用
して行い、その後、前記複数の半導体集積回路装置を前
記論理機能指定モードに設定し、前記複数の実装論理機
能指定データを、各前記複数の半導体集積回路装置の前
記論理機能指定データ入力端子を介して付与する。
【００４６】この発明にかかる請求項４記載の半導体集
積回路装置の製造方法は、各々が、論理機能指定モード
で論理機能指定データを付与することにより論理設定が
なされ、通常動作モードで前記論理機能指定データで規
定された論理動作を実行する再構成可能な複数の半導体
集積回路装置に対し、複数の論理機能指定データを付与
することにより、前記複数の半導体集積回路装置の論理
設定を行う方法であって、(a) 所望の論理を実現する回
路データを付与するステップと、(b) 基本論理を規定し
た少なくとも１つの基本論理機能指定データを付与する
ステップと、(c) 前記複数の半導体集積回路装置の少な
くとも１つを前記論理機能指定モードに設定し、前記基
本論理機能指定データを、前記論理機能指定モードに設
定された半導体集積回路装置に付与して、前記複数の半
導体集積回路装置の少なくとも１つに論理設定を行うス
テップと、(d) 前記論理設定を行った論理設定済みの半
導体集積回路装置を前記通常動作モードに設定し、前記
基本論理機能指定データで規定された基本論理動作の実
行を可能にするステップと、(e) 前記回路データを分割
して、複数の分割回路データを生成するステップと、
(f) 前記複数の分割回路データに基づく複数の実装論理
機能指定データの生成処理を行い、その処理の一部を、
前記論理設定済み半導体集積回路装置による前記基本論
理動作を利用して行うステップと、(g) 前記複数の半導
体集積回路装置を前記論理機能指定モードに設定し、前
記複数の実装論理機能指定データそれぞれを、前記複数
の半導体集積回路装置のうち対応の半導体集積回路装置
に前記論理機能指定データ入力端子を介して付与するス
テップとを備える。
【００４７】
【作用】この発明の請求項１記載の半導体装置の製造装
置における制御手段は、所望の論理機能を実現する回路
データに基づく論理機能指定データの生成処理を行う
際、その処理の一部を、半導体集積回路装置による通常
論理入出力端子を介した基本論理動作を利用するため、
その分、制御手段自体の処理負担が軽減される。
【００４８】この発明の請求項２記載の半導体集積回路
装置の製造方法は、回路データに基づく論理機能指定デ
ータの生成処理を行うステップで、その処理の一部を、
半導体集積回路装置による基本論理動作を利用するた
め、その分、このステップにおける処理負担が軽減され
る。
【００４９】この発明の請求項３記載の電子回路装置に
おける制御手段は、複数の分割回路データに基づく複数
の論理機能指定データの生成処理を行う際、その処理の
一部を、論理設定済み半導体集積回路装置による通常論
理入出力端子を介した基本論理動作を利用するため、そ
の分、制御手段自体の処理負担が軽減される。
【００５０】この発明の請求項４記載の半導体集積回路
装置の製造方法は、複数の分割回路データに基づく複数
の論理機能指定データの生成処理を行うステップで、そ
の処理の一部を、論理設定済み半導体集積回路装置によ
る基本論理動作を利用するため、その分、このステップ
における処理負担が軽減される。
【００５１】
【実施例】図１はこの発明の一実施例であるの再構成可
能な半導体集積回路装置の製造装置の構成を示すブロッ
ク図である。同図に示すように、再構成可能な半導体集
積回路装置１の通常論理入出力端子６はインタフェース
回路５１を介してデータ処理装置５２に接続される。磁
気ディスク５５には、最終目的とする論理機能を規定し
た回路図データと、再構成可能な半導体集積回路装置１
で実現できる基本的な論理機能を規定した基本論理機能
指定データとが格納される。
【００５２】基本論理機能指定データを再構成可能な半
導体集積回路装置１に設定すると、再構成可能な半導体
集積回路装置１は、データ処理装置５２が回路図データ
から、実装論理機能指定データを得るの必要な処理の一
部である基本論理演算処理を行うことが可能となる。そ
して、その演算処理は通常論理入出力端子６、インタフ
ェース回路５１を介することにより、データ処理装置５
２にて利用可能になっている。
【００５３】なお、他の構成は図１１で示した従来例と
同様であるため、説明を省略する。また、再構成可能な
半導体集積回路装置１の内部構成は図８で示した従来構
成と同様であるため、説明は省略する。
【００５４】図２は、図１で示した製造装置による再構
成可能な半導体集積回路装置の製造方法を示す説明図で
ある。同図を参照して、まず、論理設計過程１１で、通
常のＬＳＩの論理回路設計と同様に、所望の機能を実現
する論理回路を設計して、設計した論理回路を規定する
回路図データ２１を生成する。
【００５５】そして、基本論理機能指定データ設定過程
１３に移行する。図３は基本論理機能指定データ設定過
程１３の詳細を示すフローチャートである。
【００５６】同図を参照して、まず、ステップＳ１で、
インタフェース回路５１及び動作モード制御端子５を介
して、論理機能設定モードを指示する動作モード制御信
号を、再構成可能な半導体集積回路装置１に与えること
により、再構成可能な半導体集積回路装置１を論理機能
設定モードにする。
【００５７】その後、ステップＳ２で、基本論理機能指
定データ２３を、再構成可能な半導体集積回路装置１の
記憶素子群３に転送することにより、再構成可能な半導
体集積回路装置１に対し、基本論理機能指定データ２３
で規定された論理設定を行う。
【００５８】そして、ステップＳ３で、インタフェース
回路５１及び動作モード制御端子５を介して通常動作モ
ードを指示する動作モード制御信号を、再構成可能な半
導体集積回路装置１に与えることにより、再構成可能な
半導体集積回路装置１を通常動作モードにする。
【００５９】その結果、再構成可能な半導体集積回路装
置１は、基本論理機能指定データ２３で規定された基本
論理動作が実行可能となる。
【００６０】そして、配置配線過程１２′に移行する。
図４は配置配線過程１２′の詳細を示すフローチャート
である。
【００６１】同図を参照して、まず、ステップＳ１１
で、データ処理装置５２により、逐次処理で所定の前処
理を実行する。
【００６２】そして、ステップＳ１２〜Ｓ１６で主処理
を行う。主処理は、図１０で示した従来例同様の過程を
経て行う配置配線処理である。すなわち、図１０で示し
た論理素子変更過程１２１、配置過程１２２及び配線過
程１２３と同様な過程を経ることにより、回路図データ
２１に基づく実装論理機能指定データ２４を生成する処
理である。
【００６３】この実装論理機能指定データ２４の生成処
理である主処理は、データ処理装置５２による逐次処理
で行う（ステップＳ１２）とともに、基本論理機能指定
データ２３の論理設定がなされ、通常動作モードに設定
された再構成可能な半導体集積回路装置１自体による基
本論理動作を利用して行う（ステップＳ１３〜Ｓ１
５）。
【００６４】ステップＳ１２で、データ処理装置５２
は、データ処理装置５２のみで実行可能な処理あるいは
ステップＳ１３〜Ｓ１５で得た再構成可能な半導体集積
回路装置１による演算処理結果を利用した逐次処理を実
行する。
【００６５】ステップＳ１３で、再構成可能な半導体集
積回路装置１が実行可能な演算データを、インタフェー
ス回路５１及び通常論理入出力端子６を介して、再構成
可能な半導体集積回路装置１に入力する。
【００６６】そして、ステップＳ１４で、通常動作モー
ドに設定された再構成可能な半導体集積回路装置１は、
ステップＳ１３で得た演算データに基づき、基本論理機
能指定データ２３で規定された基本論理動作（演算処
理）を実行し、演算処理結果を得る。
【００６７】そして、ステップＳ１５で、ステップＳ１
４で得た演算処理結果を通常論理入出力端子６及びイン
タフェース回路５１を介してデータ処理装置５２に出力
する。
【００６８】データ処理装置５２による逐次処理（ステ
ップＳ１２）及び再構成可能な半導体集積回路装置１に
よる演算処理（ステップＳ１３〜Ｓ１５）は、ステップ
Ｓ１６で主処理の終了が確認されるまで実行される。
【００６９】ステップＳ１６で、主処理（実装論理機能
指定データ２４の生成処理）の終了が確認されると、ス
テップＳ１７で、データ処理装置５２による逐次処理で
所定の後処理を実行した後、ステップＳ１８に移行す
る。
【００７０】ステップＳ１８で、インタフェース回路５
１及び動作モード制御端子５を介して論理機能指定モー
ドを指示する動作モード制御信号を、再構成可能な半導
体集積回路装置１に与えることにより、再構成可能な半
導体集積回路装置１を論理機能指定モードにする。
【００７１】そして、ステップＳ１９で、ステップＳ１
２〜Ｓ１６で生成された実装論理機能指定データ２４
を、インタフェース回路５１及び論理機能指定データ入
力端子４を介して再構成可能な半導体集積回路装置１の
記憶素子群３に格納することにより、再構成可能な半導
体集積回路装置１に対し、実装論理機能指定データ２４
で規定された論理設定を行う。
【００７２】図５は、基本論理機能指定データ２３で論
理設定がなされた再構成可能な半導体集積回路装置１の
内部構造の一例を示す説明図である。同図に示すよう
に、通常論理入出力端子６より得られる信号をそれぞれ
入力部としたＸ用レジスタ７１、Ｙ用レジスタ７２及び
Ｚ用レジスタ７３が構成される。そして、Ｘ用レジスタ
７１及びＹ用レジスタ７２の出力が乗算器７４の入力に
接続され、乗算器７４及びＺ用レジスタ７３の出力が加
算器７５の入力に接続される。さらに、加算器７５の出
力が格納用レジスタ７６の入力に接続され、格納用レジ
スタ７６の出力が通常論理入出力端子６に接続される。
【００７３】図５に示すように再構成可能な半導体集積
回路装置１を設定すると、Ｘ用レジスタ７１に数Ｘを、
Ｙ用レジスタ７２に数Ｙを、Ｚ用レジスタ７３に数Ｚを
それぞれ通常論理入出力端子６を介して格納すると、格
納用レジスタ７６に（Ｘ・Ｙ＋Ｚ）の演算結果が格納さ
れ、この演算結果を通常論理入出力端子６を介して取り
込むことが可能となる。
【００７４】つまり、再構成可能な半導体集積回路装置
１自体に（Ｘ・Ｙ＋Ｚ）の演算処理を行わせることがで
きる。その処理過程は、Ｘ用レジスタ７１に数Ｘを格納
するステップ、Ｙ用レジスタ７２に数Ｙを格納するステ
ップ、Ｚ用レジスタ７３に数Ｚを格納するステップ、格
納用レジスタ７６から演算結果（Ｘ・Ｙ＋Ｚ）を読み込
むステップからなる。
【００７５】演算（Ｘ・Ｙ＋Ｚ）は、配置過程、配線過
程等の多くのアルゴリズムにおいて評価関数の計算時に
繰り返し実行される、頻度の高い演算である。したがっ
て、この演算（Ｘ・Ｙ＋Ｚ）を再構成可能な半導体集積
回路装置１自体に実行させることにより、従来、データ
処理装置５２のソフトウェア処理で行われていた演算
（Ｘ・Ｙ＋Ｚ）が、再構成可能な半導体集積回路装置１
によるハードウェア処理で置き変わる分、実装論理機能
指定データ２４の生成時間を大幅に短縮することができ
る。
【００７６】図６は図１の製造装置を用いたプログラマ
ブルエミュレータ装置１００′の構成を示す説明図であ
る。
【００７７】同図に示すように、インタフェース回路５
１はすべての再構成可能な半導体集積回路装置１の通常
論理入出力端子６と接続される。また、磁気ディスク５
５には、再構成可能な半導体集積回路装置１の少なくと
も１つで実現できる基本的な論理機能を規定した少なく
とも１つの基本論理機能指定データが格納される。な
お、他の構成は図１２で示した従来例と同様であるた
め、説明は省略する。
【００７８】図７は図６で示したプログラマブルエミュ
レータ装置の実装論理機能指定データの生成方法を示す
説明図である。
【００７９】同図を参照して、まず、全体論理設計過程
８１で、通常のＬＳＩの論理回路設計と同様に、所望の
機能を実現する論理回路を設計して、設計した論理回路
を規定する全体回路図データ６１を生成する。
【００８０】そして、基本論理機能指定データ設定過程
８４で、まず、データ処理装置５２により、インタフェ
ース回路５１及び動作モード制御端子５を介して論理機
能設定モードを指示する動作モード制御信号を、すべて
の再構成可能な半導体集積回路装置１に与えることによ
り、再構成可能な半導体集積回路装置１すべてを論理機
能設定モードにする。
【００８１】そして、データ処理装置５２により、基本
論理機能指定データ６４を、複数の再構成可能な半導体
集積回路装置１のうち、対応の再構成可能な半導体集積
回路装置１の記憶素子群３に転送することにより、基本
論理機能指定データ６４で規定された論理設定を行う。
【００８２】なお、基本論理機能指定データ６４の論理
設定を行わない再構成可能な半導体集積回路装置１が存
在する場合は、その再構成可能な半導体集積回路装置１
に対しては論理機能設定モードの設定、基本論理機能指
定データ６４の論理設定処理を行う必要はない。
【００８３】そして、データ処理装置５２により、イン
タフェース回路５１及び動作モード制御端子５を介して
通常動作モードを指示する動作モード制御信号を、再構
成可能な半導体集積回路装置１すべてに与えることによ
り、すべての再構成可能な半導体集積回路装置１を通常
動作モードにする。
【００８４】その結果、プログラマブルエミュレータ装
置内の複数の再構成可能な半導体集積回路装置１のう
ち、基本論理機能指定データ２３の論理設定がなされた
論理設定済み半導体集積回路装置は、対応の基本論理機
能指定データ６４で規定された基本論理動作が実行可能
となる。
【００８５】なお、基本論理機能指定データ６４の論理
設定を行わなかった再構成可能な半導体集積回路装置１
が存在する場合は、その再構成可能な半導体集積回路装
置１に対しては通常論理動作モードの設定処理を行う必
要はない。
【００８６】次に、回路分割過程で８２で、データ処理
装置５２により、全体回路図データ６１を複数の再構成
可能な半導体集積回路装置１それぞれに納まるように分
割して、各再構成可能な半導体集積回路装置１に対応す
る複数の分割回路図データ６２を出力し、磁気ディスク
５に格納する。
【００８７】そして、配置配線過程８３′で、データ処
理装置５２により、磁気ディスク５５に格納され、各再
構成可能な半導体集積回路装置１に対応する複数の分割
回路図データ６２それぞれに基づき、複数の実装論理機
能指定データ６５を生成する。
【００８８】この際、図４のステップＳ１２〜Ｓ１６で
示したのと同様の処理を行うことにより、再構成可能な
半導体集積回路装置１自体が実行可能な基本論理処理
を、データ処理装置５２に置き変わって、論理設定済み
の再構成可能な半導体集積回路装置１のいずれかが実行
し、その演算処理結果をデータ処理装置５２が利用す
る。
【００８９】したがって、従来、データ処理装置５２の
ソフトウェア処理で行われていた演算処理が、再構成可
能な半導体集積回路装置１によるハードウェア処理で置
き変わる分、実装論理機能指定データ６５の生成時間を
大幅に短縮することができる。
【００９０】そして、生成された各再構成可能な半導体
集積回路装置１に対応する論理機能指定データ６５を磁
気ディスク５５一時的に転送する。
【００９１】そして、データ処理装置５２により、イン
タフェース回路５１及び動作モード制御端子５を介して
論理機能設定モードを指示する動作モード制御信号を、
すべての再構成可能な半導体集積回路装置１に与えるこ
とにより、再構成可能な半導体集積回路装置１をすべて
論理機能設定モードにする。
【００９２】その後、磁気ディスク５５に格納した論理
機能指定データ６５を、インタフェース回路５１及び論
理機能指定データ入力端子４を介して、複数の再構成可
能な半導体集積回路装置１のうち対応の半導体集積回路
装置１の記憶素子群３に転送し、再構成可能な半導体集
積回路装置１それぞれに所望の論理機能を設定する。
【００９３】そして、データ処理装置５２により、イン
タフェース回路５１及び動作モード制御端子５を介して
通常動作モードを指示する動作モード制御信号を、再構
成可能な半導体集積回路装置１すべてに与えることによ
り、再構成可能な半導体集積回路装置１を再び通常動作
モードにする。すると、コネクタ７には各再構成可能な
半導体集積回路装置１の通常論理入出力端子６が接続さ
れるため、コネクタ７の出力端子から得られる信号は、
複数の再構成可能な半導体集積回路装置１それぞれの論
理機能の集合体となり、大規模な論理機能を呈する大規
模論理回路の出力信号と等価な信号となる。
【００９４】したがって、顧客がターゲット装置４５の
所定の接続箇所にコネクタ７を接続すれば、開発中の大
規模半導体集積回路装置の入出力信号を、図６のプログ
ラマブルエミュレータ装置のコネクタ７の入出力信号で
置き換えることができる。
【００９５】その結果、大規模な半導体集積回路装置を
実際に開発する前に、図６のプログラマブルエミュレー
タ装置上でそれと等価な論理機能を実現することによ
り、該論理機能の評価をターゲット装置全体の動作確認
と同時にすることができる。
【００９６】この際、別途に、各時刻の再構成可能な半
導体集積回路装置１の動作は、論理信号解析装置４０に
より詳細に解析できる。そして、その解析結果をデータ
処理装置５２の制御下で磁気ディスク５５に格納した
り、ディスプレイ５３に出力したりすることができる。
【００９７】
【発明の効果】以上説明したように、この発明の請求項
１記載の半導体装置の製造装置における制御手段は、所
望の論理機能を実現する回路データに基づく論理機能指
定データの生成処理を行う際、その処理の一部を、半導
体集積回路装置による通常論理入出力端子を介した基本
論理動作を利用する分、制御手段自体の処理負担が軽減
されるため、再構成可能な半導体集積回路装置の製造時
間の短縮化が図れる。
【００９８】この発明の請求項２記載の半導体集積回路
装置の製造方法によれば、回路データに基づく論理機能
指定データの生成処理を行うステップで、その処理の一
部を、半導体集積回路装置による基本論理動作を利用す
る分、このステップにおける処理負担が軽減されるた
め、再構成可能な半導体集積回路装置の製造時間の短縮
化が図れる。
【００９９】この発明の請求項３記載の電子回路装置に
おける制御手段は、複数の分割回路データに基づく複数
の論理機能指定データの生成処理を行う際、その処理の
一部を、論理設定済み半導体集積回路装置による通常論
理入出力端子を介した基本論理動作を利用する分、制御
手段自体の処理負担が軽減されるため、装置内部の複数
の再構成可能な半導体集積回路装置の製造時間の短縮化
が図れる。。
【０１００】この発明の請求項４記載の半導体集積回路
装置の製造方法は、複数の分割回路データに基づく複数
の論理機能指定データの生成処理を行うステップで、そ
の処理の一部を、論理設定済み半導体集積回路装置によ
る基本論理動作を利用する分、このステップにおける処
理負担が軽減されるため、複数の半導体集積回路装置の
製造時間の短縮化が図れる。
【図面の簡単な説明】
【図１】この発明の一実施例である再構成可能な半導体
集積回路装置の製造装置の構成を示すブロック図であ
る。
【図２】図１の製造装置による再構成可能な半導体集積
回路装置の製造方法を示す説明図である。
【図３】図２の製造方法の基本論理機能指定データ設定
過程の詳細を示すフローチャートである。
【図４】図２の製造方法の配置配線過程の詳細を示すフ
ローチャートである。
【図５】再構成可能な半導体集積回路装置の論理設定例
を示す説明図である。
【図６】図１の製造装置を用いたプログラマブルエミュ
レータ装置の構成を示す説明図である。
【図７】図６のプログラマブルエミュレータ装置内の再
構成可能な半導体集積回路装置の製造方法を示す説明図
である。
【図８】再構成可能な半導体集積回路装置の構成を示す
ブロック図である。
【図９】再構成可能な半導体集積回路装置の従来の製造
方法を示す説明図である。
【図１０】図９の製造方法の配置配線過程の詳細を示す
説明図である。
【図１１】再構成可能な半導体集積回路装置の従来の製
造装置の構成を示すブロック図である。
【図１２】図１１の製造装置を用いたプログラマブルエ
ミュレータ装置の構成を示す説明図である。
【図１３】図１１のプログラマブルエミュレータ装置内
の再構成可能な半導体集積回路装置の製造方法を示す説
明図である。
【符号の説明】
１ 再構成可能な半導体集積回路装置（ＦＰＧＡ） ４ 論理機能指定データ入力端子 ５ 動作モード制御端子 ６ 通常論理入出力端子 ５１ インタフェース回路 ５２ データ処理装置 ５５ 磁気ディスク

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 論理機能指定モードで論理機能指定デー
    タ入力端子を介して論理機能指定データを付与すること
    により論理設定がなされ、通常動作モードで前記論理機
    能指定データで規定された論理動作を通常論理入出力端
    子を介して実行する再構成可能な半導体集積回路装置に
    対し、前記論理機能指定データ入力端子を介して前記論
    理機能指定データを付与することにより、前記半導体集
    積回路装置の論理設定を行う半導体集積回路装置の製造
    装置であって、 所望の論理を実現する回路データを付与する回路データ
    付与手段と、 基本論理を規定した基本論理機能指定データを付与する
    基本論理機能指定データ付与手段と、 前記回路データ及び前記基本論理機能指定データを受
    け、前記半導体集積回路装置の前記論理機能指定データ
    入力端子及び前記通常論理入出力端子に接続された制御
    手段とを備え、 前記制御手段は、前記半導体集積回路装置を前記論理機
    能指定モードに設定し、前記論理機能指定データ入力端
    子を介して前記基本論理機能指定データを前記半導体集
    積回路装置に付与して、前記半導体集積回路装置に対す
    る論理設定を行った後、前記半導体集積回路装置を前記
    通常動作モードに設定し、前記半導体集積回路装置によ
    る前記基本論理機能指定データで規定された基本論理動
    作の実行を可能にした後、前記回路データに基づく実装
    論理機能指定データの生成処理を行い、その処理の一部
    を、前記半導体集積回路装置による前記通常論理入出力
    端子を介した前記基本論理動作を利用して行い、その
    後、前記半導体集積回路装置を前記論理機能指定モード
    に設定し、前記実装論理機能指定データを、前記論理機
    能指定データ入力端子を介して付与することを特徴とす
    る半導体集積回路装置の製造装置。
  2. 【請求項２】 論理機能指定モードで論理機能指定デー
    タを付与することにより論理設定がなされ、通常動作モ
    ードで前記論理機能指定データで規定された論理動作を
    実行する再構成可能な半導体集積回路装置に対し、前記
    論理機能指定データを付与することにより、前記半導体
    集積回路装置の論理設定を行う半導体集積回路装置の製
    造方法であって、 (a) 所望の論理を実現する回路データを付与するステッ
    プと、 (b) 基本論理を規定した基本論理機能指定データを付与
    するステップと、 (c) 前記半導体集積回路装置を前記論理機能指定モード
    に設定し、前記基本論理機能指定データを前記半導体集
    積回路装置に付与して、前記半導体集積回路装置に対す
    る論理設定を行うステップと、 (d) 前記半導体集積回路装置を前記通常動作モードに設
    定し、前記半導体集積回路装置による前記基本論理機能
    指定データで規定された基本論理動作の実行を可能にす
    るステップと、 (e) 前記回路データに基づく実装論理機能指定データの
    生成処理を行い、その処理の一部を、前記半導体集積回
    路装置による前記基本論理動作を利用して行うステップ
    と、 (f) 前記半導体集積回路装置を前記論理機能指定モード
    に設定し、前記実装論理機能指定データを前記半導体集
    積回路装置に付与するステップとを、 備えた半導体集積回路装置の製造方法。
  3. 【請求項３】 各々が、論理機能指定モードで、論理機
    能指定データ入力端子を介して論理機能指定データを付
    与することにより論理設定がなされ、通常動作モードで
    前記論理機能指定データで規定された論理動作を、通常
    論理入出力端子を介して実行する再構成可能な複数の半
    導体集積回路装置と、 所望の論理を実現する回路データを付与する回路データ
    付与手段と、 基本論理を規定した少なくとも１つの基本論理機能指定
    データを付与する基本論理機能指定データ付与手段と、 前記回路データ及び前記基本論理機能指定データを受
    け、前記複数の半導体集積回路装置それぞれの前記論理
    機能指定データ入力端子及び前記通常論理入出力端子に
    接続された制御手段とを備え、 前記制御手段は、前記複数の半導体集積回路装置の少な
    くとも１つを前記論理機能指定モードに設定し、前記基
    本論理機能指定データを、前記論理機能指定モードに設
    定した半導体集積回路装置に付与して、前記複数の半導
    体集積回路装置の少なくとも１つに論理設定を行った
    後、前記論理設定を行った論理設定済み半導体集積回路
    装置を前記通常動作モードに設定して、前記基本論理機
    能指定データで規定された基本論理動作の実行を可能に
    した後、前記回路データを分割して複数の分割回路デー
    タを生成し、前記複数の分割回路データに基づく複数の
    実装論理機能指定データの生成処理を行い、その処理の
    一部を、前記論理設定済み半導体集積回路装置による前
    記通常論理入出力端子を介した前記基本論理動作を利用
    して行い、その後、前記複数の半導体集積回路装置を前
    記論理機能指定モードに設定し、前記複数の実装論理機
    能指定データを、各前記複数の半導体集積回路装置の前
    記論理機能指定データ入力端子を介して付与することを
    特徴とする電子回路装置。
  4. 【請求項４】 各々が、論理機能指定モードで論理機能
    指定データを付与することにより論理設定がなされ、通
    常動作モードで前記論理機能指定データで規定された論
    理動作を実行する再構成可能な複数の半導体集積回路装
    置に対し、複数の論理機能指定データを付与することに
    より、前記複数の半導体集積回路装置の論理設定を行う
    半導体集積回路装置の製造方法であって、 (a) 所望の論理を実現する回路データを付与するステッ
    プと、 (b) 基本論理を規定した少なくとも１つの基本論理機能
    指定データを付与するステップと、 (c) 前記複数の半導体集積回路装置の少なくとも１つを
    前記論理機能指定モードに設定し、前記基本論理機能指
    定データを、前記論理機能指定モードに設定された半導
    体集積回路装置に付与して、前記複数の半導体集積回路
    装置の少なくとも１つに論理設定を行うステップと、 (d) 前記論理設定を行った論理設定済みの半導体集積回
    路装置を前記通常動作モードに設定し、前記基本論理機
    能指定データで規定された基本論理動作の実行を可能に
    するステップと、 (e) 前記回路データを分割して、複数の分割回路データ
    を生成するステップと、 (f) 前記複数の分割回路データに基づく複数の実装論理
    機能指定データの生成処理を行い、その処理の一部を、
    前記論理設定済み半導体集積回路装置による前記基本論
    理動作を利用して行うステップと、 (g) 前記複数の半導体集積回路装置を前記論理機能指定
    モードに設定し、前記複数の実装論理機能指定データそ
    れぞれを、前記複数の半導体集積回路装置のうち対応の
    半導体集積回路装置に前記論理機能指定データ入力端子
    を介して付与するステップとを備えた半導体集積回路装
    置の製造方法。
JP4221313A 1992-08-20 1992-08-20 半導体集積回路装置の製造装置及び製造方法並びに電子回路装置 Expired - Lifetime JP2746502B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4221313A JP2746502B2 (ja) 1992-08-20 1992-08-20 半導体集積回路装置の製造装置及び製造方法並びに電子回路装置
US08/099,594 US5384275A (en) 1992-08-20 1993-07-30 Method of manufacturing a semiconductor integrated circuit device, and an electronic circuit device
DE4327660A DE4327660C2 (de) 1992-08-20 1993-08-17 Vorrichtung zum Herstellen einer und Herstellungsverfahren für eine integrierte Halbleiterschaltungsvorrichtung und elektronische Schaltungsvorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4221313A JP2746502B2 (ja) 1992-08-20 1992-08-20 半導体集積回路装置の製造装置及び製造方法並びに電子回路装置

Publications (2)

Publication Number Publication Date
JPH0669474A JPH0669474A (ja) 1994-03-11
JP2746502B2 true JP2746502B2 (ja) 1998-05-06

Family

ID=16764848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4221313A Expired - Lifetime JP2746502B2 (ja) 1992-08-20 1992-08-20 半導体集積回路装置の製造装置及び製造方法並びに電子回路装置

Country Status (3)

Country Link
US (1) US5384275A (ja)
JP (1) JP2746502B2 (ja)
DE (1) DE4327660C2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5633813A (en) * 1994-05-04 1997-05-27 Srinivasan; Seshan R. Apparatus and method for automatic test generation and fault simulation of electronic circuits, based on programmable logic circuits
CA2239186A1 (en) 1996-10-10 1998-04-16 Semiconductores Investigacion Y Diseno, S.A. - (Sidsa) Process for the prototyping of mixed signal applications and field programmable system on a chip for applying said process
US6542844B1 (en) 2000-08-02 2003-04-01 International Business Machines Corporation Method and apparatus for tracing hardware states using dynamically reconfigurable test circuits
US6904436B1 (en) * 2000-10-04 2005-06-07 Cypress Semiconductor Corporation Method and system for generating a bit order data structure of configuration bits from a schematic hierarchy
US6704894B1 (en) 2000-12-21 2004-03-09 Lockheed Martin Corporation Fault insertion using on-card reprogrammable devices
CZ300977B6 (cs) * 2001-02-26 2009-09-30 Iss Europe, Spol. S R.O. Radic se sbernicemi PCI a SCSI a výpocetní systém s elektronickým polovodicovým diskem
US20030105617A1 (en) * 2001-12-05 2003-06-05 Nec Usa, Inc. Hardware acceleration system for logic simulation
US20070073999A1 (en) * 2005-09-28 2007-03-29 Verheyen Henry T Hardware acceleration system for logic simulation using shift register as local cache with path for bypassing shift register
US20070074000A1 (en) * 2005-09-28 2007-03-29 Liga Systems, Inc. VLIW Acceleration System Using Multi-state Logic
US7444276B2 (en) * 2005-09-28 2008-10-28 Liga Systems, Inc. Hardware acceleration system for logic simulation using shift register as local cache
US20070129924A1 (en) * 2005-12-06 2007-06-07 Verheyen Henry T Partitioning of tasks for execution by a VLIW hardware acceleration system
US20070129926A1 (en) * 2005-12-01 2007-06-07 Verheyen Henry T Hardware acceleration system for simulation of logic and memory
US20070150702A1 (en) * 2005-12-23 2007-06-28 Verheyen Henry T Processor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4706216A (en) * 1985-02-27 1987-11-10 Xilinx, Inc. Configurable logic element
FR2587158B1 (fr) * 1985-09-11 1989-09-08 Pilkington Micro Electronics Circuits et systemes integres a semi-conducteurs
JPS631114A (ja) * 1986-03-28 1988-01-06 ジリンクス・インコ−ポレイテツド 構成を変更可能な論理要素
DE3726570A1 (de) * 1987-08-10 1989-02-23 Siemens Ag Verfahren und schaltungsanordnung fuer halbleiterbausteine mit in hochintegrierter schaltkreistechnik zusammengefassten logischen verknuepfungsschaltungen
JP2968289B2 (ja) * 1989-11-08 1999-10-25 株式会社リコー 中央演算処理装置

Also Published As

Publication number Publication date
US5384275A (en) 1995-01-24
JPH0669474A (ja) 1994-03-11
DE4327660A1 (de) 1994-02-24
DE4327660C2 (de) 1994-11-17

Similar Documents

Publication Publication Date Title
US5675545A (en) Method of forming a database that defines an integrated circuit memory with built in test circuitry
JP2746502B2 (ja) 半導体集積回路装置の製造装置及び製造方法並びに電子回路装置
US6668237B1 (en) Run-time reconfigurable testing of programmable logic devices
US20050267730A1 (en) Dynamic programming of trigger conditions in hardware emulation systems
US7185293B1 (en) Universal hardware device and method and tools for use therewith
US6530071B1 (en) Method and apparatus for tolerating defects in a programmable logic device using runtime parameterizable cores
US4922445A (en) Logic circuit simulation method
US20100031222A1 (en) Base platforms with combined asic and fpga features and process of using the same
US7539900B1 (en) Embedded microprocessor for integrated circuit testing and debugging
US7308631B2 (en) Wrapper serial scan chain functional segmentation
US7036046B2 (en) PLD debugging hub
Banik et al. Application-dependent testing of FPGA interconnect network
Kalb et al. Enabling dynamic and partial reconfiguration in Xilinx SDSoC
JP3323312B2 (ja) 高速化した試験パターン発生器
US5892687A (en) Don't-- care logic
US8595684B1 (en) Assistance tool
JP3613314B2 (ja) 情報処理システム
US7130787B1 (en) Functional replicator of a specific integrated circuit and its use as an emulation device
EP1236222B1 (en) Universal hardware device and method and tools for use therewith
US6711728B1 (en) Function synthesizing method and apparatus, and recording medium on which program of said method is recorded
JP3196985B2 (ja) データパス表示装置
JP3193173B2 (ja) 論理回路設計装置
Hartnett Integration of Digital Signal Processing Block in SymbiFlow FPGA Toolchain for Artix-7 Devices
Aksenova Control-ready architecture for self-testing in programmable logical matrix structures
JP3696302B2 (ja) テストベクトル生成方法及び生成装置