JP2809631B2 - 回路ネット抽出方法 - Google Patents
回路ネット抽出方法Info
- Publication number
- JP2809631B2 JP2809631B2 JP62236116A JP23611687A JP2809631B2 JP 2809631 B2 JP2809631 B2 JP 2809631B2 JP 62236116 A JP62236116 A JP 62236116A JP 23611687 A JP23611687 A JP 23611687A JP 2809631 B2 JP2809631 B2 JP 2809631B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- state
- description
- connection
- procedure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
この発明は論理回路のテスト方法に関し、特にハード
ウェア記述言語による回路記述からの機能テストベクト
ル生成のための回路ネット抽出方法に関する。 （従来の技術） 従来より、論理回路のテストベクトルの自動発生とし
ては、組み合せ回路のテスト入力生成法と順序回路のテ
スト入力生成法とに大きくわけられる。組み合せ回路の
テスト入力生成法としては、Ｄアルゴリズム、ENF法、P
oageの方法、ブール微分法、ランダムテスト生成法、PO
DEM法などがある。順序回路のテスト入力生成法に関し
てはPoageの方法を利用したもの、ランダムテスト法、
コンパクトテスト法などがある。しかしながら、これら
の技術は論理ゲートを対象にしてテストベクトルを発生
するために、制御信号とデータの区別がつかないため、
網羅的なテスト発生になる欠点がある。このため大規模
な論理回路ではテストベクトル量が膨大になるため実際
には対象となる回路規模は10Kゲート以下である。この
ような論理ゲートを対象とする方法にかわって、レジス
ター間のデータ転送を中心においた設計レベルで、回路
の機能を検査するための機能テストベクトルを発生させ
る方法が提案されている。この方法として次の文献があ
げられる。 T.LIN ＆ S.Y.H.SU,“The S−Algorithm:A Promising S
olution for Systematic Functional Test Generatio
n",IEEE TRANS.on COHPUTER−AIDED DESIGN,VOL.CAD−
4,No.3,July 1985 この文献による手法は、単純な回路では有効ではある
が、実際の回路では発生されるパスが多数にのぼるため
に、このままでは、実際例には適用不可能である。 （発明が解決しようとする問題点） 上述のように、従来の論理ゲートを対象としたテスト
ベクトル発生では、データと制御信号の区別がつかな
い、あるいは、順序回路においては回路の状態がわかり
づらいなどの理由から、網羅的なテスト発生となり、大
規模な論理回路ではテストベクトル量が膨大になるとい
う問題点がある。このような論理ゲートを対象とする方
法にかわって、レジスタートランスファーレベルでテス
トベクトルを発生する方法も提案されているが、その方
法を用いても実際の回路では発生されるパスが多数にの
ぼり、同様の問題が生じる。 〔発明の構成〕 （問題点を解決するための手段） 本発明ではレジスタトランスファレベルのハードウェ
ア記述言語を必要とする。特にレジスタトランスファレ
ベルの記述法として、条件文等により制御系が明記で
き、状態記述により状態遷移系が明記でき、クロック系
も同様に明記できることを必要とする。 上記特徴を有するハードウェア記述言語で論理回路を
記述したものを読み込んで、文法上の誤りをチェック
し、その結果を表示する。文法上の誤りがない論理回路
記述については、状態記述を含むか否かにより順序回路
部分と組合せ部分とに分割する。 次に、順序回路、組合せ回路の各部分から回路の接続
関係を表わす網構造を作成する。記述中の転送文はデー
タ転送系の接続関係とする。この転送文にタイミングが
指定されている場合は信号転送のタイミングとして上記
データ転送系の接続関係に付加し、同時に転送文の転送
先部品とタイミングに指定された部品間にクロック信号
系の接続関係を作り網構造に追加する。さらに転送文に
条件文が付いている場合は上記データ転送系の接続関係
の成立する条件として上記データ転送系の接続関係に付
加し、同時に転送文の転送先部品と条件文に明記された
部品間に制御系の接続関係として接続関係を作り網構造
に追加する。順序回路部分から抽出した接続関係にはさ
らに、状態の名称を付加する。 順序回路部分からは状態遷移の関係を表わす網構造も
作成する。順序回路部分から状態の名称を抽出し状態記
述から状態遷移系の接続関係を作る。状態遷移の種類と
しては、次状態への遷移と割込みによる遷移などが考え
られるが、この種類を上記状態遷移系の接続関係に付加
する。状態記述に条件文が付いている場合は上記状態遷
移系の接続関係に状態の遷移関係が成立する条件として
付加する。さらに状態記述にタイミングが指定されてい
る場合は、上記状態遷移系の接続関係にタイミングとし
て付加する。 作成した各網構造はまとめて外部記憶装置等に保存す
る。また、表示装置に表示することも可能である。 以上のように、本発明はレジスタトランスファレベル
の論理回路記述から制御系、データー転送系、クロック
信号系、状態遷移系を分離した論理回路の接続関係を表
わす網構造を抽出するものである。 （作用） 一般に論理回路は、種々の部分回路から構成されるも
のであり、回路のテストを行なうためのテストベクトル
を生成するためには、各部分回路ごとに適した処理方法
を使用するのが効率的である。たとえば、制御回路部は
中心に状態マシーンを有しているので、この部分は状態
遷移のフローに注目して回路動作を追っていくのが良
い。演算部はデーター転送系に注目して回路を追跡する
のがよい。さらに、データー転送あるいは状態遷移が実
行されるための条件、タイミングを調べるにはそれぞ
れ、制御系、クロック信号系に注目して回路を追跡する
のがよい。 本発明は前に述べた構成をとっているので、本発明に
よって抽出された回路ネットから、状態遷移のフロー、
データ転送系、制御系、クロック信号系の各パスを容易
にとり出すことができる。したがって上述のようなレジ
スタトランスファレベルの論理回路のテストベクトル生
成において各部分回路に適した処理が実現でき、効率よ
くテストベクトルが生成できる。さらに、大規模回路に
対しても、回路の接続関係の属性により探索範囲が大巾
に縮少できるので実用的なテストベクトルが生成可能で
ある。 以上のように、本発明を使って接続関係に属性を持た
せた回路ネットを抽出することにより、レジスタトラン
スファレベルの回路のテストベクトルが容易に生成可能
となる。 （実施例） 第１図に本発明による回路ネット抽出の一実施例を示
す。レジスタトランスファレベル記述１を入力装置３に
より読み込む。第２図及び第３図は、本発明で必要とす
るレジスタトランスファレベルの回路記述の一例であ
る。第２図では、データ転送を等号（ニ）で明記し、制
御信号をIF文で明記している。第３図では、コロ
ン（：）を付加したラベルで状態を明記し、NEXT文によ
り状態遷移を明記している。読み込まれたレジスタトラ
ンスファレベル記述はシンタックスチェック部５により
文法上の誤りチェックが行なわれる。文法上の誤りがあ
る場合は、メッセージを出力装置４に出力して設計者に
記述の修正を促す。文法上の誤りがない回路記述は、回
路分割部６で組合わせ回路部分と、順序回路部分に分割
される。組合わせ回路部分からは、接続関係抽出部７で
回路の接続関係を表わす回路ネットを抽出する。 接続関係抽出部７では、まず、外部端子、レジスタ、
ターミナル等の回路構成要素を抽出する。次に各回路構
成要素間に接続関係をつける。等号で明記されたデータ
転送は、DATA属性の接続とする。データ転送に制御条件
が付加されている場合には、IF文の条件部に記述されて
いる回路構成要素と、データ転送文の転送先の回路構成
要素との間にCOND属性の接続関係をつくる。さらにデー
タ転送のタイミングが指定されているデータ転送文につ
いてはタイミングとして指定された回路構成要素と転送
先の回路構成要素間にCLOCK属性の接続関係をつくる。
接続の属性とは別に、制御条件を明確にするために接続
関係に条件を付加する。第４図は第２図に示したレジス
タトランスファレベル記述から抽出した回路ネットの一
つの構成例である。 順序回路部分からは、接続関係抽出部７で各状態ごと
の接続関係を抽出し、接続関係を表わす回路ネットを作
る。次に状態遷移抽出部８で各状態の遷移関係を表わす
回路ネットを作る。状態遷移抽出部８では、まず、各状
態名を外部端子などと同じ一つの回路構成要素とみなし
て抽出する。次に各状態中に記述されたNEXT文によりあ
る状態から遷移する次の状態を見つけ、２つの状態の間
にSTATE属性の接続関係をつくる。状態遷移にIF文によ
る制御条件が付加されている場合は接続関係抽出部７と
同じように、条件を付加する。第５図は、第３図に示し
た状態記述を含むレジスタトランジスファレベル記述か
ら抽出した回路ネットの例である。 接続関係抽出部７、状態遷移抽出部８から抽出された
回路ネットは外部記憶装置２に保存される。 第６図、第７図は本発明により抽出された回路ネット
を利用してテストベクトル生成を行なう際に、回路ネッ
トからとり出すデータについて示している。第６図は回
路構成要素間の接続関係から、データー転送系、制御
系、クロック信号系の各テストベクトルを生成する場合
を示している。注目する回路構成要素名、状態名、接続
の属性はテストベクトルの作成者が指定する。回路ネッ
トからは、まず、指定された回路構成要素名に対応する
ノードを見つけ、そのノードにつながっている接続ノー
ドの中から指定された状態名、接続の属性をもつものだ
けを選び、その接続元あるいは接続先の回路構成要素名
をとり出す。第６図では、facil−４に注目しており、f
acil−４にデータを送り出すのはfacil−1,facil−2,fa
cil−３であり、facil−４からデーターが送り出される
のがfacil−5,facil−6,facil−７であることを表わし
ている。この情報をもとに、テストベクトル作成者が１
つの回路構成要素を選択する（図６ではfacil−１）
と、注目している回路構成要素と選択した回路構成要素
間の接続ノードから条件とタイミングをとり出し、テス
トベクトルを生成できる。これを、入力端子属性または
出力端子属性をもつ回路構成要素ノードまでたどること
で、特定の回路構成要素にデーターを入力するテストベ
クトルまたは特定の回路構成要素のデーターをとり出す
テストベクトルが生成できる。 制御系、クロック信号信のテストベクトル生成につい
ても同様の方法で、回路ネットからデーターをとり出
し、ラストベクトルを生成できる。接続に属性をつけ、
その属性に注目することで、回路ネットからとり出すデ
ーターを少なくし、テストベクトル作成者が判断するの
に有効である。 第７図は、状態遷移系のテストベクトルを生成する場
合を示している。第６図と同様に、注目する状態名と、
接続の属性STATEをテストベクトル作成者が指定する。
回路ネットからは、指定された状態名に対応するノード
をみつけ、これにつながっているSTATE属性の接続ノー
ドをすべてとり出し、前の状態名、次の状態名をとり出
す。図７ではST−３に注目しており、ST3の前の状態はS
T−１、ST−２、次の状態はST−４、ST−５、ST−６で
あることを表わしている。図６と同様、テストベクトル
の設計者は前の状態を１つ選択する。注目している状態
名と選択された状態名間の接続ノードから状態遷移の条
件タイミングがとり出され、状態遷移のテストベクトル
が生成できる。これを初期状態までたどれば、回路を任
意の状態に遷移させるテストベクトルが生成できる。 第６図、第７図に示したようにデータをとり出すた
め、第４図、および第５図は接続関係を両方向にたどれ
るようなデータ構造をとっている。本発明により抽出し
た回路ネットを用いることで、接続関係の探索範囲を縮
少することができ、テストベクトル生成には有効であ
る。 〔発明の効果〕 本発明によれば、設計者が記述したレジスタトランス
ファレベルの論理回路から、回路の接続関係にその接続
によって伝達される信号の種類に応じた属性を付加した
回路ネットが抽出できる。 従来、データ転送と制御系の区別がつかず、網羅的な
テストベクトルの発生となってしまい、大規模回路では
膨大な量のテストベクトルが生成されていたが、本発明
により抽出した回路ネットを利用すれば、発生するテス
トの目的によって、データー転送、制御系、クロック信
号系といった属性のパスのみに対象を絞ることが可能
で、実用的なテストベクトルの発生が容易に実現できる
ようになる。
ウェア記述言語による回路記述からの機能テストベクト
ル生成のための回路ネット抽出方法に関する。 （従来の技術） 従来より、論理回路のテストベクトルの自動発生とし
ては、組み合せ回路のテスト入力生成法と順序回路のテ
スト入力生成法とに大きくわけられる。組み合せ回路の
テスト入力生成法としては、Ｄアルゴリズム、ENF法、P
oageの方法、ブール微分法、ランダムテスト生成法、PO
DEM法などがある。順序回路のテスト入力生成法に関し
てはPoageの方法を利用したもの、ランダムテスト法、
コンパクトテスト法などがある。しかしながら、これら
の技術は論理ゲートを対象にしてテストベクトルを発生
するために、制御信号とデータの区別がつかないため、
網羅的なテスト発生になる欠点がある。このため大規模
な論理回路ではテストベクトル量が膨大になるため実際
には対象となる回路規模は10Kゲート以下である。この
ような論理ゲートを対象とする方法にかわって、レジス
ター間のデータ転送を中心においた設計レベルで、回路
の機能を検査するための機能テストベクトルを発生させ
る方法が提案されている。この方法として次の文献があ
げられる。 T.LIN ＆ S.Y.H.SU,“The S−Algorithm:A Promising S
olution for Systematic Functional Test Generatio
n",IEEE TRANS.on COHPUTER−AIDED DESIGN,VOL.CAD−
4,No.3,July 1985 この文献による手法は、単純な回路では有効ではある
が、実際の回路では発生されるパスが多数にのぼるため
に、このままでは、実際例には適用不可能である。 （発明が解決しようとする問題点） 上述のように、従来の論理ゲートを対象としたテスト
ベクトル発生では、データと制御信号の区別がつかな
い、あるいは、順序回路においては回路の状態がわかり
づらいなどの理由から、網羅的なテスト発生となり、大
規模な論理回路ではテストベクトル量が膨大になるとい
う問題点がある。このような論理ゲートを対象とする方
法にかわって、レジスタートランスファーレベルでテス
トベクトルを発生する方法も提案されているが、その方
法を用いても実際の回路では発生されるパスが多数にの
ぼり、同様の問題が生じる。 〔発明の構成〕 （問題点を解決するための手段） 本発明ではレジスタトランスファレベルのハードウェ
ア記述言語を必要とする。特にレジスタトランスファレ
ベルの記述法として、条件文等により制御系が明記で
き、状態記述により状態遷移系が明記でき、クロック系
も同様に明記できることを必要とする。 上記特徴を有するハードウェア記述言語で論理回路を
記述したものを読み込んで、文法上の誤りをチェック
し、その結果を表示する。文法上の誤りがない論理回路
記述については、状態記述を含むか否かにより順序回路
部分と組合せ部分とに分割する。 次に、順序回路、組合せ回路の各部分から回路の接続
関係を表わす網構造を作成する。記述中の転送文はデー
タ転送系の接続関係とする。この転送文にタイミングが
指定されている場合は信号転送のタイミングとして上記
データ転送系の接続関係に付加し、同時に転送文の転送
先部品とタイミングに指定された部品間にクロック信号
系の接続関係を作り網構造に追加する。さらに転送文に
条件文が付いている場合は上記データ転送系の接続関係
の成立する条件として上記データ転送系の接続関係に付
加し、同時に転送文の転送先部品と条件文に明記された
部品間に制御系の接続関係として接続関係を作り網構造
に追加する。順序回路部分から抽出した接続関係にはさ
らに、状態の名称を付加する。 順序回路部分からは状態遷移の関係を表わす網構造も
作成する。順序回路部分から状態の名称を抽出し状態記
述から状態遷移系の接続関係を作る。状態遷移の種類と
しては、次状態への遷移と割込みによる遷移などが考え
られるが、この種類を上記状態遷移系の接続関係に付加
する。状態記述に条件文が付いている場合は上記状態遷
移系の接続関係に状態の遷移関係が成立する条件として
付加する。さらに状態記述にタイミングが指定されてい
る場合は、上記状態遷移系の接続関係にタイミングとし
て付加する。 作成した各網構造はまとめて外部記憶装置等に保存す
る。また、表示装置に表示することも可能である。 以上のように、本発明はレジスタトランスファレベル
の論理回路記述から制御系、データー転送系、クロック
信号系、状態遷移系を分離した論理回路の接続関係を表
わす網構造を抽出するものである。 （作用） 一般に論理回路は、種々の部分回路から構成されるも
のであり、回路のテストを行なうためのテストベクトル
を生成するためには、各部分回路ごとに適した処理方法
を使用するのが効率的である。たとえば、制御回路部は
中心に状態マシーンを有しているので、この部分は状態
遷移のフローに注目して回路動作を追っていくのが良
い。演算部はデーター転送系に注目して回路を追跡する
のがよい。さらに、データー転送あるいは状態遷移が実
行されるための条件、タイミングを調べるにはそれぞ
れ、制御系、クロック信号系に注目して回路を追跡する
のがよい。 本発明は前に述べた構成をとっているので、本発明に
よって抽出された回路ネットから、状態遷移のフロー、
データ転送系、制御系、クロック信号系の各パスを容易
にとり出すことができる。したがって上述のようなレジ
スタトランスファレベルの論理回路のテストベクトル生
成において各部分回路に適した処理が実現でき、効率よ
くテストベクトルが生成できる。さらに、大規模回路に
対しても、回路の接続関係の属性により探索範囲が大巾
に縮少できるので実用的なテストベクトルが生成可能で
ある。 以上のように、本発明を使って接続関係に属性を持た
せた回路ネットを抽出することにより、レジスタトラン
スファレベルの回路のテストベクトルが容易に生成可能
となる。 （実施例） 第１図に本発明による回路ネット抽出の一実施例を示
す。レジスタトランスファレベル記述１を入力装置３に
より読み込む。第２図及び第３図は、本発明で必要とす
るレジスタトランスファレベルの回路記述の一例であ
る。第２図では、データ転送を等号（ニ）で明記し、制
御信号をIF文で明記している。第３図では、コロ
ン（：）を付加したラベルで状態を明記し、NEXT文によ
り状態遷移を明記している。読み込まれたレジスタトラ
ンスファレベル記述はシンタックスチェック部５により
文法上の誤りチェックが行なわれる。文法上の誤りがあ
る場合は、メッセージを出力装置４に出力して設計者に
記述の修正を促す。文法上の誤りがない回路記述は、回
路分割部６で組合わせ回路部分と、順序回路部分に分割
される。組合わせ回路部分からは、接続関係抽出部７で
回路の接続関係を表わす回路ネットを抽出する。 接続関係抽出部７では、まず、外部端子、レジスタ、
ターミナル等の回路構成要素を抽出する。次に各回路構
成要素間に接続関係をつける。等号で明記されたデータ
転送は、DATA属性の接続とする。データ転送に制御条件
が付加されている場合には、IF文の条件部に記述されて
いる回路構成要素と、データ転送文の転送先の回路構成
要素との間にCOND属性の接続関係をつくる。さらにデー
タ転送のタイミングが指定されているデータ転送文につ
いてはタイミングとして指定された回路構成要素と転送
先の回路構成要素間にCLOCK属性の接続関係をつくる。
接続の属性とは別に、制御条件を明確にするために接続
関係に条件を付加する。第４図は第２図に示したレジス
タトランスファレベル記述から抽出した回路ネットの一
つの構成例である。 順序回路部分からは、接続関係抽出部７で各状態ごと
の接続関係を抽出し、接続関係を表わす回路ネットを作
る。次に状態遷移抽出部８で各状態の遷移関係を表わす
回路ネットを作る。状態遷移抽出部８では、まず、各状
態名を外部端子などと同じ一つの回路構成要素とみなし
て抽出する。次に各状態中に記述されたNEXT文によりあ
る状態から遷移する次の状態を見つけ、２つの状態の間
にSTATE属性の接続関係をつくる。状態遷移にIF文によ
る制御条件が付加されている場合は接続関係抽出部７と
同じように、条件を付加する。第５図は、第３図に示し
た状態記述を含むレジスタトランジスファレベル記述か
ら抽出した回路ネットの例である。 接続関係抽出部７、状態遷移抽出部８から抽出された
回路ネットは外部記憶装置２に保存される。 第６図、第７図は本発明により抽出された回路ネット
を利用してテストベクトル生成を行なう際に、回路ネッ
トからとり出すデータについて示している。第６図は回
路構成要素間の接続関係から、データー転送系、制御
系、クロック信号系の各テストベクトルを生成する場合
を示している。注目する回路構成要素名、状態名、接続
の属性はテストベクトルの作成者が指定する。回路ネッ
トからは、まず、指定された回路構成要素名に対応する
ノードを見つけ、そのノードにつながっている接続ノー
ドの中から指定された状態名、接続の属性をもつものだ
けを選び、その接続元あるいは接続先の回路構成要素名
をとり出す。第６図では、facil−４に注目しており、f
acil−４にデータを送り出すのはfacil−1,facil−2,fa
cil−３であり、facil−４からデーターが送り出される
のがfacil−5,facil−6,facil−７であることを表わし
ている。この情報をもとに、テストベクトル作成者が１
つの回路構成要素を選択する（図６ではfacil−１）
と、注目している回路構成要素と選択した回路構成要素
間の接続ノードから条件とタイミングをとり出し、テス
トベクトルを生成できる。これを、入力端子属性または
出力端子属性をもつ回路構成要素ノードまでたどること
で、特定の回路構成要素にデーターを入力するテストベ
クトルまたは特定の回路構成要素のデーターをとり出す
テストベクトルが生成できる。 制御系、クロック信号信のテストベクトル生成につい
ても同様の方法で、回路ネットからデーターをとり出
し、ラストベクトルを生成できる。接続に属性をつけ、
その属性に注目することで、回路ネットからとり出すデ
ーターを少なくし、テストベクトル作成者が判断するの
に有効である。 第７図は、状態遷移系のテストベクトルを生成する場
合を示している。第６図と同様に、注目する状態名と、
接続の属性STATEをテストベクトル作成者が指定する。
回路ネットからは、指定された状態名に対応するノード
をみつけ、これにつながっているSTATE属性の接続ノー
ドをすべてとり出し、前の状態名、次の状態名をとり出
す。図７ではST−３に注目しており、ST3の前の状態はS
T−１、ST−２、次の状態はST−４、ST−５、ST−６で
あることを表わしている。図６と同様、テストベクトル
の設計者は前の状態を１つ選択する。注目している状態
名と選択された状態名間の接続ノードから状態遷移の条
件タイミングがとり出され、状態遷移のテストベクトル
が生成できる。これを初期状態までたどれば、回路を任
意の状態に遷移させるテストベクトルが生成できる。 第６図、第７図に示したようにデータをとり出すた
め、第４図、および第５図は接続関係を両方向にたどれ
るようなデータ構造をとっている。本発明により抽出し
た回路ネットを用いることで、接続関係の探索範囲を縮
少することができ、テストベクトル生成には有効であ
る。 〔発明の効果〕 本発明によれば、設計者が記述したレジスタトランス
ファレベルの論理回路から、回路の接続関係にその接続
によって伝達される信号の種類に応じた属性を付加した
回路ネットが抽出できる。 従来、データ転送と制御系の区別がつかず、網羅的な
テストベクトルの発生となってしまい、大規模回路では
膨大な量のテストベクトルが生成されていたが、本発明
により抽出した回路ネットを利用すれば、発生するテス
トの目的によって、データー転送、制御系、クロック信
号系といった属性のパスのみに対象を絞ることが可能
で、実用的なテストベクトルの発生が容易に実現できる
ようになる。
【図面の簡単な説明】
第１図は本発明の一実施例を示すブロック図、第２図及
び第３図は、本発明で必要とするレジスタトランスファ
ンベル記述の例を示す図、第４図は第２図の記述から作
成した回路の接続関係を表わす回路ネットの構成例を示
す図、第５図は第３図の記述から作成した回路の状態遷
移を表わす回路ネットの構成例を示す図、第６図はデー
ター転送系、制御系、クロック信号系の各テストベクト
ル作成時に回路ネットからとり出すデータを示す図、第
７図は状態遷移系のテストベクトル作成時に回路ネット
からとり出すデータを示す図である。 １……レジスタトランスファレベル記述 ２……外部記憶装置 ３……入力装置 ４……表示装置 ５……シンタックスチェック部 ６……回路分割部 ７……接続関係抽出部 ８……状態遷移抽出部 100……注目している回路構成要素名 101……回路構成要素の属性 102……注目している状態名 103……接続の属性 104……回路構成要素名 105……状態名、106……条件名 107……条件式、108……タイミング名 109……タイミング信号
び第３図は、本発明で必要とするレジスタトランスファ
ンベル記述の例を示す図、第４図は第２図の記述から作
成した回路の接続関係を表わす回路ネットの構成例を示
す図、第５図は第３図の記述から作成した回路の状態遷
移を表わす回路ネットの構成例を示す図、第６図はデー
ター転送系、制御系、クロック信号系の各テストベクト
ル作成時に回路ネットからとり出すデータを示す図、第
７図は状態遷移系のテストベクトル作成時に回路ネット
からとり出すデータを示す図である。 １……レジスタトランスファレベル記述 ２……外部記憶装置 ３……入力装置 ４……表示装置 ５……シンタックスチェック部 ６……回路分割部 ７……接続関係抽出部 ８……状態遷移抽出部 100……注目している回路構成要素名 101……回路構成要素の属性 102……注目している状態名 103……接続の属性 104……回路構成要素名 105……状態名、106……条件名 107……条件式、108……タイミング名 109……タイミング信号
フロントページの続き
(58)調査した分野(Int.Cl.6，ＤＢ名)
G06F 17/50
ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (1)
- (57)【特許請求の範囲】 １．レジスタトランスファレベルの論理回路記述を読み
込む手順と、読み込んだ論理回路記述の記述上の誤りを
チェックする手順と、記述上の誤りのない論理回路記述
を状態記述を含むか否かによって組合せ回路部分と順序
回路部分とに分割する手順と、組み合せ回路部分から回
路の出力から入力への接続により伝達される信号の種類
に対応した属性と、接続関係が成立する条件とを付加し
た出力から入力への接続関係を表わす網構造を作成する
手順と、順序回路部分から各状態ごとの回路の出力から
入力への接続により伝達される信号の種類に対応した属
性と、接続関係が成立する条件と、信号伝達のタイミン
グとを付加した出力から入力への接続関係を表わす網構
造を作成する手順と、状態遷移の関係に、その遷移の種
類に対応した属性と、状態の遷移関係が成立する条件
と、状態遷移のタイミングとを付加した状態遷移の関係
を表わす網構造を作成する手順と、作成した各網構造を
まとめて保存する手順と、記述上の誤りチェックの結果
と抽出した各網構造とを表示する手順とを有することを
特徴とするテストベクトル生成用回路ネット抽出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62236116A JP2809631B2 (ja) | 1987-09-22 | 1987-09-22 | 回路ネット抽出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62236116A JP2809631B2 (ja) | 1987-09-22 | 1987-09-22 | 回路ネット抽出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6479836A JPS6479836A (en) | 1989-03-24 |
| JP2809631B2 true JP2809631B2 (ja) | 1998-10-15 |
Family
ID=16995976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62236116A Expired - Fee Related JP2809631B2 (ja) | 1987-09-22 | 1987-09-22 | 回路ネット抽出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2809631B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115345095A (zh) * | 2022-10-18 | 2022-11-15 | 北京芯愿景软件技术股份有限公司 | 数字电路分析、电路图显示方法、装置、设备及介质 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0743733B2 (ja) * | 1985-12-11 | 1995-05-15 | 株式会社日立製作所 | 論理シミュレーション方法 |
-
1987
- 1987-09-22 JP JP62236116A patent/JP2809631B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 武井勉、外５名、"機能論理シミュレータＦＡＬを核とした設計検証システム"、電子情報通信学会技術研究報告（ＣＡＳ８６−１８４）、電子通信学会、１９８７年１月、Ｖｏｌ．８６、Ｎｏ．３２６、ｐ．７９〜８６ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6479836A (en) | 1989-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5282146A (en) | Test assistant system for logical design process | |
| EP1093619B1 (en) | System and method for identifying finite state machines and verifying circuit designs | |
| JP3088331B2 (ja) | 故障シミュレーション方法 | |
| JP2809631B2 (ja) | 回路ネット抽出方法 | |
| JP3272915B2 (ja) | スタティックタイミング解析装置 | |
| Chen et al. | A new framework for static timing analysis, incremental timing refinement, and timing simulation | |
| US6965853B2 (en) | Back annotation apparatus for carrying out a simulation based on the extraction result in regard to parasitic elements | |
| JP2633539B2 (ja) | 論理集積回路のテストデータ作成方式 | |
| JP3080037B2 (ja) | 論理シミュレーション用モデルの作成方法 | |
| JP3265384B2 (ja) | 論理シミュレーション方法及びこれに用いる論理シミュレーション装置 | |
| JP2853431B2 (ja) | 遅延解析結果表示方式 | |
| JP3052263B2 (ja) | 論理検証充分性評価方法およびそのためのシステム | |
| JPH08202743A (ja) | スイッチレベルシミュレーションシステム | |
| JP2923543B2 (ja) | 論理シミュレーション装置 | |
| Sakai et al. | An Interactive Simulation System for Structured Logic Design--ISS | |
| Lane | A Position Paper On | |
| JP2785708B2 (ja) | 論理シミュレーション方法 | |
| JPH02205972A (ja) | 経路抽出方式 | |
| JPH03198159A (ja) | 論理検証装置 | |
| JPH034335A (ja) | 経路抽出方法及び経路抽出装置 | |
| JP2000276510A (ja) | 回路設計装置および回路設計プログラム記憶媒体 | |
| JPH09251061A (ja) | テストパタン生成装置 | |
| JPH06314315A (ja) | 順序回路を含む論理検証対象回路の論理検証容易化回路への変換方法とその装置 | |
| JPS6177967A (ja) | 論理回路シミユレ−シヨン方法 | |
| Liyanage et al. | Application Of Software Test Methods For Hardware Testing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |