JP2853431B2 - 遅延解析結果表示方式 - Google Patents
遅延解析結果表示方式Info
- Publication number
- JP2853431B2 JP2853431B2 JP4017317A JP1731792A JP2853431B2 JP 2853431 B2 JP2853431 B2 JP 2853431B2 JP 4017317 A JP4017317 A JP 4017317A JP 1731792 A JP1731792 A JP 1731792A JP 2853431 B2 JP2853431 B2 JP 2853431B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- function description
- delay
- transfer level
- delay analysis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、遅延解析結果表示方式
に関する。
に関する。
【０００２】
【従来の技術】従来の遅延解析結果表示方式は、遅延解
析手段により解析された回路上のパス及びその遅延時間
をリストや統計グラフとして表示していた。装置設計者
はこの情報をもとに以下のような方法により、レジスタ
転送レベル機能記述情報の該当部分の修正を行ってい
た。
析手段により解析された回路上のパス及びその遅延時間
をリストや統計グラフとして表示していた。装置設計者
はこの情報をもとに以下のような方法により、レジスタ
転送レベル機能記述情報の該当部分の修正を行ってい
た。
【０００３】 回路接続情報記憶手段に記憶されてい
る情報を、回路図出力手段等により回路図として取り出
す。
る情報を、回路図出力手段等により回路図として取り出
す。
【０００４】 遅延解析における設計基準値違反であ
るパスが、前記回路図上のどのパスに該当するかを調べ
る。
るパスが、前記回路図上のどのパスに該当するかを調べ
る。
【０００５】 前記回路図上の該当するパスが、レジ
スタ転送レベル機能記述情報記憶手段に記憶されている
情報のどの部分の記述に該当するかを調べる。
スタ転送レベル機能記述情報記憶手段に記憶されている
情報のどの部分の記述に該当するかを調べる。
【０００６】 レジスタ転送レベル機能記述情報記憶
手段に記憶されている情報の該当部分を修正する。
手段に記憶されている情報の該当部分を修正する。
【０００７】
【発明が解決しようとする課題】上述した従来の遅延解
析結果表示方式は、レジスタ転送レベル機能記述を行う
設計の段階においては、遅延時間を正確に考慮した設計
ができない。このため、レジスタ転送レベル機能記述の
設計段階が一旦終了しても、後の遅延解析の段階におい
て設計基準値違反となり、レジスタ転送レベル機能記述
の修正が必要になるという欠点がある。
析結果表示方式は、レジスタ転送レベル機能記述を行う
設計の段階においては、遅延時間を正確に考慮した設計
ができない。このため、レジスタ転送レベル機能記述の
設計段階が一旦終了しても、後の遅延解析の段階におい
て設計基準値違反となり、レジスタ転送レベル機能記述
の修正が必要になるという欠点がある。
【０００８】またこの場合、遅延解析手段により解析さ
れた設計基準値違反の回路上のパスとレジスタ転送レベ
ル機能記述情報記憶手段に記憶されている情報との対応
が明解ではないため、レジスタ転送レベル機能記述の修
正に時間と労力がかかるという欠点がある。
れた設計基準値違反の回路上のパスとレジスタ転送レベ
ル機能記述情報記憶手段に記憶されている情報との対応
が明解ではないため、レジスタ転送レベル機能記述の修
正に時間と労力がかかるという欠点がある。
【０００９】
【課題を解決するための手段】第１の発明は、レジスタ
間の情報転送レベルを記述するレジスタ転送レベル機能
記述手段と、前記レジスタ転送レベル機能記述手段によ
り記述されたレジスタ間の情報転送レベルの機能記述情
報を記憶するレジスタ転送レベル機能記述情報記憶手段
と、前記レジスタ転送レベル機能記述記憶手段に記憶さ
れている機能記述情報に対して遅延解析を行うレジスタ
の始点と終点を指定する遅延解析部指定手段と、前記遅
延解析部指定手段により指定された前記レジスタの始点
と終点の情報を記憶する遅延解析部指定情報記憶手段
と、前記レジスタ転送レベル機能記述情報記憶手段に記
憶されている前記機能記述情報と前記遅延解析部指定情
報記憶手段に記録されている前記レジスタの始点と終点
の情報から、前記レジスタの始点と終点の間の機能を満
足する論理接続回路を生成し且つ前記機能記述情報と生
成された前記論理接続回路情報の対応を対応情報として
出力する論理合成手段と、前記論理合成手段により生成
された論理接続情報を記憶する回路接続情報記憶手段
と、前記論理合成手段により出力された前記対応情報を
記憶する機能記述情報・回路接続情報間対応情報記憶手
段と、前記回路接続情報記憶手段に記憶されている前記
論理接続情報より回路上のパスの遅延解析を行い前記解
析された回路上のパス及び前記パスの遅延時間を出力す
る遅延解析手段と、前記遅延解析手段により前記解析さ
れた回路上のパス及び前記パスの遅延時間を記憶する遅
延解析結果記憶手段と、前記レジスタ転送レベル機能記
述情報記憶手段に記憶されている前記機能記述情報と前
記機能記述情報・回路接続情報間対応情報記憶手段に記
憶されている前記対応情報と前記遅延解析結果記憶手段
に記憶されている前記パス及び前記パスの遅延時間情報
から前記機能記述情報と関連付けて前記遅延解析手段に
より解析された遅延時間の表示を行う遅延解析結果表示
手段とを含むことを特徴とする。
間の情報転送レベルを記述するレジスタ転送レベル機能
記述手段と、前記レジスタ転送レベル機能記述手段によ
り記述されたレジスタ間の情報転送レベルの機能記述情
報を記憶するレジスタ転送レベル機能記述情報記憶手段
と、前記レジスタ転送レベル機能記述記憶手段に記憶さ
れている機能記述情報に対して遅延解析を行うレジスタ
の始点と終点を指定する遅延解析部指定手段と、前記遅
延解析部指定手段により指定された前記レジスタの始点
と終点の情報を記憶する遅延解析部指定情報記憶手段
と、前記レジスタ転送レベル機能記述情報記憶手段に記
憶されている前記機能記述情報と前記遅延解析部指定情
報記憶手段に記録されている前記レジスタの始点と終点
の情報から、前記レジスタの始点と終点の間の機能を満
足する論理接続回路を生成し且つ前記機能記述情報と生
成された前記論理接続回路情報の対応を対応情報として
出力する論理合成手段と、前記論理合成手段により生成
された論理接続情報を記憶する回路接続情報記憶手段
と、前記論理合成手段により出力された前記対応情報を
記憶する機能記述情報・回路接続情報間対応情報記憶手
段と、前記回路接続情報記憶手段に記憶されている前記
論理接続情報より回路上のパスの遅延解析を行い前記解
析された回路上のパス及び前記パスの遅延時間を出力す
る遅延解析手段と、前記遅延解析手段により前記解析さ
れた回路上のパス及び前記パスの遅延時間を記憶する遅
延解析結果記憶手段と、前記レジスタ転送レベル機能記
述情報記憶手段に記憶されている前記機能記述情報と前
記機能記述情報・回路接続情報間対応情報記憶手段に記
憶されている前記対応情報と前記遅延解析結果記憶手段
に記憶されている前記パス及び前記パスの遅延時間情報
から前記機能記述情報と関連付けて前記遅延解析手段に
より解析された遅延時間の表示を行う遅延解析結果表示
手段とを含むことを特徴とする。
【００１０】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１１】図１は本発明の一実施例の構成図である。
【００１２】レジスタ転送レベル機能記述手段０は、レ
ジスタ間の情報転送レベルの動作の情報を出力する。レ
ジスタ転送レベル機能記述情報記憶手段１は、レジスタ
転送レベル機能記述手段０により記述されたレジスタ間
の情報転送レベルの記述を記憶する。遅延解析部指定手
段２は、レジスタ転送レベル機能記述記憶手段１に記憶
されている情報に対して、遅延解析を行うレジスタの始
点と終点を指定する。遅延解析部指定情報記憶手段３
は、遅延解析部指定手段２により指定されたレジスタの
始点と終点の情報を記憶する。論理合成手段４は、レジ
スタ転送レベル機能記述情報記憶手段１に記憶されてい
る情報と遅延解析部指定情報記憶手段３に記録されてい
るレジスタの始点と終点の情報から、そのレジスタの始
点と終点の間の機能を満足する各素子及びネットの接続
情報からなる論理的に接続された回路を生成し、且つ機
能記述情報と生成された回路の情報の対応を出力する。
機能記述情報−回路接続情報間対応情報記憶手段５は、
論理合成手段４により出力された機能記述情報と生成さ
れた回路の情報の対応の情報を記憶する。回路接続情報
記憶手段６は、論理合成手段４により生成された論理的
に接続された回路の情報を記憶する。遅延解析手段７
は、回路接続情報記憶手段６に記憶されている情報より
回路上のパスの遅延解析を行い、解析された回路上のパ
ス及びその遅延時間を出力する。遅延解析結果記憶手段
８は、遅延解析手段７により解析された回路上のパス及
びその遅延時間を記憶する。遅延解析結果表示手段９
は、レジスタ転送レベル機能情報記憶手段１に記憶され
ている情報と機能記述情報−回路接続情報間対応情報記
憶手段５に記憶されている情報と遅延解析結果記憶手段
８に記憶されている情報から、レジスタ転送レベル機能
情報記憶手段１に記憶されている情報と関連付けて遅延
解析手段７により解析された遅延時間の表示を行う。
ジスタ間の情報転送レベルの動作の情報を出力する。レ
ジスタ転送レベル機能記述情報記憶手段１は、レジスタ
転送レベル機能記述手段０により記述されたレジスタ間
の情報転送レベルの記述を記憶する。遅延解析部指定手
段２は、レジスタ転送レベル機能記述記憶手段１に記憶
されている情報に対して、遅延解析を行うレジスタの始
点と終点を指定する。遅延解析部指定情報記憶手段３
は、遅延解析部指定手段２により指定されたレジスタの
始点と終点の情報を記憶する。論理合成手段４は、レジ
スタ転送レベル機能記述情報記憶手段１に記憶されてい
る情報と遅延解析部指定情報記憶手段３に記録されてい
るレジスタの始点と終点の情報から、そのレジスタの始
点と終点の間の機能を満足する各素子及びネットの接続
情報からなる論理的に接続された回路を生成し、且つ機
能記述情報と生成された回路の情報の対応を出力する。
機能記述情報−回路接続情報間対応情報記憶手段５は、
論理合成手段４により出力された機能記述情報と生成さ
れた回路の情報の対応の情報を記憶する。回路接続情報
記憶手段６は、論理合成手段４により生成された論理的
に接続された回路の情報を記憶する。遅延解析手段７
は、回路接続情報記憶手段６に記憶されている情報より
回路上のパスの遅延解析を行い、解析された回路上のパ
ス及びその遅延時間を出力する。遅延解析結果記憶手段
８は、遅延解析手段７により解析された回路上のパス及
びその遅延時間を記憶する。遅延解析結果表示手段９
は、レジスタ転送レベル機能情報記憶手段１に記憶され
ている情報と機能記述情報−回路接続情報間対応情報記
憶手段５に記憶されている情報と遅延解析結果記憶手段
８に記憶されている情報から、レジスタ転送レベル機能
情報記憶手段１に記憶されている情報と関連付けて遅延
解析手段７により解析された遅延時間の表示を行う。
【００１３】図２は、本実施例を説明するための遅延解
析結果表示方式のイメージの例である。レジスタ転送レ
ベル機能記述を行う設計者が、マウス等のポインティン
グデバイスによりレジスタ転送レベル機能記述情報上の
始点のレジスタと終点のレジスタを指定することによ
り、そのレジスタ間の遅延時間に関する情報が表示され
る。表示２０は、該当するパスの終点に該当するレジス
タ転送レベル機能記述情報の表示であり、表示２１は、
該当するパスの途中経路点に該当するレジスタ転送レベ
ル機能記述情報の表示であり、表示２２は、該当するパ
スの始点に該当するレジスタ転送レベル機能記述情報の
表示である。表示２３は、遅延解析結果を表示するパス
の表示であり、表示２４は、該当するパスの遅延時間の
表示であり、表示２５は、該当する遅延時間と該当する
回路のクロック周期の比率の表示である。図３は、図１
における遅延解析結果表示手段９の処理手順例である。
析結果表示方式のイメージの例である。レジスタ転送レ
ベル機能記述を行う設計者が、マウス等のポインティン
グデバイスによりレジスタ転送レベル機能記述情報上の
始点のレジスタと終点のレジスタを指定することによ
り、そのレジスタ間の遅延時間に関する情報が表示され
る。表示２０は、該当するパスの終点に該当するレジス
タ転送レベル機能記述情報の表示であり、表示２１は、
該当するパスの途中経路点に該当するレジスタ転送レベ
ル機能記述情報の表示であり、表示２２は、該当するパ
スの始点に該当するレジスタ転送レベル機能記述情報の
表示である。表示２３は、遅延解析結果を表示するパス
の表示であり、表示２４は、該当するパスの遅延時間の
表示であり、表示２５は、該当する遅延時間と該当する
回路のクロック周期の比率の表示である。図３は、図１
における遅延解析結果表示手段９の処理手順例である。
【００１４】開始処理３０により、処理がはじまる。終
了判断処理３１ではパス上のすべての経路点についてが
検索処理が終了したときのみ終了処理３４へ移り、それ
以外の場合は検索処理３２へ移る。検索処理３２ではパ
ス上の一つの経路点が、レジスタ転送レベル機能記述情
報のどの部分に該当するかを、図１における機能記述情
報−回路接続情報間対応情報記憶手段５に記憶されてい
る情報より検索する。次に、表示処理３３では、検索処
理３２において該当する経路点が、図１における機能記
述情報−回路接続情報間対応情報記憶手段５に記憶され
ている情報中に存在する場合は、レジスタ転送レベル機
能記述情報の該当部分を出力して終了判断処理３１へ移
る。該当する経路点が、図１における機能記述情報−回
路接続情報間対応情報記憶手段５に記憶されている情報
中に存在しない場合は、何も出力せずに終了判断処理３
１へ移る。終了処理３４において一連の処理が終了す
る。
了判断処理３１ではパス上のすべての経路点についてが
検索処理が終了したときのみ終了処理３４へ移り、それ
以外の場合は検索処理３２へ移る。検索処理３２ではパ
ス上の一つの経路点が、レジスタ転送レベル機能記述情
報のどの部分に該当するかを、図１における機能記述情
報−回路接続情報間対応情報記憶手段５に記憶されてい
る情報より検索する。次に、表示処理３３では、検索処
理３２において該当する経路点が、図１における機能記
述情報−回路接続情報間対応情報記憶手段５に記憶され
ている情報中に存在する場合は、レジスタ転送レベル機
能記述情報の該当部分を出力して終了判断処理３１へ移
る。該当する経路点が、図１における機能記述情報−回
路接続情報間対応情報記憶手段５に記憶されている情報
中に存在しない場合は、何も出力せずに終了判断処理３
１へ移る。終了処理３４において一連の処理が終了す
る。
【００１５】
【発明の効果】以上説明したように本発明は、レジスタ
転送レベル機能記述を行う設計の段階で遅延時間を正確
に考慮できるという効果がある。
転送レベル機能記述を行う設計の段階で遅延時間を正確
に考慮できるという効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】本実施例の遅延解析結果表示方式の動作説明図
である。
である。
【図３】本実施例の遅延解析結果表示手段９の処理手順
例を示す図である。
例を示す図である。
０ レジスタ転送レベル機能記述手段 １ レジスタ転送レベル機能記述情報記憶手段 ２ 遅延解析部指定手段 ３ 遅延解析部指定情報記憶手段 ４ 論理合成手段 ５ 機能記述情報−回路接続情報間対応情報記憶手段 ６ 回路接続情報記憶手段 ７ 遅延解析手段 ８ 遅延解析結果記憶手段 ９ 遅延解析結果表示手段 ３０ 開始処理 ３１ 終了判断処理 ３２ 検索処理 ３３ 表示処理 ３４ 終了処理
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−288678（ＪＰ，Ａ) 特開 平３−19085（ＪＰ，Ａ) 特開 平３−144766（ＪＰ，Ａ) 特開 平５−242184（ＪＰ，Ａ) 角田多苗子、外１名、”遅延を意識し たレジスタトランスファレベルからの合 成について”、情報処理学会全国大会講 演論文集、情報処理学会、1990年、Ｖｏ ｌ．41、Ｎｏ．６、ｐ．３〜４ (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 17/50 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (1)
- 【請求項１】レジスタ間の情報転送レベルを記述するレ
ジスタ転送レベル機能記述手段と、前記レジスタ転送レ
ベル機能記述手段により記述されたレジスタ間の情報転
送レベルの機能記述情報を記憶するレジスタ転送レベル
機能記述情報記憶手段と、前記レジスタ転送レベル機能
記述記憶手段に記憶されている機能記述情報に対して遅
延解析を行うレジスタの始点と終点を指定する遅延解析
部指定手段と、前記遅延解析部指定手段により指定され
た前記レジスタの始点と終点の情報を記憶する遅延解析
部指定情報記憶手段と、前記レジスタ転送レベル機能記
述情報記憶手段に記憶されている前記機能記述情報と前
記遅延解析部指定情報記憶手段に記録されている前記レ
ジスタの始点と終点の情報から、前記レジスタの始点と
終点の間の機能を満足する論理接続回路を生成し且つ前
記機能記述情報と生成された前記論理接続回路情報の対
応を対応情報として出力する論理合成手段と、前記論理
合成手段により生成された論理接続情報を記憶する回路
接続情報記憶手段と、前記論理合成手段により出力され
た前記対応情報を記憶する機能記述情報・回路接続情報
間対応情報記憶手段と、前記回路接続情報記憶手段に記
憶されている前記論理接続情報より回路上のパスの遅延
解析を行い前記解析された回路上のパス及び前記パスの
遅延時間を出力する遅延解析手段と、前記遅延解析手段
により前記解析された回路上のパス及び前記パスの遅延
時間を記憶する遅延解析結果記憶手段と、前記レジスタ
転送レベル機能記述情報記憶手段に記憶されている前記
機能記述情報と前記機能記述情報・回路接続情報間対応
情報記憶手段に記憶されている前記対応情報と前記遅延
解析結果記憶手段に記憶されている前記パス及び前記パ
スの遅延時間情報から前記機能記述情報と関連付けて前
記遅延解析手段により解析された遅延時間の表示を行う
遅延解析結果表示手段とを含むことを特徴とする遅延解
析結果表示方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4017317A JP2853431B2 (ja) | 1992-02-03 | 1992-02-03 | 遅延解析結果表示方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4017317A JP2853431B2 (ja) | 1992-02-03 | 1992-02-03 | 遅延解析結果表示方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05242183A JPH05242183A (ja) | 1993-09-21 |
| JP2853431B2 true JP2853431B2 (ja) | 1999-02-03 |
Family
ID=11940645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4017317A Expired - Fee Related JP2853431B2 (ja) | 1992-02-03 | 1992-02-03 | 遅延解析結果表示方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2853431B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005242812A (ja) | 2004-02-27 | 2005-09-08 | Nec Electronics Corp | 回路設計支援システム、回路設計支援方法及びプログラム |
| JP4771076B2 (ja) | 2006-05-29 | 2011-09-14 | 日本電気株式会社 | 回路解析装置、回路解析方法、およびプログラム |
-
1992
- 1992-02-03 JP JP4017317A patent/JP2853431B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 角田多苗子、外１名、"遅延を意識したレジスタトランスファレベルからの合成について"、情報処理学会全国大会講演論文集、情報処理学会、１９９０年、Ｖｏｌ．４１、Ｎｏ．６、ｐ．３〜４ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05242183A (ja) | 1993-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5467462A (en) | Event driven logic simulator for partial simulation | |
| US6212666B1 (en) | Graphic representation of circuit analysis for circuit design and timing performance evaluation | |
| US7079997B1 (en) | IC behavior analysis system | |
| US8020123B2 (en) | Transaction-based system and method for abstraction of hardware designs | |
| US20040237056A1 (en) | Behavioral synthesis system, behavioral synthesis method, control program, readable recording medium, logic circuit production method, and logic circuit | |
| JP2853431B2 (ja) | 遅延解析結果表示方式 | |
| JP3272915B2 (ja) | スタティックタイミング解析装置 | |
| JP2723297B2 (ja) | タイミング・ベリフィケーション処理方式 | |
| JP2004145712A (ja) | 半導体設計における動作記述の等価性検証方法 | |
| JP2970600B2 (ja) | 論理シミュレーション方式 | |
| JP4298333B2 (ja) | 充足可能解列挙システム | |
| JPH10240576A (ja) | 検証装置および方法 | |
| JP3709626B2 (ja) | 回路検証装置 | |
| JP3196985B2 (ja) | データパス表示装置 | |
| JP2809631B2 (ja) | 回路ネット抽出方法 | |
| JPH0778195A (ja) | 回路設計ｃａｄにおけるデータ更新方式 | |
| JPH05242184A (ja) | 遅延解析結果表示方式 | |
| JP2924241B2 (ja) | 電子回路のシミュレーション方法 | |
| JPH09251472A (ja) | 論理回路合成方法及びその装置 | |
| JP3986700B2 (ja) | 論理回路の合成装置および記録媒体 | |
| JPH05242179A (ja) | 回路図エディタシステム | |
| JPH06231205A (ja) | 状態遷移図マクロ接続システム | |
| JP4341158B2 (ja) | 集積回路の設計支援システム及びその方法 | |
| JP2000215217A (ja) | 論理合成方法及び装置 | |
| JPH0628421A (ja) | シミュレーション方法およびシミュレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981020 |
|
| LAPS | Cancellation because of no payment of annual fees |