JPH10240576A - 検証装置および方法 - Google Patents
検証装置および方法Info
- Publication number
- JPH10240576A JPH10240576A JP9045144A JP4514497A JPH10240576A JP H10240576 A JPH10240576 A JP H10240576A JP 9045144 A JP9045144 A JP 9045144A JP 4514497 A JP4514497 A JP 4514497A JP H10240576 A JPH10240576 A JP H10240576A
- Authority
- JP
- Japan
- Prior art keywords
- verification
- application program
- model
- dsp
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stored Programmes (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 短時間でＤＳＰの各機能を詳細に検証する。
【解決手段】 最初に、シミュレーション条件入力部１
に検証条件のデータが入力されるとともに、記録媒体１
０１からアプリケーションプログラムが入力データ用バ
ッファ１０２に供給される。そして、入力された条件の
データと、画像データ入力部１０３に入力された画像デ
ータが、入力データ用バッファ１０２に供給される。そ
して、入力データ用バッファ１０２は、これらのデータ
とともに、ＤＳＰ用の命令セットで記述されたアプリケ
ーションプログラムを検証部２に出力する。検証部２
は、入力データ用バッファ１０２より供給された検証条
件に従って検証を行う。そして、検証部２は、検証の結
果であるデバッグ情報、信号波形情報、および、処理後
の画像データを、デバッグ情報表示部５、信号波形情報
表示部６、および、処理画像表示部７にそれぞれ出力す
る。
に検証条件のデータが入力されるとともに、記録媒体１
０１からアプリケーションプログラムが入力データ用バ
ッファ１０２に供給される。そして、入力された条件の
データと、画像データ入力部１０３に入力された画像デ
ータが、入力データ用バッファ１０２に供給される。そ
して、入力データ用バッファ１０２は、これらのデータ
とともに、ＤＳＰ用の命令セットで記述されたアプリケ
ーションプログラムを検証部２に出力する。検証部２
は、入力データ用バッファ１０２より供給された検証条
件に従って検証を行う。そして、検証部２は、検証の結
果であるデバッグ情報、信号波形情報、および、処理後
の画像データを、デバッグ情報表示部５、信号波形情報
表示部６、および、処理画像表示部７にそれぞれ出力す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、検証装置および方
法に関し、特に、検証における検証項目を設定し、ソフ
トウェアモデルおよびハードウェアモデルを使用して、
アプリケーションプログラムを、その検証項目に関して
検証する検証装置および方法に関する。
法に関し、特に、検証における検証項目を設定し、ソフ
トウェアモデルおよびハードウェアモデルを使用して、
アプリケーションプログラムを、その検証項目に関して
検証する検証装置および方法に関する。
【０００２】
【従来の技術】所定の画像処理を実行する回路を実現す
る場合、その処理専用のＡＳＩＣ（Application Specif
ic Integrated Circuit）が設計されることが多い。
る場合、その処理専用のＡＳＩＣ（Application Specif
ic Integrated Circuit）が設計されることが多い。
【０００３】一方、最近の半導体技術の進歩に伴い、処
理を記述したソフトウェアを利用してプログラマブルに
回路を実現するＤＳＰ（Digital Signal Processor）の
処理速度が速くなりつつあり、実時間で画像処理が可能
である速度を有するＤＳＰが開発されている。
理を記述したソフトウェアを利用してプログラマブルに
回路を実現するＤＳＰ（Digital Signal Processor）の
処理速度が速くなりつつあり、実時間で画像処理が可能
である速度を有するＤＳＰが開発されている。
【０００４】ＤＳＰにより処理されるアプリケーション
プログラムの開発においては、プログラムの検証を行う
ことが必要であり、検証を行う場合においては、ＤＳＰ
の機能をソフトウェア化したプログラムであるソフトウ
ェアモデル、あるいは、ＤＳＰの機能を有する回路であ
るハードウェアモデルが利用される。
プログラムの開発においては、プログラムの検証を行う
ことが必要であり、検証を行う場合においては、ＤＳＰ
の機能をソフトウェア化したプログラムであるソフトウ
ェアモデル、あるいは、ＤＳＰの機能を有する回路であ
るハードウェアモデルが利用される。
【０００５】図７は、ＤＳＰのソフトウェアモデルを利
用した検証装置の構成例を示している。記録媒体１０１
には、アプリケーションプログラムを有する入力ファイ
ル１２１が記録されており、そのプログラムは、入力デ
ータ用バッファ１０２に出力される。
用した検証装置の構成例を示している。記録媒体１０１
には、アプリケーションプログラムを有する入力ファイ
ル１２１が記録されており、そのプログラムは、入力デ
ータ用バッファ１０２に出力される。
【０００６】画像データ入力部１０３は、所定の装置
（図示せず）より供給された所定の画像データを入力デ
ータ用バッファ１０２に出力する。
（図示せず）より供給された所定の画像データを入力デ
ータ用バッファ１０２に出力する。
【０００７】入力データ用バッファ１０２は、供給され
たアプリケーションプログラムと画像データを一時的に
保持する。
たアプリケーションプログラムと画像データを一時的に
保持する。
【０００８】一方、記憶部１０５には、ＤＳＰの機能を
有するプログラムであるソフトウェアモデル１２２が記
憶されており、このソフトウェアモデル１２２が検証部
１０４に出力される。
有するプログラムであるソフトウェアモデル１２２が記
憶されており、このソフトウェアモデル１２２が検証部
１０４に出力される。
【０００９】このとき、入力データ用バッファ１０２か
ら、アプリケーションプログラムと画像データも、検証
部１０４に出力される。
ら、アプリケーションプログラムと画像データも、検証
部１０４に出力される。
【００１０】検証部１０４は、いわゆるマイクロコンピ
ュータとして構成されており、供給されたアプリケーシ
ョンプログラムとソフトウェアモデルに従って、画像デ
ータに対してＤＳＰにより行われる処理の検証結果を表
示部１０６に表示させる。
ュータとして構成されており、供給されたアプリケーシ
ョンプログラムとソフトウェアモデルに従って、画像デ
ータに対してＤＳＰにより行われる処理の検証結果を表
示部１０６に表示させる。
【００１１】このとき、デバッグ情報、信号波形情報、
および、処理した画像情報のいずれか１つが、検証結果
として出力されるように予め設定されており、設定され
た情報だけが、表示部１０６に表示される。
および、処理した画像情報のいずれか１つが、検証結果
として出力されるように予め設定されており、設定され
た情報だけが、表示部１０６に表示される。
【００１２】図８は、ＤＳＰのハードウェアモデルを利
用した検証装置の構成例を示している。記録媒体１０
１、入力データ用バッファ１０２、および、画像データ
入力部１０３は、図７のものと同様であり、アプリケー
ションプログラムおよび画像データが、入力データ用バ
ッファ１０２を介して検証部１１２に供給される。
用した検証装置の構成例を示している。記録媒体１０
１、入力データ用バッファ１０２、および、画像データ
入力部１０３は、図７のものと同様であり、アプリケー
ションプログラムおよび画像データが、入力データ用バ
ッファ１０２を介して検証部１１２に供給される。
【００１３】ハードウェアウェアモデル１１１は、実際
に使用するＤＳＰの回路（ＬＳＩチップ）を内蔵してい
る。
に使用するＤＳＰの回路（ＬＳＩチップ）を内蔵してい
る。
【００１４】検証部１１２は、入力データ用バッファ１
０２より供給されたアプリケーションプログラムに従っ
て処理を行い、その処理のうち、ＤＳＰにより行われる
処理をハードウェアモデル１１１に行わせることにより
検証を行う。
０２より供給されたアプリケーションプログラムに従っ
て処理を行い、その処理のうち、ＤＳＰにより行われる
処理をハードウェアモデル１１１に行わせることにより
検証を行う。
【００１５】この場合の検証結果は、実際のハードウェ
ア（ＤＳＰ）を使用しているので、処理した画像情報だ
けであり、この画像情報は、処理画像表示部１１３（例
えばＣＲＴ）に表示される。
ア（ＤＳＰ）を使用しているので、処理した画像情報だ
けであり、この画像情報は、処理画像表示部１１３（例
えばＣＲＴ）に表示される。
【００１６】このようにして、ハードウェアモデルまた
はソフトウェアモデルを利用して、ＤＳＰ用のアプリケ
ーションプログラムの検証が行われている。
はソフトウェアモデルを利用して、ＤＳＰ用のアプリケ
ーションプログラムの検証が行われている。
【００１７】
【発明が解決しようとする課題】しかしながら、ソフト
ウェアモデルを利用して検証を行う場合、ＤＳＰの各機
能に対する詳細な情報を獲得することができるが、検証
に要する処理時間が非常に長い。一方、ハードウェアモ
デルを利用して検証を行う場合、実時間で処理が行われ
るので検証に要する時間は短いが、ＤＳＰの各機能に対
する詳細な情報を獲得することが困難である。従って、
短時間でＤＳＰの各機能を詳細に検証することが困難で
あるという問題を有している。
ウェアモデルを利用して検証を行う場合、ＤＳＰの各機
能に対する詳細な情報を獲得することができるが、検証
に要する処理時間が非常に長い。一方、ハードウェアモ
デルを利用して検証を行う場合、実時間で処理が行われ
るので検証に要する時間は短いが、ＤＳＰの各機能に対
する詳細な情報を獲得することが困難である。従って、
短時間でＤＳＰの各機能を詳細に検証することが困難で
あるという問題を有している。
【００１８】本発明は、そのような状況に鑑みてなされ
たもので、検証における検証項目を設定し、ソフトウェ
アモデルおよびハードウェアモデルを使用して、アプリ
ケーションプログラムをその検証項目に関して検証する
ようにして、短時間でＤＳＰの各機能を詳細に検証する
ことができるようにするものである。
たもので、検証における検証項目を設定し、ソフトウェ
アモデルおよびハードウェアモデルを使用して、アプリ
ケーションプログラムをその検証項目に関して検証する
ようにして、短時間でＤＳＰの各機能を詳細に検証する
ことができるようにするものである。
【００１９】
【課題を解決するための手段】請求項１に記載の検証装
置は、ソフトウェアモデルおよびハードウェアモデルを
使用して、アプリケーションプログラムを検証する検証
手段と、検証手段により検証における検証項目を設定す
る設定手段とを備えることを特徴とする。
置は、ソフトウェアモデルおよびハードウェアモデルを
使用して、アプリケーションプログラムを検証する検証
手段と、検証手段により検証における検証項目を設定す
る設定手段とを備えることを特徴とする。
【００２０】請求項５に記載の検証方法は、検証におけ
る検証項目を設定するステップと、ソフトウェアモデル
およびハードウェアモデルを使用して、アプリケーショ
ンプログラムを検証項目に関して検証するステップとを
備えることを特徴とする。
る検証項目を設定するステップと、ソフトウェアモデル
およびハードウェアモデルを使用して、アプリケーショ
ンプログラムを検証項目に関して検証するステップとを
備えることを特徴とする。
【００２１】請求項１に記載の検証装置においては、設
定手段は、検証手段により検証における検証項目を設定
し、検証手段は、ソフトウェアモデルおよびハードウェ
アモデルを使用して、アプリケーションプログラムを検
証する。
定手段は、検証手段により検証における検証項目を設定
し、検証手段は、ソフトウェアモデルおよびハードウェ
アモデルを使用して、アプリケーションプログラムを検
証する。
【００２２】請求項５に記載の検証方法においては、検
証における検証項目を設定し、ソフトウェアモデルおよ
びハードウェアモデルを使用して、アプリケーションプ
ログラムを検証項目に関して検証する。
証における検証項目を設定し、ソフトウェアモデルおよ
びハードウェアモデルを使用して、アプリケーションプ
ログラムを検証項目に関して検証する。
【００２３】
【発明の実施の形態】図１は、本発明の検証装置の一実
施の形態の構成を示している。この検証装置における記
録媒体１０１、入力データ用バッファ１０２、画像デー
タ入力部１０３、記憶部１０５（記憶手段）、および、
ハードウェアモデル１１１（処理手段）は、図７または
図８のものと同様であるのでその説明を省略する。
施の形態の構成を示している。この検証装置における記
録媒体１０１、入力データ用バッファ１０２、画像デー
タ入力部１０３、記憶部１０５（記憶手段）、および、
ハードウェアモデル１１１（処理手段）は、図７または
図８のものと同様であるのでその説明を省略する。
【００２４】シミュレーション条件入力部１（設定手
段）は、例えばＳＤ（Standard Definition）画像、Ｈ
Ｄ（High Definition）画像などの、入力する画像デー
タの種類、検証時にデバッグ情報として出力させるＤＳ
Ｐの機能、検証時に波形情報が出力されるＤＳＰの所定
の部位、検証に利用するモデルの種類などの検証の条件
を入力され、モデルの種類に対応する信号をスイッチ３
（第２の設定手段）に出力するとともに、これらの検証
の条件を入力データ用バッファ１０２に出力するように
なされている。
段）は、例えばＳＤ（Standard Definition）画像、Ｈ
Ｄ（High Definition）画像などの、入力する画像デー
タの種類、検証時にデバッグ情報として出力させるＤＳ
Ｐの機能、検証時に波形情報が出力されるＤＳＰの所定
の部位、検証に利用するモデルの種類などの検証の条件
を入力され、モデルの種類に対応する信号をスイッチ３
（第２の設定手段）に出力するとともに、これらの検証
の条件を入力データ用バッファ１０２に出力するように
なされている。
【００２５】変換部４は、記録媒体１０１から入力デー
タ用バッファ１０２に供給されたアプリケーションプロ
グラムが、例えばアセンブリ言語やＣ言語などで記述さ
れている場合、即ち、検証するＤＳＰ用の命令セット
（機械語）で記述されていない場合、そのアプリケーシ
ョンプログラムを検証するＤＳＰ用の命令セットに変換
するようになされている。
タ用バッファ１０２に供給されたアプリケーションプロ
グラムが、例えばアセンブリ言語やＣ言語などで記述さ
れている場合、即ち、検証するＤＳＰ用の命令セット
（機械語）で記述されていない場合、そのアプリケーシ
ョンプログラムを検証するＤＳＰ用の命令セットに変換
するようになされている。
【００２６】スイッチ３は、シミュレーション条件入力
部１より供給された信号に対応して、ソフトウェアモデ
ル１２２を記憶している記憶部１０５またはハードウェ
アモデル１１１を検証部２（検証手段）に接続させるよ
うになされている。
部１より供給された信号に対応して、ソフトウェアモデ
ル１２２を記憶している記憶部１０５またはハードウェ
アモデル１１１を検証部２（検証手段）に接続させるよ
うになされている。
【００２７】検証部２は、入力データ用バッファ１０２
より供給された検証条件で、アプリケーションプログラ
ムに従って処理を行い、検証条件により指定されている
情報のうち、デバッグ情報をデバッグ情報表示部５に出
力し、波形情報を信号波形表示部６に出力し、処理した
画像データを処理画像表示部７に出力するようになされ
ている。
より供給された検証条件で、アプリケーションプログラ
ムに従って処理を行い、検証条件により指定されている
情報のうち、デバッグ情報をデバッグ情報表示部５に出
力し、波形情報を信号波形表示部６に出力し、処理した
画像データを処理画像表示部７に出力するようになされ
ている。
【００２８】デバッグ情報表示部５は、例えばＣＲＴを
有しており、供給されたデバッグ情報をそのＣＲＴに表
示させるようになされている。
有しており、供給されたデバッグ情報をそのＣＲＴに表
示させるようになされている。
【００２９】信号波形表示部６は、例えばロジックアナ
ライザであり、供給された波形情報に対応する信号波形
を例えばＣＲＴに表示させるようになされている。
ライザであり、供給された波形情報に対応する信号波形
を例えばＣＲＴに表示させるようになされている。
【００３０】処理画像表示部７は、例えばＣＲＴを有し
ており、供給された画像データに対応する画像をそのＣ
ＲＴに表示させるようになされている。
ており、供給された画像データに対応する画像をそのＣ
ＲＴに表示させるようになされている。
【００３１】次に、図２のフローチャートを参照して、
図１の検証装置の動作について説明する。
図１の検証装置の動作について説明する。
【００３２】最初に、ステップＳ１において、シミュレ
ーション条件入力部１に、例えば図３に示すような条件
のデータが入力される。図３に示す条件のデータにおい
ては、ＳＤ画像が、入力する画像データの種類として設
定され、ＤＳＰの加算器のレジスタ値、ＤＳＰの除算器
のレジスタ値、および、ＤＳＰのプログラムカウンタの
値が、デバッグ情報として設定されている。さらに、図
３のデータにおいては、ＤＳＰの演算器のＩ／Ｏピンの
波形が、波形情報として設定され、ソフトウェアモデル
とハードウェアモデルの両方が、検証において使用され
るモデルとして設定されている。
ーション条件入力部１に、例えば図３に示すような条件
のデータが入力される。図３に示す条件のデータにおい
ては、ＳＤ画像が、入力する画像データの種類として設
定され、ＤＳＰの加算器のレジスタ値、ＤＳＰの除算器
のレジスタ値、および、ＤＳＰのプログラムカウンタの
値が、デバッグ情報として設定されている。さらに、図
３のデータにおいては、ＤＳＰの演算器のＩ／Ｏピンの
波形が、波形情報として設定され、ソフトウェアモデル
とハードウェアモデルの両方が、検証において使用され
るモデルとして設定されている。
【００３３】なお、この条件のデータを入力する場合、
例えばキーボードなどを利用して入力するようにしても
よいし、図３に示すようにテキストデータとして所定の
記録媒体にファイルとして予め保存しておき、そのファ
イルを入力するようにしてもよい。
例えばキーボードなどを利用して入力するようにしても
よいし、図３に示すようにテキストデータとして所定の
記録媒体にファイルとして予め保存しておき、そのファ
イルを入力するようにしてもよい。
【００３４】次に、ステップＳ２において、記録媒体１
０１からアプリケーションプログラムが入力データ用バ
ッファ１０２に供給される。アプリケーションプログラ
ムが、検証するＤＳＰ用の命令セットで記述されていな
い場合、変換部４は、そのアプリケーションプログラム
を、ＤＳＰ用の命令セットで記述されたものに変換す
る。
０１からアプリケーションプログラムが入力データ用バ
ッファ１０２に供給される。アプリケーションプログラ
ムが、検証するＤＳＰ用の命令セットで記述されていな
い場合、変換部４は、そのアプリケーションプログラム
を、ＤＳＰ用の命令セットで記述されたものに変換す
る。
【００３５】例えば、図４に示すように画像サイズを縦
横それぞれ２倍にする処理を行う場合、新たに挿入され
る画素の値Ｌ１乃至Ｌ５は、次式に従って算出される。 Ｌ１＝（Ｐ１＋Ｐ２）／２ Ｌ２＝（Ｐ３＋Ｐ４）／２ Ｌ３＝（Ｐ１＋Ｐ３）／２ Ｌ４＝（Ｐ２＋Ｐ４）／２ Ｌ５＝（Ｌ１＋Ｌ２）／２ ここで、Ｐ１乃至Ｐ４は、元の画像のうちの図４に示す
４つの画素の画素値を表し、Ｌ１乃至Ｌ５は、拡大後の
画像のうちの、図４に示す元の画像のうちの４つの画素
の画素値より算出される画素値（即ち、新たに挿入され
る画素の値）を表している。
横それぞれ２倍にする処理を行う場合、新たに挿入され
る画素の値Ｌ１乃至Ｌ５は、次式に従って算出される。 Ｌ１＝（Ｐ１＋Ｐ２）／２ Ｌ２＝（Ｐ３＋Ｐ４）／２ Ｌ３＝（Ｐ１＋Ｐ３）／２ Ｌ４＝（Ｐ２＋Ｐ４）／２ Ｌ５＝（Ｌ１＋Ｌ２）／２ ここで、Ｐ１乃至Ｐ４は、元の画像のうちの図４に示す
４つの画素の画素値を表し、Ｌ１乃至Ｌ５は、拡大後の
画像のうちの、図４に示す元の画像のうちの４つの画素
の画素値より算出される画素値（即ち、新たに挿入され
る画素の値）を表している。
【００３６】そして、この処理に対応するアプリケーシ
ョンプログラムは、図５に示すように、例えばＤＳＰ用
のアセンブリ言語で記述される。なお、図５において、
行頭の「％」は、その行がコメント行であることを表
し、命令「ａｄｄ ｒ，ｘ１，ｘ２」は、レジスタまた
は変数ｘ１の値とレジスタまたは変数ｘ２の値の和を計
算し、その計算結果をレジスタまたは変数ｒに保存する
ことを表し、命令「ｄｉｖｉ ｒ，ｘ１，２」は、レジ
スタまたは変数ｘ１の値を２で除算し、その計算結果を
レジスタまたは変数ｒに保存することを表している。
ョンプログラムは、図５に示すように、例えばＤＳＰ用
のアセンブリ言語で記述される。なお、図５において、
行頭の「％」は、その行がコメント行であることを表
し、命令「ａｄｄ ｒ，ｘ１，ｘ２」は、レジスタまた
は変数ｘ１の値とレジスタまたは変数ｘ２の値の和を計
算し、その計算結果をレジスタまたは変数ｒに保存する
ことを表し、命令「ｄｉｖｉ ｒ，ｘ１，２」は、レジ
スタまたは変数ｘ１の値を２で除算し、その計算結果を
レジスタまたは変数ｒに保存することを表している。
【００３７】このように、アプリケーションプログラム
がアセンブリ言語で記述されている場合、変換部４は、
このアセンブリ言語で記述されたアプリケーションプロ
グラムをＤＳＰ用の命令セット（機械語）で記述された
ものに変換する。
がアセンブリ言語で記述されている場合、変換部４は、
このアセンブリ言語で記述されたアプリケーションプロ
グラムをＤＳＰ用の命令セット（機械語）で記述された
ものに変換する。
【００３８】例えば、ＤＳＰの３２ビットの命令セット
において、最上位の６ビット（第３２ビット乃至第２７
ビット）がオペコードを表し、次の上位６ビット（第２
６ビット乃至第２１ビット）が演算結果を代入するレジ
スタのアドレスを表し、第２０ビット乃至第１５ビット
の６ビットと、第１４ビット乃至第９ビットの６ビット
が、演算する値を格納しているレジスタのアドレスをそ
れぞれ表し、第８ビット乃至第１ビットが、演算する値
の即値を表すものとする。その場合、命令「ａｄｄ」の
オペコードを「０００００１」とし、命令「ｄｉｖｉ」
のオペコードを「０１００１０」とし、「ｒ」で始まる
レジスタのタイプを「００」とし、「Ｐ」で始まるレジ
スタのタイプを「０１」とし、「Ｌ」で始まるレジスタ
のタイプを「１０」とすると、変換部４は、図５に示す
アセンブリ言語で記述されたプログラムを、図６に示す
機械語の命令セット（１６進数）に変換する。なお、図
６の「＃」以降の文字列は、コメントであり、特に意味
はない。
において、最上位の６ビット（第３２ビット乃至第２７
ビット）がオペコードを表し、次の上位６ビット（第２
６ビット乃至第２１ビット）が演算結果を代入するレジ
スタのアドレスを表し、第２０ビット乃至第１５ビット
の６ビットと、第１４ビット乃至第９ビットの６ビット
が、演算する値を格納しているレジスタのアドレスをそ
れぞれ表し、第８ビット乃至第１ビットが、演算する値
の即値を表すものとする。その場合、命令「ａｄｄ」の
オペコードを「０００００１」とし、命令「ｄｉｖｉ」
のオペコードを「０１００１０」とし、「ｒ」で始まる
レジスタのタイプを「００」とし、「Ｐ」で始まるレジ
スタのタイプを「０１」とし、「Ｌ」で始まるレジスタ
のタイプを「１０」とすると、変換部４は、図５に示す
アセンブリ言語で記述されたプログラムを、図６に示す
機械語の命令セット（１６進数）に変換する。なお、図
６の「＃」以降の文字列は、コメントであり、特に意味
はない。
【００３９】なお、ＤＳＰの命令セットの語長（ビット
長）は、３２ビットに限定されるものではなく、１６ビ
ットや他のビット長でもよい。
長）は、３２ビットに限定されるものではなく、１６ビ
ットや他のビット長でもよい。
【００４０】また、このとき、ステップＳ１において入
力された条件のデータと、画像データ入力部１０３に入
力された画像データが、入力データ用バッファ１０２に
供給される。なお、画像データは、検証条件において設
定されていれば、静止画像のデータおよび動画像のデー
タのいずれでもよい。
力された条件のデータと、画像データ入力部１０３に入
力された画像データが、入力データ用バッファ１０２に
供給される。なお、画像データは、検証条件において設
定されていれば、静止画像のデータおよび動画像のデー
タのいずれでもよい。
【００４１】そして、入力データ用バッファ１０２は、
これらのデータとともに、ＤＳＰ用の命令セットで記述
されたアプリケーションプログラムを検証部２に出力す
る。
これらのデータとともに、ＤＳＰ用の命令セットで記述
されたアプリケーションプログラムを検証部２に出力す
る。
【００４２】次に、ステップＳ３において、検証部２
は、入力データ用バッファ１０２より供給された検証条
件に従って検証を行う。このとき、検証条件において設
定されているＤＳＰのモデルがソフトウェアモデルであ
る場合、検証部２は、記憶部１０５が記憶しているソフ
トウェアモデル１２２を使用して検証を行う。
は、入力データ用バッファ１０２より供給された検証条
件に従って検証を行う。このとき、検証条件において設
定されているＤＳＰのモデルがソフトウェアモデルであ
る場合、検証部２は、記憶部１０５が記憶しているソフ
トウェアモデル１２２を使用して検証を行う。
【００４３】なお、ソフトウェアモデル１２２として、
Ｃ言語で記述されたものの他、Verilog ＨＤＬ（Hardwa
re Description Language）やＶＨＤＬ（VHSIC HDL）な
どのハードウェア記述言語で記述されたものを使用する
ことができる。なお、ソフトウェアモデル１２２がＣ言
語で記述されている場合、検証部２は、そのソフトウェ
アモデルを、Ｃコンパイラを利用して機械語に変換した
後、検証を行う。また、ソフトウェアモデル１２２がハ
ードウェア記述言語で記述されている場合、検証部２
は、そのハードウェア記述言語に対応するシミュレータ
を利用して検証を行う。
Ｃ言語で記述されたものの他、Verilog ＨＤＬ（Hardwa
re Description Language）やＶＨＤＬ（VHSIC HDL）な
どのハードウェア記述言語で記述されたものを使用する
ことができる。なお、ソフトウェアモデル１２２がＣ言
語で記述されている場合、検証部２は、そのソフトウェ
アモデルを、Ｃコンパイラを利用して機械語に変換した
後、検証を行う。また、ソフトウェアモデル１２２がハ
ードウェア記述言語で記述されている場合、検証部２
は、そのハードウェア記述言語に対応するシミュレータ
を利用して検証を行う。
【００４４】一方、検証条件において設定されているＤ
ＳＰのモデルがハードウェアモデルである場合、検証部
２は、ハードウェアモデル１１１にアプリケーションプ
ログラムを実行させる。
ＳＰのモデルがハードウェアモデルである場合、検証部
２は、ハードウェアモデル１１１にアプリケーションプ
ログラムを実行させる。
【００４５】また、検証条件において設定されているＤ
ＳＰのモデルがソフトウェアモデルとハードウェアモデ
ルの両方である場合、検証部２は、予め設定されている
部分の処理をソフトウェアモデル１２２に従って実行
し、その他の処理をハードウェアモデル１１１に実行さ
せる。
ＳＰのモデルがソフトウェアモデルとハードウェアモデ
ルの両方である場合、検証部２は、予め設定されている
部分の処理をソフトウェアモデル１２２に従って実行
し、その他の処理をハードウェアモデル１１１に実行さ
せる。
【００４６】なお、検証条件において設定されているＤ
ＳＰのモデルがソフトウェアモデルとハードウェアモデ
ルの両方である場合、検証する処理のうち、ソフトウェ
アモデル１２２により検証される部分と、ハードウェア
モデル１１１により検証される部分は、検証条件とし
て、シミュレーション条件入力部１に入力されるデータ
において設定される。
ＳＰのモデルがソフトウェアモデルとハードウェアモデ
ルの両方である場合、検証する処理のうち、ソフトウェ
アモデル１２２により検証される部分と、ハードウェア
モデル１１１により検証される部分は、検証条件とし
て、シミュレーション条件入力部１に入力されるデータ
において設定される。
【００４７】例えば、図３に示すように検証条件が設定
され、ＤＳＰに図６に示す処理を行わせる場合、デバッ
グ情報であるＤＳＰの加算器のレジスタ値、除算器のレ
ジスタ値、および、プログラムカウンタの値、並びに、
信号波形情報であるＤＳＰの演算器のＩ／Ｏピンの信号
波形は、ソフトウェアモデル１２２を利用して算出し、
処理後の画像データは、ハードウェアモデル１１１を利
用して算出する。
され、ＤＳＰに図６に示す処理を行わせる場合、デバッ
グ情報であるＤＳＰの加算器のレジスタ値、除算器のレ
ジスタ値、および、プログラムカウンタの値、並びに、
信号波形情報であるＤＳＰの演算器のＩ／Ｏピンの信号
波形は、ソフトウェアモデル１２２を利用して算出し、
処理後の画像データは、ハードウェアモデル１１１を利
用して算出する。
【００４８】そして、ステップＳ４において、検証部２
は、検証の結果であるデバッグ情報、信号波形情報、お
よび、処理後の画像データを、デバッグ情報表示部５、
信号波形情報表示部６、および、処理画像表示部７にそ
れぞれ出力する。
は、検証の結果であるデバッグ情報、信号波形情報、お
よび、処理後の画像データを、デバッグ情報表示部５、
信号波形情報表示部６、および、処理画像表示部７にそ
れぞれ出力する。
【００４９】なお、このとき、同時に、デバッグ情報、
信号波形情報、および、処理後の画像データを、デバッ
グ情報表示部５、信号波形情報表示部６、および、処理
画像表示部７にそれぞれ表示させることができる。
信号波形情報、および、処理後の画像データを、デバッ
グ情報表示部５、信号波形情報表示部６、および、処理
画像表示部７にそれぞれ表示させることができる。
【００５０】以上のようにして、ハードウェアモデルと
ソフトウェアモデルを利用して、シミュレーション条件
入力部１に入力された検証条件に従ってアプリケーショ
ンプログラムの検証が行われる。
ソフトウェアモデルを利用して、シミュレーション条件
入力部１に入力された検証条件に従ってアプリケーショ
ンプログラムの検証が行われる。
【００５１】なお、上記実施の形態は、ＤＳＰのアプリ
ケーションプログラムの検証を行っているが、ハードウ
ェアモデルとソフトウェアモデルを変更することによ
り、他の処理回路の検証を行うことが可能である。
ケーションプログラムの検証を行っているが、ハードウ
ェアモデルとソフトウェアモデルを変更することによ
り、他の処理回路の検証を行うことが可能である。
【００５２】
【発明の効果】以上のごとく、請求項１に記載の検証装
置および請求項５に記載の検証方法によれば、検証にお
ける検証項目を設定し、ソフトウェアモデルおよびハー
ドウェアモデルを使用して、アプリケーションプログラ
ムを検証項目に関して検証するので、短時間でＤＳＰの
各機能を詳細に検証することができる。
置および請求項５に記載の検証方法によれば、検証にお
ける検証項目を設定し、ソフトウェアモデルおよびハー
ドウェアモデルを使用して、アプリケーションプログラ
ムを検証項目に関して検証するので、短時間でＤＳＰの
各機能を詳細に検証することができる。
【図１】本発明の検証装置の一実施の形態の構成例を示
すブロック図である。
すブロック図である。
【図２】図１の検証装置の動作について説明するフロー
チャートである。
チャートである。
【図３】検証条件の一例を示す図である。
【図４】画像の拡大の一例を示す図である。
【図５】アセンブリ言語で記述されたアプリケーション
プログラムの一例を示す図である。
プログラムの一例を示す図である。
【図６】機械語に変換された図５のアプリケーションプ
ログラムの一例を示す図である。
ログラムの一例を示す図である。
【図７】ソフトウェアモデルだけを利用した検証装置の
一構成例を示すブロック図である。
一構成例を示すブロック図である。
【図８】ハードウェアモデルだけを利用した検証装置の
一構成例を示すブロック図である。
一構成例を示すブロック図である。
１ シミュレーション条件入力部， ２ 検証部， ３
スイッチ， ４ 変換部， ５ デバッグ情報表示
部， ６ 信号波形表示部， ７ 処理画像表示部，
１０１ 記録媒体， １０２ 入力データ用バッファ，
１０５ 記憶部， １１１ ハードウェアモデル，
１２２ ソフトウェアモデル
スイッチ， ４ 変換部， ５ デバッグ情報表示
部， ６ 信号波形表示部， ７ 処理画像表示部，
１０１ 記録媒体， １０２ 入力データ用バッファ，
１０５ 記憶部， １１１ ハードウェアモデル，
１２２ ソフトウェアモデル
Claims (5)
- 【請求項１】 所定の処理回路のソフトウェアモデルま
たはハードウェアモデルを利用して、前記処理回路のア
プリケーションプログラムを検証する検証装置におい
て、 前記ソフトウェアモデルおよび前記ハードウェアモデル
を使用して、前記アプリケーションプログラムを検証す
る検証手段と、 前記検証手段により検証における検証項目を設定する設
定手段とを備えることを特徴とする検証装置。 - 【請求項２】 前記ハードウェアモデルを構成し、前記
処理回路に対応する処理を行う処理手段と、 前記ソフトウェアモデルを記憶する記憶手段と、 前記処理手段のハードウェアモデルおよび前記記憶手段
のソフトウェアモデルのうち、前記検証において使用す
る１つまたは２つのモデルを設定する第２の設定手段と
をさらに備えることを特徴とする請求項１に記載の検証
装置。 - 【請求項３】 前記所定の処理回路は、デジタルシグナ
ルプロセッサであることを特徴とする請求項１に記載の
検証装置。 - 【請求項４】 前記アプリケーションプログラムは、画
像処理用のプログラムであることを特徴とする請求項１
に記載の検証装置。 - 【請求項５】 所定の処理回路のソフトウェアモデルま
たはハードウェアモデルを利用して、前記処理回路のア
プリケーションプログラムを検証する検証方法におい
て、 検証における検証項目を設定するステップと、 前記ソフトウェアモデルおよび前記ハードウェアモデル
を使用して、前記アプリケーションプログラムを前記検
証項目に関して検証するステップとを備えることを特徴
とする検証方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9045144A JPH10240576A (ja) | 1997-02-28 | 1997-02-28 | 検証装置および方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9045144A JPH10240576A (ja) | 1997-02-28 | 1997-02-28 | 検証装置および方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10240576A true JPH10240576A (ja) | 1998-09-11 |
Family
ID=12711092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9045144A Withdrawn JPH10240576A (ja) | 1997-02-28 | 1997-02-28 | 検証装置および方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10240576A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004272909A (ja) * | 2003-03-06 | 2004-09-30 | Microsoft Corp | システムの設計時検証 |
| US7797147B2 (en) | 2005-04-15 | 2010-09-14 | Microsoft Corporation | Model-based system monitoring |
| US7886041B2 (en) | 2003-03-06 | 2011-02-08 | Microsoft Corporation | Design time validation of systems |
| US7941309B2 (en) | 2005-11-02 | 2011-05-10 | Microsoft Corporation | Modeling IT operations/policies |
| US9317270B2 (en) | 2005-06-29 | 2016-04-19 | Microsoft Technology Licensing, Llc | Model-based virtual system provisioning |
-
1997
- 1997-02-28 JP JP9045144A patent/JPH10240576A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004272909A (ja) * | 2003-03-06 | 2004-09-30 | Microsoft Corp | システムの設計時検証 |
| US7886041B2 (en) | 2003-03-06 | 2011-02-08 | Microsoft Corporation | Design time validation of systems |
| US7797147B2 (en) | 2005-04-15 | 2010-09-14 | Microsoft Corporation | Model-based system monitoring |
| US9317270B2 (en) | 2005-06-29 | 2016-04-19 | Microsoft Technology Licensing, Llc | Model-based virtual system provisioning |
| US9811368B2 (en) | 2005-06-29 | 2017-11-07 | Microsoft Technology Licensing, Llc | Model-based virtual system provisioning |
| US10540159B2 (en) | 2005-06-29 | 2020-01-21 | Microsoft Technology Licensing, Llc | Model-based virtual system provisioning |
| US7941309B2 (en) | 2005-11-02 | 2011-05-10 | Microsoft Corporation | Modeling IT operations/policies |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5751592A (en) | Apparatus and method of supporting functional design of logic circuit and apparatus and method of verifying functional design of logic circuit | |
| JP2003173270A (ja) | ソフトウェアデバッグ装置 | |
| US5574937A (en) | Method and apparatus for improving instruction tracing operations in a computer system | |
| JPH10240576A (ja) | 検証装置および方法 | |
| JP3709626B2 (ja) | 回路検証装置 | |
| US20010011214A1 (en) | CPU core development support system, method for development support and recording medium storing a development support program thereof | |
| JP2005078402A (ja) | 電子回路の動作合成方法 | |
| US9811339B1 (en) | Testing hybrid instruction architecture | |
| JP3196985B2 (ja) | データパス表示装置 | |
| JP2853431B2 (ja) | 遅延解析結果表示方式 | |
| JP2001067383A (ja) | 静的タイミング解析方法におけるフォールスパス検出方法およびフォールスパス検査方法 | |
| JP3071921B2 (ja) | Ｌｓｉ設計支援装置 | |
| JP2546136B2 (ja) | 波形エディタの信号値表示方法 | |
| JP2001022808A (ja) | 論理回路削減装置ならびに論理シミュレーション方法および装置 | |
| JPH1021271A (ja) | 論理回路設計支援装置 | |
| JP2714015B2 (ja) | 論理回路合成装置 | |
| JP3195088B2 (ja) | シミュレーション装置 | |
| US7761822B2 (en) | File information generating method, file information generating apparatus, and storage medium storing file information generation program | |
| JPH11102381A (ja) | アーキテクチャ動作合成装置、アーキテクチャ動作合成方法、プロセッサの設計方法およびプロセッサのアーキテクチャ動作記述方法 | |
| JPH0728876A (ja) | 遅延時間解析装置 | |
| JP2719277B2 (ja) | プログラム自動解析装置 | |
| JPH08202741A (ja) | 機能設計支援装置及び機能設計支援方法 | |
| JPH07225783A (ja) | 機能設計支援装置及びその方法 | |
| WO2017056427A1 (ja) | プログラム書換装置、方法および記憶媒体 | |
| JPH1185509A (ja) | 動的に条件を変更する比較命令を有するデータ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040511 |