JP3195088B2

JP3195088B2 - シミュレーション装置

Info

Publication number: JP3195088B2
Application number: JP34609992A
Authority: JP
Inventors: 和伸菅谷
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1992-12-25
Filing date: 1992-12-25
Publication date: 2001-08-06
Anticipated expiration: 2016-08-06
Also published as: JPH06195411A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばＶｅｒｉｌｏｇ
などのハードウエア記述言語プログラムを用いて、例え
ばＬＳＩなどのハードウエアのシミュレーションを行う
シミュレーション装置に関する。以下、ハードウエア記
述言語をＨＤＬという。

【０００２】

【従来の技術】従来、ＡＳＩＣなどのＬＳＩを設計する
ときに、ＬＳＩのハードウエアの制御内容を含む処理内
容を入力するためのエントリツール装置が用いられてい
る。このエントリツール装置は、状態遷移図などの制御
内容を示す図形（グラフィックな画像情報）を入力する
第１の入力装置と、ＬＳＩ内のハードウエアを制御する
ための処理内容を当該エントリツール装置固有の言語で
入力する第２の入力装置とを備えている。

【０００３】上記エントリツール装置を用いて入力され
たプログラムやデータを従来のＨＤＬシミュレータを用
いてシミュレーションするためには、上記第１と第２の
入力装置を用いて入力されたプログラムとデータを、当
該ＨＤＬシミュレータの仕様に合致するＨＤＬを用いて
変換し、変換して得られたプログラムとデータを当該Ｈ
ＤＬシミュレータに入力することにより、当該シミュレ
ーションの結果を、プリントアウトされたソースリスト
の形式、もしくはディスプレイ上の表示形式で得ること
ができる。

【０００４】

【発明が解決しようとする課題】しかしながら、上述し
た従来の装置では、上記エントリツール装置を用いて入
力されたプログラムとデータを所定のＨＤＬを用いて変
換する必要があることから、当該処理が複雑となるとい
う問題点があった。また、従来のＨＤＬシミュレータに
よって得られるシミュレータの結果は、プリントアウト
されたソースリストの形式、もしくはディスプレイ上の
表示形式でしか得ることができない。

【０００５】さらに、シミュレーションの結果をディス
プレイ上の表示形式で表示するときに、１個のフローに
おける実行位置を表示することができるが、例えば、同
時に実行される複数のフローがある場合に、シミュレー
ションしたときに各フローにおける同時実行位置（以
下、コンカレント実行位置という。）を把握することが
できないという問題点があった。

【０００６】本発明の目的は以上の問題点を解決し、例
えばＡＳＩＣなどのＬＳＩを設計するときに用いられ設
計したＬＳＩなどのハードウエアの動作をシミュレーシ
ョンすることができるシミュレーション装置であって、
状態遷移図などの制御内容を示す図形を入力するととも
に当該ハードウエアを制御するための処理内容をＨＤＬ
を用いて入力することによって当該ハードウエアの動作
をシミュレーションすることができ、しかも複数のフロ
ーにおけるコンカレント実行位置を表示することができ
るシミュレーション装置を提供することにある。

【０００７】

【課題を解決するための手段】本発明に係るシミュレー
ション装置は、それぞれ複数のステートを有する複数の
制御フローを含むハードウエアの制御動作をシミュレー
タを用いてシミュレーションし、上記シミュレーション
結果を表示画面上に表示するシミュレーション装置にお
いて、図形の形式で入力された上記複数の制御フローの
制御内容を示す図形情報を解析して上記表示画面上で表
示するための図形データを生成する第１の解析手段と、
所定のハードウエア記述言語の形式で入力された上記各
ステートで実行される処理内容を解析して、複数のプロ
グラムからなる上記ハードウエア記述言語のプログラム
データを生成する第２の解析手段と、上記第１の解析手
段によって生成された図形データと上記第２の解析手段
によって生成されたプログラムデータを、上記シミュレ
ータにおいてシミュレーションを行うための所定の形式
の生成プログラムに変換する変換手段と、上記変換手段
によって変換された生成プログラムの行番号と、上記第
２の解析手段によって生成されたプログラムデータの各
ステート毎の先頭位置との連結関係を示すリンクデータ
を生成する第１の生成手段と、上記変換手段によって変
換された生成プログラムと上記第１の生成手段によって
生成されたリンクデータとに基づいて、互いに関係する
ステートと処理内容と上記プログラムデータのプログラ
ムとの関係を示す表示リンクデータを生成する第２の生
成手段と、上記変換手段によって変換されたプログラム
データを上記シミュレータに出力してシミュレーション
を実行するようにシミュレータを制御し、実行後の計算
結果と現在実行している上記プログラムデータ上の実行
位置を含むシミュレーション結果のデータを出力させる
制御手段と、上記シミュレータから出力されるシミュレ
ーション結果のデータに含まれる現在実行している上記
プログラムデータ上の実行位置のデータと、上記第２の
生成手段によって生成された表示リンクデータとに基づ
いて、上記第１の解析手段によって生成された図形デー
タと上記第１の生成手段によって生成されたリンクデー
タとを参照しながら、上記シミュレータが現在実行して
いるステートと処理内容の実行位置を計算して、上記表
示画面の上記図形上で、上記各制御フロー毎に表示する
ように制御する表示制御手段とを備えたことを特徴とす
る。

【０００８】

【作用】以上のように構成されたシミュレーション装置
において、上記第１の解析手段は、図形の形式で入力さ
れた上記複数の制御フローの制御内容を示す図形情報を
解析して上記表示画面上で表示するための図形データを
生成する一方、上記第２の解析手段は、所定のハードウ
エア記述言語の形式で入力された上記各ステートで実行
される処理内容を解析して、複数のプログラムからなる
上記ハードウエア記述言語のプログラムデータを生成す
る。次いで、上記変換手段は、上記第１の解析手段によ
って生成された図形データと上記第２の解析手段によっ
て生成されたプログラムデータを、上記シミュレータに
おいてシミュレーションを行うための所定の形式の生成
プログラムに変換し、上記第１の生成手段は、上記変換
手段によって変換された生成プログラムの行番号と、上
記第２の解析手段によって生成されたプログラムデータ
の各ステート毎の先頭位置との連結関係を示すリンクデ
ータを生成し、上記第２の生成手段は、上記変換手段に
よって変換された生成プログラムと上記第１の生成手段
によって生成されたリンクデータとに基づいて、互いに
関係するステートと処理内容と上記プログラムデータの
プログラムとの関係を示す表示リンクデータを生成す
る。さらに、上記制御手段は、上記変換手段によって変
換されたプログラムデータを上記シミュレータに出力し
てシミュレーションを実行するようにシミュレータを制
御し、実行後の計算結果と現在実行している上記プログ
ラムデータ上の実行位置を含むシミュレーション結果の
データを出力させ、上記表示制御手段は、上記シミュレ
ータから出力されるシミュレーション結果のデータに含
まれる現在実行している上記プログラムデータ上の実行
位置のデータと、上記第２の生成手段によって生成され
た表示リンクデータとに基づいて、上記第１の解析手段
によって生成された図形データと上記第１の生成手段に
よって生成されたリンクデータとを参照しながら、上記
シミュレータが現在実行しているステートと処理内容の
実行位置を計算して、上記表示画面の上記図形上で、上
記各制御フロー毎に表示するように制御する。

【０００９】従って、状態遷移図などの制御内容を示す
図形を入力するとともに当該ハードウエアを制御するた
めの処理内容をＨＤＬを用いて入力することによって当
該ハードウエアの動作をシミュレーションすることがで
き、しかも複数のフローにおけるコンカレント実行位置
を表示することができる。

【００１０】

【実施例】以下、図面を参照して本発明に係る一実施例
であるＬＳＩの動作をシミュレーションするシミュレー
ション装置について説明する。

【００１１】図１に示すように、本実施例のシミュレー
ション装置は、（ａ）当該装置のシステムの制御プログ
ラムとその制御プログラムを実行するＣＰＵと、これら
のプログラムを実行するために必要なデータとを格納す
るＲＯＭと、ワークエリアとして用いられるＲＡＭとを
含む制御回路のＭＰＵ１と、（ｂ）状態遷移図の形式で
入力されたＬＳＩの制御内容を示す図形情報（以下、図
形情報という。）と、当該状態遷移図の各ステートで実
行する処理内容をＶｅｒｉｌｏｇなるＨＤＬを用いて入
力したプログラムデータとを、表示するとともに、当該
制御プログラムの実行途中の経過及び実行結果を、コン
カレント実行位置を含めて表示するためのＣＲＴディス
プレイ２と、（ｃ）それぞれＨＤＬプログラム、データ
及び実行制御の指示を入力するためのキーボード２とマ
ウス４と、（ｄ）生成されたＨＤＬプログラムとデータ
を入力することによってシミュレーション結果を出力す
るＨＤＬシミュレータ５とを備え、これらの各装置１乃
至５がバス１０を介して接続される。さらに、当該バス
１０は次のそれぞれを格納するハードディスクからなる
記憶装置に接続される。以下、各記憶装置を下記の名称
で呼ぶことにする。

【００１２】（ａ）グラフィックデータファイル２１：
キーボード２とマウス４を用いて入力された状態遷移図
の形式で入力されたＬＳＩの制御内容を示す図形情報の
ファイルであり、その一例を表１に示す。（ｂ）ＨＤＬデータファイル２２：キーボード２とマウ
ス４を用いて入力された、当該状態遷移図の各ステート
で実行する処理内容をＶｅｒｉｌｏｇなるＨＤＬを用い
て入力したプログラムデータであり、その一例を表２に
示す。（ｃ）生成ＨＤＬプログラムファイル２３：後述するＨ
ＤＬプログラム生成処理（ステップＳ１２）において生
成されたＨＤＬプログラムファイルであって、その一例
を表３に示す。（ｄ）リンクデータファイル２４：後述するリンクデー
タ生成処理（ステップＳ１３）において生成され、生成
ＨＤＬプログラムの行番号とＨＤＬデータの各ステート
毎の先頭位置との関係を示すリンクデータファイルであ
って、その一例を表４に示す。（ｅ）表示出力データファイル２５：グラフィックデー
タファイル２１に格納されたグラフィックデータと、Ｈ
ＤＬデータファイル２２に格納されたＨＤＬデータと、
後述するファイル出力処理（ステップＳ１４）において
生成された表示リンクデータを含む表示出力データファ
イルであって、後者の表示リンクデータの一例を表５に
示す。なお、表１乃至表５において、説明の便宜上、各行の最
左位置に参照番号を付している。

【００１３】＜グラフィックデータファイル２１に格納
されたグラフィックデータ＞

【表１】 1001 AUTOMATON1 { 1002 State SO { 1003 StartState 1004 position (20,30) 1005 Transition T1 to S1 { poslist (20,25)(20,30) } 1006 } 1007 State S1 { 1008 position (20,50) 1009 Transition T2 to S0 { poslist (20,50)(10,40)(20,30)} 1010 Action A1 { position (25,45) } 1011 } 1012 } 1013 AUTOMATON2 { 1014 State S2 { 1015 StartState 1016 position (80,20) 1017 Transition T3 to S3 { poslist (80,20)(80,40) } 1018 Action A2 { position (85,15) } 1019 } 1020 State S3 { 1021 position (80,40) 1022 Transition T4 to S4 { poslist (80,40)(80,60) } 1023 } 1024 State S4 { 1025 position (80,60) 1026 Transition T5 to S5 { poslist (80,60)(80,80) } 1027 Action A3 { position (85,55) } 1028 } 1029 State S5 { 1030 position (80,80) 1031 Transition T6 to S2 { poslist (80,80)(70,50)(80,20) } 1032 } 1033 }

【００１４】＜ＨＤＬデータファイル２２において格納
されたＨＤＬデータ＞

【表２】 2001 HDL1 “if( Read==1)＼n begin＼n DATA1=HIGH_DATA;＼n DATA2=LOW_DAT A; end＼n 2002 if(Write==1)＼n DATA_OUT=DATA1+DATA2;" 2003 HDL2 “Read = 1;＼nWrite = 0;" 2004 HDL3 “Read = 0+＼ｎＷｒｉｔｅ＝１；”

【００１５】＜生成ＨＤＬプログラムファイル２３にお
いて格納されたＨＤＬプログラム＞

【表３】３００１ module TEST (CLK,HIGH_DATA,LOW_DATA,DATA_OUT); 3002 input CLK ; 3003 input [3:0] HIGH_DATA; 3004 input [3:0] LOW_DATA; 3005 output [7:0] DATA_OUT; 3006 reg [7:0] DATA_OUT; 3007 3008 reg Read; 3009 reg Write; 3010 reg [3:0] DATA1; 3011 reg [3:0] DATA2; 3012 3013 reg CURRENT_STATE1; 3014 reg NEXT_STATE1; 3015 3016 reg [1:0] CURRENT_STATE2; 3017 reg [1:0] NEXT_STATE2; 3018 3019 parameter S0=1'b0, S1=1'b1; 3020 parameter S2=2'b00, S3=2'b01, S4=2'b10, S5=2'b11; 3021 3022 initial begin 3023 NEXT_STATE1 = S0; 3024 NEXT_STATE2 = S2; 3025 end 3026 3027 always @ ( posedge CLK ) 3028 begin : process_1 3029 3030 CURRET_STATE1 = NEXT_STATE1; 3031 CURRET_STATE2 = NEXT_STATE2; 3032 end 3033 3034 always @ ( CURRET_STATE1 ) 3035 begin : automaton_1 3036 3037 case ( CURRET_STATE1 ) 3038 3039 S0 : NEXT_STATE = S1; 3040 3041 S1 : begin 3042 if( Read==1 ) 3043 begin 3044 DATA1=HIGH_DATA; 3045 DATA2=LOW_DATA; 3046 end 3047 if( Write==1 ) 3048 DATA_OUT=DATA1+DATA2; 3049 3050 NEXT_STATE1 = S0; 3051 end 3052 endcase 3053 end 3054 3055 always @ ( CURRET_STATE2 ) 3056 begin : automaton_2 3057 3058 case ( CURRET_STATE2 ) 3059 3060 S2 : begin 3061 Read = 1; 3062 Write = 0; 3063 3064 NEXT_STATE2 = S3; 3065 end 3066 3067 S3 : NEXT_STATE2 = S4; 3068 3069 S4 : begin 3070 Read = 0; 3071 Write = 1; 3072 3073 NEXT_STATE2 = S5; 3074 end 3075 3076 S5 ; NEXT_STATE2 = S2; 3077 endcase 3078 end 3079 3080 endmodule

【００１６】＜リンクデータファイル２４において格納
されたリンクデータ＞

【表４】 4001 A1 HDL1 42 4002 A2 HDL2 61 4003 A3 HDL3 70

【００１７】＜表示出力データファイル２５において格
納された表示出力データ＞当該表示出力データは、表１
のグラフィックデータと表２のＨＤＬデータと以下の表
示リンクデータを含む。

【表５】 5001 AUTOMATON1 : 5002 S0 {}; 5003 S1 {A1 HDL1}; 5004 AUTOMATON2 : 5005 S2 {A2 HDL2}; 5006 S3 {}; 5007 S4 {A3 HDL3}; 5008 S5 {};

【００１８】図２は、図１のシミュレーション装置によ
って実行されるシミュレーションのメインフローを示す
フローチャートである。

【００１９】当該シミュレーションのメインフローを起
動すると、図２に示すように、まず、ステップＳ１にお
いてグラフィックデータ入力解析処理が実行される。当
該処理では、操作者によって状態遷移図の形式で入力さ
れたＬＳＩの制御内容を示す図形情報がキーボード３と
マウス４とを用いてＣＲＴディスプレイ２上で編集しな
がら入力され、入力された図形情報を公知の方法で解析
して、表１に示すグラフィックデータを生成して、グラ
フィックデータファイル２１に格納される。表１におい
て、１００２において「ＳｔａｔｅＳ０」はＳ０とラ
ベル付けされたステートを示し、１００３は当該ステー
トが開始ステートであることを示し、１００４はその開
始ステートの画面上の座標を示す。１００５において、
「ＴｒａｎｓｉｔｉｏｎＴ１」はＴ１とラベル付けさ
れた遷移である。また、Ｓ１は次に続くステートを示
し、それ以降のデータは、当該開始ステートに付く遷移
を示し、次のステートへの遷移の図形を座標のリストで
示す。この例では、画面の座標位置（２０，２５）から
座標位置（２０，３０）への遷移を示す。さらに、１０
１０において、「ＡｃｔｉｏｎＡ１」はＡ１とラベル
付けされた処理（アクション）である。例えば、１０１
８は、ステートＳ２における処理Ａ２を示す。

【００２０】次いで、ステップＳ２においてＨＤＬ入力
解析処理が実行される。当該処理では、操作者によって
上記状態遷移図の各ステートで実行する処理内容がＶｅ
ｒｉｌｏｇなるＨＤＬの形式でキーボード３とマウス４
とを用いてＣＲＴディスプレイ２上で編集しながら入力
され、入力されたプログラムデータを公知の方法で解析
して、表２に示すＨＤＬデータを生成して、ＨＤＬデー
タファイル２２に格納される。当該処理においては、表
２に示すように、プログラムデータの各行のＨＤＬ毎に
「ＨＤＬ１」，「ＨＤＬ２」，「ＨＤＬ３」のように行
番号を付す。

【００２１】上記ステップＳ１とＳ２で実行された入力
処理でのＣＲＴディスプレイ２上の入力表示画面を図５
を示す。入力表示画面と後述する出力表示画面（図６参
照）は、コンカレント実行位置を表示するために、当該
実施例では、１つの画面が左右２つの表示画面に分割さ
れている。左側の画面が「ＡＵＴＯＭＡＴＯＮ１」とラ
ベル付けされ、右側の画面が「ＡＵＴＯＭＡＴＯＮ２」
とラベル付けされている。「ＡＵＴＯＭＡＴＯＮ１」に
おいては２個のステートＳ０，Ｓ１とが存在し、ステー
トＳ０からＳ１への遷移がＴ１とラベル付けされ、ステ
ートＳ１からＳ０への遷移がＴ２とラベル付けされる。
また、ステートＳ１における処理がＡ１とラベル付けさ
れる。一方、「ＡＵＴＯＭＡＴＯＮ２」においては４個
のステートＳ２乃至Ｓ５とが存在し、同様に処理Ａ２，
Ａ３と遷移Ｔ３乃至Ｔ６のラベル付けがなされる。図５
において、Ａ１乃至Ａ３とＴ１乃至Ｔ６はＣＲＴディス
プレイ２上では表示されないラベルである。

【００２２】次いで、ステップＳ３において後述するリ
ンク処理を実行した後、ステップＳ４において後述する
シミュレーション処理を実行する。

【００２３】図３は、図２のサブルーチンであるリンク
処理を示すフローチャートである。図３に示すように、
まず、ステップＳ１１においてラベル付け処理が実行さ
れ、当該処理では、ＨＤＬデータファイル２２に格納さ
れたＨＤＬプログラムデータに対して各ステートのラベ
ルを割り当てる。次いで、ステップＳ１２において、グ
ラフィックデータファイル２１に格納された図形情報デ
ータと、ＨＤＬデータファイル２２に格納されたＨＤＬ
プログラムデータとに基づいて、ＨＤＬシミュレータ５
のＨＤＬに適合するＨＤＬで記述した生成ＨＤＬプログ
ラムとそれに用いるＨＤＬデータを生成する。表３は生
成されたＨＤＬプログラムの一例であり、３０４２乃至
３０４８は処理Ａ１の処理内容を示すプログラムであり
この処理Ａ１の先頭位置は当該ＨＤＬプログラム中の４
２行目に位置する。また、３０６１と３０６２は処理Ａ
２の処理内容を示すプログラムであり、この処理Ａ２の
先頭位置は当該ＨＤＬプログラム中の６１行目に位置す
る。さらに、３０７０と３０７１は処理Ａ３の処理内容
を示すプログラムであり、この処理Ａ３の先頭位置は当
該ＨＤＬプログラム中の７０行目に位置する。

【００２４】次いで、ステップＳ１３において、リンク
データ生成処理が実行され、生成されたＨＤＬプログラ
ムの行番号とＨＤＬデータの各ステート毎の先頭位置と
の連結関係を示すリンクデータを生成する。表４に当該
リンクデータの一例を示す。表４に示すように、例えば
４００１では、処理名「Ａ１」と、ＨＤＬ名「ＨＤＬ
１」と、当該ＨＤＬ１が生成されたＨＤＬプログラム中
の何行目に位置するかを示す行番号「４２」から構成さ
れる。

【００２５】さらに、ステップＳ１４において、ファイ
ル出力処理が実行される。当該処理では、まず、生成Ｈ
ＤＬプログラムと上記生成されたリンクデータとに基づ
いて表５に示す表示リンクデータが生成される。当該表
示リンクデータデータは、ステート名と処理名とＨＤＬ
名とをリンクした形式で記述される。例えば５００３に
おいては、ステートＳ１において処理Ａ１がＨＤＬ１で
実行されることを示している。次いで、グラフィックデ
ータファイル２１に格納されたグラフィックデータと、
ＨＤＬデータファイル２２に格納されたＨＤＬデータ
と、上記生成された表示リンクデータとを含むデータ
が、表示出力データとして表示出力データファイル２５
に出力して格納される。

【００２６】図４は、図２のサブルーチンであるシミュ
レーション処理を示すフローチャートである。

【００２７】図４において、まず、ステップＳ２１にお
いて、生成ＨＤＬプログラムファイル２３に格納された
生成ＨＤＬプログラムをＨＤＬシミュレータ５に出力し
て当該シミュレータ５を起動する。次いで、当該シミュ
レータ５は公知の通り、当該生成ＨＤＬプログラムに基
づいてシミュレーションを実行し、ステップ２２におい
てＭＰＵ１はシミュレーション結果のデータをＨＤＬシ
ミュレータ５からゲットして入力する。このシミュレー
ション結果のデータは、処理後の計算結果と現在実行し
ている生成ＨＤＬプログラム上の実行位置を含む。

【００２８】次いで、ステップＳ２３において、上記シ
ミュレーション結果のデータに含まれる現在実行してい
る生成ＨＤＬプログラム上の実行位置のデータと、上記
表示出力データファイル２５に格納された表示出力デー
タとに基づいて、グラフィックデータファイル２１に格
納されたグラフィックデータとリンクデータファイル２
４に格納されたリンクデータを参照しながら、ＣＲＴデ
ィスプレイ２の画面上の現在の実行位置、すなわち本実
施例では２個のコンカレント実行位置の画面上の位置
（ステートと処理内容の式を含む）を計算して、当該計
算結果に基づき、表６の出力表示画面に示すように、Ｃ
ＲＴディスプレイ２の状態遷移図上で、当該コンカレン
トの実行位置を、ステートについては、１００，１０１
に示すように別の色又は別の特別な図形で示し、処理内
容の式については、各処理内で２００，２０１に示すよ
うに矢印で示す。

【００２９】以上説明したように、本実施例によれば、
例えばＡＳＩＣなどのＬＳＩを設計するときに用いられ
設計したＬＳＩなどのハードウエアの動作をシミュレー
ションすることができるシミュレーション装置を提供す
ることができるとともに、状態遷移図などの制御内容を
示す図形を入力するとともに当該ハードウエアを制御す
るための処理内容をＨＤＬを用いて入力することによっ
て当該ハードウエアの動作をシミュレーションすること
ができ、しかも複数のフローにおけるコンカレント実行
位置を表示することができるという特有の利点を有す
る。

【００３０】以上の実施例において、状態遷移図の形式
で制御内容を入力しているが、本発明はこれに限らず、
フローチャートなどの図形の形式で、ＬＳＩなどのハー
ドウエアの制御内容を入力するようにしてもよい。

【００３１】

【発明の効果】以上詳述したように本発明によれば、そ
れぞれ複数のステートを有する複数の制御フローを含む
ハードウエアの制御動作をシミュレータを用いてシミュ
レーションし、上記シミュレーション結果を表示画面上
に表示するシミュレーション装置において、図形の形式
で入力された上記複数の制御フローの制御内容を示す図
形情報を解析して上記表示画面上で表示するための図形
データを生成する第１の解析手段と、所定のハードウエ
ア記述言語の形式で入力された上記各ステートで実行さ
れる処理内容を解析して、複数のプログラムからなる上
記ハードウエア記述言語のプログラムデータを生成する
第２の解析手段と、上記第１の解析手段によって生成さ
れた図形データと上記第２の解析手段によって生成され
たプログラムデータを、上記シミュレータにおいてシミ
ュレーションを行うための所定の形式の生成プログラム
に変換する変換手段と、上記変換手段によって変換され
た生成プログラムの行番号と、上記第２の解析手段によ
って生成されたプログラムデータの各ステート毎の先頭
位置との連結関係を示すリンクデータを生成する第１の
生成手段と、上記変換手段によって変換された生成プロ
グラムと上記第１の生成手段によって生成されたリンク
データとに基づいて、互いに関係するステートと処理内
容と上記プログラムデータのプログラムとの関係を示す
表示リンクデータを生成する第２の生成手段と、上記変
換手段によって変換されたプログラムデータを上記シミ
ュレータに出力してシミュレーションを実行するように
シミュレータを制御し、実行後の計算結果と現在実行し
ている上記プログラムデータ上の実行位置を含むシミュ
レーション結果のデータを出力させる制御手段と、上記
シミュレータから出力されるシミュレーション結果のデ
ータに含まれる現在実行している上記プログラムデータ
上の実行位置のデータと、上記第２の生成手段によって
生成された表示リンクデータとに基づいて、上記第１の
解析手段によって生成された図形データと上記第１の生
成手段によって生成されたリンクデータとを参照しなが
ら、上記シミュレータが現在実行しているステートと処
理内容の実行位置を計算して、上記表示画面の上記図形
上で、上記各制御フロー毎に表示するように制御する表
示制御手段とを備える。

【００３２】従って、例えばＡＳＩＣなどのＬＳＩを設
計するときに用いられ設計したＬＳＩなどのハードウエ
アの動作をシミュレーションすることができるシミュレ
ーション装置を提供することができるとともに、状態遷
移図などの制御内容を示す図形を入力するとともに当該
ハードウエアを制御するための処理内容をＨＤＬを用い
て入力することによって当該ハードウエアの動作をシミ
ュレーションすることができ、しかも複数のフローにお
けるコンカレント実行位置を表示することができるとい
う特有の利点を有する。

【図面の簡単な説明】

【図１】本発明に係る一実施例であるハードウエアの
シミュレーション装置の構成を示すブロック図である。

【図２】図１のシミュレーション装置によって実行さ
れるシミュレーションのメインフローを示すフローチャ
ートである。

【図３】図２のサブルーチンであるリンク処理を示す
フローチャートである。

【図４】図２のサブルーチンであるシミュレーション
処理を示すフローチャートである。

【図５】図１のシミュレーション装置のディスプレイ
において表示される入力表示画面の一例を示す正面図で
ある。

【図６】図１のシミュレーション装置のディスプレイ
において表示されるシミュレーション出力表示画面の一
例を示す正面図である。

【符号の説明】

１…ＭＰＵ、２…ディスプレイ、３…キーボード、４…マウス、５…ＨＤＬシミュレータ、２１…グラフィックデータファイル、２２…ＨＤＬデータファイル、２３…生成ＨＤＬプログラムファイル、２４…リンクデータファイル、２５…表示データ出力データファイル１００，１０１…実行中のステート、２００，２０１…実行中の処理内容を示す矢印。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 17/50 672 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims

(57)【特許請求の範囲】

【請求項１】それぞれ複数のステートを有する複数の
制御フローを含むハードウエアの制御動作をシミュレー
タを用いてシミュレーションし、上記シミュレーション
結果を表示画面上に表示するシミュレーション装置にお
いて、図形の形式で入力された上記複数の制御フローの制御内
容を示す図形情報を解析して上記表示画面上で表示する
ための図形データを生成する第１の解析手段と、所定のハードウエア記述言語の形式で入力された上記各
ステートで実行される処理内容を解析して、複数のプロ
グラムからなる上記ハードウエア記述言語のプログラム
データを生成する第２の解析手段と、上記第１の解析手段によって生成された図形データと上
記第２の解析手段によって生成されたプログラムデータ
を、上記シミュレータにおいてシミュレーションを行う
ための所定の形式の生成プログラムに変換する変換手段
と、上記変換手段によって変換された生成プログラムの行番
号と、上記第２の解析手段によって生成されたプログラ
ムデータの各ステート毎の先頭位置との連結関係を示す
リンクデータを生成する第１の生成手段と、上記変換手段によって変換された生成プログラムと上記
第１の生成手段によって生成されたリンクデータとに基
づいて、互いに関係するステートと処理内容と上記プロ
グラムデータのプログラムとの関係を示す表示リンクデ
ータを生成する第２の生成手段と、上記変換手段によって変換されたプログラムデータを上
記シミュレータに出力してシミュレーションを実行する
ようにシミュレータを制御し、実行後の計算結果と現在
実行している上記プログラムデータ上の実行位置を含む
シミュレーション結果のデータを出力させる制御手段
と、上記シミュレータから出力されるシミュレーション結果
のデータに含まれる現在実行している上記プログラムデ
ータ上の実行位置のデータと、上記第２の生成手段によ
って生成された表示リンクデータとに基づいて、上記第
１の解析手段によって生成された図形データと上記第１
の生成手段によって生成されたリンクデータとを参照し
ながら、上記シミュレータが現在実行しているステート
と処理内容の実行位置を計算して、上記表示画面の上記
図形上で、上記各制御フロー毎に表示するように制御す
る表示制御手段とを備えたことを特徴とするシミュレー
ション装置。