JPH01181150A - 論理回路シミュレーションシステム - Google Patents
論理回路シミュレーションシステムInfo
- Publication number
- JPH01181150A JPH01181150A JP63005772A JP577288A JPH01181150A JP H01181150 A JPH01181150 A JP H01181150A JP 63005772 A JP63005772 A JP 63005772A JP 577288 A JP577288 A JP 577288A JP H01181150 A JPH01181150 A JP H01181150A
- Authority
- JP
- Japan
- Prior art keywords
- logic circuit
- circuit diagram
- circuit
- display area
- mouse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 title claims description 13
- 238000010586 diagram Methods 0.000 claims abstract description 22
- 238000004040 coloring Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 2
- 239000003086 colorant Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Debugging And Monitoring (AREA)
- Processing Or Creating Images (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は論理回路シミュレーションシステム、特に、対
話的に論理回路の検証を行ない、その結果を回路図上で
確認できる論理回路シミュレーションシステムに関する
。
話的に論理回路の検証を行ない、その結果を回路図上で
確認できる論理回路シミュレーションシステムに関する
。
従来の技術としては、論理回路シミュレーションの実行
は、大型計算機や最近ではマイクロコンピュータでも行
なわれているが、出力形態がテキストのリストであった
。
は、大型計算機や最近ではマイクロコンピュータでも行
なわれているが、出力形態がテキストのリストであった
。
この場合回路図上で信号の流れを分析するために、回路
設計者が回路図と前述のリストを見較べて行っていた。
設計者が回路図と前述のリストを見較べて行っていた。
上述した従来の論理回路シミュレーションシステムは、
出力がテキストなので、回路図との対応がとりに＜＜、
本来の目的である回路の検証が充分に行いにくいという
欠点があった。
出力がテキストなので、回路図との対応がとりに＜＜、
本来の目的である回路の検証が充分に行いにくいという
欠点があった。
本発明の論理回路シミュレーションシステムは、
（Ａ）カラーディスプレイ、マウス、キーボード。
記憶装置、およびカラーハードコピー装置を中央処理装
置に接続し、論理回路シミュレーションプログラムを前
記中央処理装置により１単位時間だけ実行したときの論
理回路内の信号値を、前記カラーディスプレイ上に回路
図上の配線を色づけることで表示あるいは前記カラーハ
ードコピー装置に出力する手段、 （Ｂ）前記マウスあるいは前記キーボードにより、前記
中央処理装置に前記プログラムを前記１単位時間だけ実
行するように命令する手段、とを含むことを特徴とする
論理回路シミュレーションシステム とを含んで構成される。
置に接続し、論理回路シミュレーションプログラムを前
記中央処理装置により１単位時間だけ実行したときの論
理回路内の信号値を、前記カラーディスプレイ上に回路
図上の配線を色づけることで表示あるいは前記カラーハ
ードコピー装置に出力する手段、 （Ｂ）前記マウスあるいは前記キーボードにより、前記
中央処理装置に前記プログラムを前記１単位時間だけ実
行するように命令する手段、とを含むことを特徴とする
論理回路シミュレーションシステム とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示すブロック図である。
中央処理装置（以下ＣＰＵと呼ぶ）１には、カラーディ
スプレイ２．記憶装置３．カラーハードコピー装置４．
および入力装置としてマウス５゜５とキーボード６が接
続されている。
スプレイ２．記憶装置３．カラーハードコピー装置４．
および入力装置としてマウス５゜５とキーボード６が接
続されている。
マウス５の動作はカラーディスプレイ２上のマウスカー
ソル図形と同期している。マウス５のボタンを押すと画
面上の座標がＣＰＵＩへ送られる。
ソル図形と同期している。マウス５のボタンを押すと画
面上の座標がＣＰＵＩへ送られる。
第２図は、画面の表示例を示す模式図である９回路名表
示エリア１０１には、現在シミュレーションしている回
路名を表示する。ページ番号表示エリア１０２は、現在
量いている図面が全体の図面の何ページ目にあるかを示
す。
示エリア１０１には、現在シミュレーションしている回
路名を表示する。ページ番号表示エリア１０２は、現在
量いている図面が全体の図面の何ページ目にあるかを示
す。
回路図表示エリア１０３には記憶装置３から回路図の情
報を読み込んで図形として表示する。
報を読み込んで図形として表示する。
時刻表示エリア１０４には現在シミュレーションが何パ
ターンまで進んでいるかを表示する。
ターンまで進んでいるかを表示する。
実行表示エリア１０５をマウス５のボタンでクリックす
ると、論理回路シミュレータが１パタ一ン分動作する。
ると、論理回路シミュレータが１パタ一ン分動作する。
コピー表示エリア１０６をマウス５のボタンでクリック
すると、画面をそのままカラーハードコピー装置４に出
力する。
すると、画面をそのままカラーハードコピー装置４に出
力する。
終了表示エリア１０７をマウスで指定すると、本システ
ムは終了する。
ムは終了する。
第３図（ａ）、（ｂ）は、本発明の論理回路シミュレー
ションシステムの動作を説明するフローチャートである
。
ションシステムの動作を説明するフローチャートである
。
本システムの動作開始前にキーボード６によって、回路
図があらがじめ記憶装置３に登録される（Ｓｏ ） 本システムを始動すると、まず第２図のような画面が表
示され、回路名表示エリア１０１にカーソルが点滅する
ので、キーボード６がら論理回路シミュレーションする
回路名を入力する。
図があらがじめ記憶装置３に登録される（Ｓｏ ） 本システムを始動すると、まず第２図のような画面が表
示され、回路名表示エリア１０１にカーソルが点滅する
ので、キーボード６がら論理回路シミュレーションする
回路名を入力する。
この入力により、ＣＰＵＩは記憶装置３を検索し、画面
に回路図を表示できるように準備する。
に回路図を表示できるように準備する。
同時に論理回路シミュレーションプログラムをＣＰＵＩ
にロードしておく。
にロードしておく。
回路が大きいため複数のページから構成されているとき
は、ページ番号表示エリア１０２でキーボード入力がで
きるので、キーボード６からページ番号を入力する。（
Ｓ＋〜Ｓ３ ） 次に回蕗図表示エリア１０３に回路図を表示する （Ｓ
ａ ） 第３図（ｂ）は、ステップＳ４の詳細を示すフローチャ
ートである。
は、ページ番号表示エリア１０２でキーボード入力がで
きるので、キーボード６からページ番号を入力する。（
Ｓ＋〜Ｓ３ ） 次に回蕗図表示エリア１０３に回路図を表示する （Ｓ
ａ ） 第３図（ｂ）は、ステップＳ４の詳細を示すフローチャ
ートである。
前述の論理回路シミュレーションプログラムにより、現
在の回路図の各配線の信号値が記憶装置３に出力されて
いるので、それを一つづつ読んで、現在の表示画面内の
信号であれば対応する配線を、信号値が１であれば青色
、０であれば白色、不定値であれば赤色、ハイインピー
ダンスであれば黄色といった具合に色づけを行なう（Ｓ
４、〜５４４） ステップＳ４が終了すると、マウス５のボタン入力待ち
になる。（Ｓ５） 終了指示エリア１０７とページ番号表示エリア１０２を
マウス５でクリックすると、シミュレー夕の時刻を進め
ずに他のページを表示する（Ｓ６〉 実行指示エリア１０５を指定すると、論理回路シミュレ
ーションプログラムが動作して１単位時間（パターン）
分時刻を進めて、その時刻での回路内の全配線の信号値
を記憶装置３に出力する。
在の回路図の各配線の信号値が記憶装置３に出力されて
いるので、それを一つづつ読んで、現在の表示画面内の
信号であれば対応する配線を、信号値が１であれば青色
、０であれば白色、不定値であれば赤色、ハイインピー
ダンスであれば黄色といった具合に色づけを行なう（Ｓ
４、〜５４４） ステップＳ４が終了すると、マウス５のボタン入力待ち
になる。（Ｓ５） 終了指示エリア１０７とページ番号表示エリア１０２を
マウス５でクリックすると、シミュレー夕の時刻を進め
ずに他のページを表示する（Ｓ６〉 実行指示エリア１０５を指定すると、論理回路シミュレ
ーションプログラムが動作して１単位時間（パターン）
分時刻を進めて、その時刻での回路内の全配線の信号値
を記憶装置３に出力する。
そして画面上の現在の時刻表示エリア１０４の値に１を
加える（８７〜Ｓ、） マウス５でコピー指示エリア１０６をクリックすると、
画面をそのままカラーハードコピー装置出力して記録で
きる（Ｓ、） マウス５で終了指示エリア１０７を２回クリックすると
動作が終了する。
加える（８７〜Ｓ、） マウス５でコピー指示エリア１０６をクリックすると、
画面をそのままカラーハードコピー装置出力して記録で
きる（Ｓ、） マウス５で終了指示エリア１０７を２回クリックすると
動作が終了する。
本発明の論理回路シミュレーションシステムは、論理回
路シミュレーションプログラムを１単位時間ずつ実行し
、その時の内部信号値をカラーディスプレイ上に回路図
の色分けにより表現することにより、視覚的イメージに
うったえるので、論理回路の検証が正確かつ迅速にでき
るという効果がある。
路シミュレーションプログラムを１単位時間ずつ実行し
、その時の内部信号値をカラーディスプレイ上に回路図
の色分けにより表現することにより、視覚的イメージに
うったえるので、論理回路の検証が正確かつ迅速にでき
るという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図に示すカラーディスプレイの画面を示す模式図、
第３図（ａ＞、（ｂ）は、第１図に示す論理回路シミュ
レーションシステムの動作を説明するフローチャートで
ある。 １・・・ＣＰＵ、２・・・カラーディスプレイ、３・・
・記憶装置、４・・・カラーハードコピー装置、５・・
・マウス、７・・・キーボード。 代理人 弁理士 内 原 音 井 １ 回 茅 ２１！ｒ 第３ 面（ｃＬ）
第１図に示すカラーディスプレイの画面を示す模式図、
第３図（ａ＞、（ｂ）は、第１図に示す論理回路シミュ
レーションシステムの動作を説明するフローチャートで
ある。 １・・・ＣＰＵ、２・・・カラーディスプレイ、３・・
・記憶装置、４・・・カラーハードコピー装置、５・・
・マウス、７・・・キーボード。 代理人 弁理士 内 原 音 井 １ 回 茅 ２１！ｒ 第３ 面（ｃＬ）
Claims (1)
- 【特許請求の範囲】 （Ａ）カラーディスプレイ、マウス、キーボード、記憶
装置、およびカラーハードコピー装置を中央処理装置に
接続し、論理回路シミュレーションプログラムを前記中
央処理装置により１単位時間だけ実行したときの論理回
路内の信号値を、前記カラーディスプレイ上に回路図上
の配線を色づけることで表示あるいは前記カラーハード
コピー装置に出力する手段、 （Ｂ）前記マウスあるいは前記キーボードにより、前記
中央処理装置に前記プログラムを前記１単位時間だけ実
行するように命令する手段、 とを含むことを特徴とする論理回路シミュレーションシ
ステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63005772A JPH01181150A (ja) | 1988-01-13 | 1988-01-13 | 論理回路シミュレーションシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63005772A JPH01181150A (ja) | 1988-01-13 | 1988-01-13 | 論理回路シミュレーションシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01181150A true JPH01181150A (ja) | 1989-07-19 |
Family
ID=11620415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63005772A Pending JPH01181150A (ja) | 1988-01-13 | 1988-01-13 | 論理回路シミュレーションシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01181150A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03252771A (ja) * | 1990-03-01 | 1991-11-12 | Nec Corp | 論理回路シミュレーションシステム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60101673A (ja) * | 1983-10-13 | 1985-06-05 | シラス・コンピユーターズ・リミテツド | 視覚表示型論理シユミレーシヨン・システム |
| JPS6275871A (ja) * | 1985-09-30 | 1987-04-07 | Toshiba Corp | 論理シミユレ−シヨン装置 |
-
1988
- 1988-01-13 JP JP63005772A patent/JPH01181150A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60101673A (ja) * | 1983-10-13 | 1985-06-05 | シラス・コンピユーターズ・リミテツド | 視覚表示型論理シユミレーシヨン・システム |
| JPS6275871A (ja) * | 1985-09-30 | 1987-04-07 | Toshiba Corp | 論理シミユレ−シヨン装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03252771A (ja) * | 1990-03-01 | 1991-11-12 | Nec Corp | 論理回路シミュレーションシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3027009B2 (ja) | 設計取り込みシステム | |
| JP6966429B2 (ja) | 操作情報収集システム及び操作表示プログラム | |
| JP2003173270A (ja) | ソフトウェアデバッグ装置 | |
| CN115687237A (zh) | 流水线cpu架构图的绘制方法及设备和介质和程序 | |
| JPH01181150A (ja) | 論理回路シミュレーションシステム | |
| JP2007280092A (ja) | 画面データ作成方法 | |
| JP5828050B1 (ja) | キー入力表示装置、キー入力表示プログラムおよびキー入力表示方法 | |
| US20020062208A1 (en) | Method and apparatus for visualization of microprocessor pipeline operation | |
| Briggs et al. | QUILT: A GUI-based integrated circuit floorplanning environment for computer architecture research and education | |
| JPS62177637A (ja) | シミユレ−シヨン結果表示方式 | |
| JP6487309B2 (ja) | キー入力表示装置、キー入力表示プログラムおよびキー入力表示方法 | |
| JPH04290168A (ja) | シミュレーション装置とそのシミュレーション結果表示方法 | |
| JP2023087805A (ja) | 情報処理装置及びプログラム | |
| JP3195088B2 (ja) | シミュレーション装置 | |
| Alcalde et al. | CALVIS: Educational Tool in Learning Intel x86-32 Instruction Set Architecture | |
| Sawant et al. | Multivizarch: multiple graphical layouts for visualizing software architecture | |
| Luce et al. | A visual programming environment for Turing machines | |
| JP3110326B2 (ja) | 検証用テストパタン設計装置 | |
| CN113778411A (zh) | 图形化编程方法及应用设备 | |
| JPH02145372A (ja) | 帳票定義支援装置 | |
| Metz et al. | RAPID-Software for prototyping user interfaces | |
| JPH02285414A (ja) | キー表示処理方式 | |
| JPH04127375A (ja) | 電気回路解析システム | |
| Hodgson | Teaching Engineering Design Using Computer Workstations | |
| JPH08220195A (ja) | 検証用テストパタン設計方式 |