JPS60101673A - 視覚表示型論理シユミレーシヨン・システム - Google Patents

視覚表示型論理シユミレーシヨン・システム

Info

Publication number
JPS60101673A
JPS60101673A JP59214082A JP21408284A JPS60101673A JP S60101673 A JPS60101673 A JP S60101673A JP 59214082 A JP59214082 A JP 59214082A JP 21408284 A JP21408284 A JP 21408284A JP S60101673 A JPS60101673 A JP S60101673A
Authority
JP
Japan
Prior art keywords
logic
circuit
displayed
simulation system
color
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59214082A
Other languages
English (en)
Inventor
ゴードン・デイー・ロビンソン
ブライアン・デイー・ブイ・スミス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
British Telecommunications PLC
Original Assignee
British Telecommunications PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by British Telecommunications PLC filed Critical British Telecommunications PLC
Publication of JPS60101673A publication Critical patent/JPS60101673A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 不発′明は一般的には、電子回路及び電子装置のシュミ
レーション及び試験のための装置に関する。
またより特殊的には試験の行われる電子回路もしくは電
子装置の概略図を画面上に表示することのできるロジッ
クシュミレータ−に関する。本発明は、画像表示装置を
提供するもので、コンピュータでシュミレートされたデ
ジタル回路の表示を可能とし、回路動作上のいかなる欠
陥も、かくれた欠点も見出すことができ、これらを修正
することを可能にする。
コンピュータ利用設計システム+CADJにおいては、
設計した回路要素と機能の形(例えばAND 。
NORゲ゛−ト)で表示し、その相互関係も含めて、テ
レビ画像も゛しくけプリント画面の形で表示できること
はよく知られている。捷たこうした装置においては、回
路の連続する各動作時点における論理状態(即ち「0」
もしくは「1」〕を回路の各節点について一覧表の形で
表示しうろこともよく知られている。こうした一覧表は
、回路の設計者が回路の動作をチェックする際には有用
であるが、回路全体の動作を可視化してその欠陥を発見
しようとすると、こうした方法では非常な困難を伴うか
、回路が少し複雑になると殆んど不可能になる。
従来の論理シュミレーションシステムでは、使用者が端
末及び画像表示装置を用いて装置と通イハするのが普通
であった。画像表示装置に表示されるのは、ある時間内
における回路の応答を示す複数の波形であることが多く
、これらの波形の各々は、電子回路の特定の場所の信号
波形を表していた。他方、論理状態の方は、ある何点か
の時点における状態が英数字の形で示される。これを使
用者の立場から見ると、上記の論理状態の記述は、直ち
に回路図と関連づけられるような形になっていない。つ
まりこうした装置の使用者は、端末に表示された波形図
又は論理状態図と、端末とは別のところに置かれた回路
図との間を行ったり来たりしながら仕事をせざるを得な
い。そして表示装置と回路図面の間を往復しているうち
に、使用者の頭の中で情報が失われたり思い違いを起こ
したりしがちである。
先行技術におけるシュミレーションシステムの他の例で
はグラフィック表示装置を有していて、回路図の像が表
示される。回路中の個々の要素の論理状態は、当該要素
の入力及び出力節点における値が英数字で表示されるの
が普通である。このような表示方式に依れば、論理状態
と回路図を結合する問題は解決されるが、回路中におけ
る論理状態の変化をたどろうとすると困難が生じる。
本発明によれば、表示スクリーン上にディジタル電子回
路の回路図を表示する手段と、上記回路の構成要素のい
くつかもしくは全ての論理状態を上記回路への指定され
た入力状態に応じてスクリーン上に表示する手段と、上
記回路への入力の変化と上記入力変化に対する種々の要
素の応答に従って論理状態の表示を変える制御手段とか
ら構成される装置 本発明の第1の目的は、シュミレートされる回路の論理
記述と入出力刺激データに応答し、回路の論理状態情報
を時間の関数として出力する論理シュミレータと、論理
状態情報と回路図要素定義並びに要素位置とに応答して
回路図要素定義並びに要素位置、論理状態に関する情報
を表示処理装置に供給する回路図表示フォーマツティン
グ装置とを含有し、以って上記表示処理装置か上記情報
を画像に変換腰またフォーマツティング装置が論理状態
情報と、回路図要素定義並びに要素位置に応じて要素定
義に色指定を挿入し以って上記要素が表示されるべき色
が指定されるように改良されていることを特徴とする改
良型論理シュミレーションシステムを与える点にある。
上記色彩は個個の要素の論理状態に応じて選択される。
本発明の奸才しい実施例では、回路の論理要素は互いに
線で接続されたものとして表示され、この接続線を表示
する色はその線の論理状態に応じて選択される。したが
って使用者は、回路信号カニ論理的に進行していく様子
を容易にたどることができる。
本発明は論理装置の使用者に迅速で簡単な援助を与える
もので、使用者は、論理シュミレーションシステムを操
作している間にいろいろな論理的事象の原因と結果や論
理の道筋を素早く理解することができる。
本発明の第2の目的は、シュミレーションの対、象とな
る回路の論理状態を与える論理シュミレータと、上記回
路の回路図を表示する画像表示装置と、回路図中の個々
の要素定義にその要素の論理状態を表わす色指定を挿入
し、その要素をその色で表示せしめる手段とを含有する
、改良型論理シュミレーションシステムを与える点にあ
る。
本発明の第3の目的は、シュミレートされる理論回路の
回路図を表示するだめの表示装置を含有し、以って回路
図中の個々の要素の理論状態が選択された色で表示され
ることを特徴とする論理7ユミレーシヨンシステムを与
える点にある。
本発明の第4の目的は、シュミレートされる回路の画像
表示を有し、以って回路中の論理要素の論理状態が予め
定めた色で表示されることを特徴とする論理シュミレー
ションシステムを与よる点にある。
以下に本発明の他の目的、観点、特徴、利点に関し、添
付の図面を参照′して詳しく説明する。
第1a、1b1及び5a図を参照する。本発明によるシ
ステムの動作は、一般的に言えば、設計解析に供されて
いるディジタル電子回路をソフトウェアで表現し、その
論理状態を設計解析ソフトウェアの使用者に理解しやす
い形でグラフィックに表示することにある。
そのため、グラフィックス端末(11)にはシュミレー
ションの対象となっている回路の図面が表示され、幽該
回路の各部の論理状態は、表示された論理図の注釈とし
て示される。黒白グラフィックス端末を用いる場合には
、論理状態は添付の英数字による注釈として示される。
そしてカラーグラフィックスを用いる場合には、”回路
の各連結の論理状態は、端末上に表示された各々の連結
の色の変化で示される。
シュミレーションプログラムはホストコンピュータ(1
5ンに装着することができ、ホストコンピュータ(15
)は、単数又は複数のグラフィックス端末(11)とデ
ータリンク(13)によって連結されている。
他方、設計解析用ソフトウェアは端末(11ン自体に装
着することができる。本発明は以上の他にも別の処理装
置上に別の機能部分を有することに留意されたい。
本装置は、ネットワーク記述(12)として知られる、
回路の論理構成の記述をグラフィックス端末(11)へ
転送するに適した形に変換する。設計解析ソフトウェア
(17)は、それが保持する回路のンフi・ウェアモデ
ルに与える論理刺激又はテストの記述を備えている(入
力/出力波形記述情報ブロック14を見よ)。設計解析
ソフトウェアは、第1b図の論理シュミレータ−(10
)のような論理シュミレーションブロックの中に入って
いる。こうした論理テストの内容は、手動で発生しても
自動で発生させてもどちらでもよい。設計解析ソフトウ
ェアは、シュミレータ−内に保持されている回路のソフ
トウェアモデルに対して、論理テストがどのような効果
を与えるかを決定する。
mIb図の、回路並びに論理表示フォーマツター(18
)のような表示フォーマツターブロック中に存在する(
存在しうるンもう1つのソフトウェア(19)があって
、論理解析ソフトウェア(17)が計算した論理値を入
力として受け入れる。この論理値はテスト信号の変化に
対する回路のソフトウェアモデルの応答を示すものであ
る。計算された論理値を変換するに当たっては、単数又
は複数の英数字もしくは色彩が回路の各接続に関連して
与えられる。そして、回路自体と、その各構成部分に与
えられた論理値の両方が、同時にグラフィック表示装置
(11)に表示されるように変換が行われる。
英数字表示が用いられる場合には、これらの文字は、回
路構成部分に近接して表示される、カラー表示の場合に
は、回路構成部分の色が、それのとる値に従って変わる
。論理値の与えられる上記回路構成部分とは、通、帛は
1、論理素子と論理素子の間の接続線を指すが、本発明
は、論理素子間の接続線のパラメータ変化のみに限定さ
れるものではない。
設計解析ソフトウェア(17)が、一連の試験入力を回
路に与える場合には、一連の入力状態に対する回路動作
が動的に表示されるよう論理値が変わる。この論理値の
変化は、瞬時に行われて回路入力の変化と共に論理値の
表示が変化するようにもできるし、また、変化をゆっく
りと進ませて、回路の各構成ゲートの入出力点における
論理値の変化をたどってチェックすることもできる。
論理値が表示されるだけでなく、回路の設計上の欠陥も
スクリーン表示される。例えば、1つの回路節点が矛盾
する論理値を同時に取らねばならなくなったときなどに
欠陥表示が現れる。このような場合には、その節の色を
目立つ色に変えたり、点滅させたりして目で見てすぐ解
かるように表示される。
更に回路製作上生じるかも知れない欠陥も上記と同様に
表示される。例えば、半田付けが外れていたり、余計な
点が半田でくっついていたりする場合にも表示が行われ
る。異る欠陥は色を変えたり点滅信号等により区別して
表示される。
同様にいろいろな節点のテスタビリティ値がスクリーン
(11)に表示される。回路節点のテスタビリティ値は
、当該節点に接続される入出力信号線の数とか、その節
点が回路内の他の節点とどういう相互関係にあるかによ
って決まるある値である。
ある節点が他の節点とより複雑な相互関係にあると、そ
の節点の構成が正確に行われているか否かテストするの
はますます困難となることは明らかである。こうした節
点には、そのテストの容易さに対応したテスタビリティ
値が与えられる。こうした値は夫々設計解析ソフトウェ
ア(17)で決定され、端末スクリーン(11)上で、
各々の節点に対して数値で表示されるか予じめ定めてお
いた色で表示される。回路設計者がある回路節点のテス
タビリティ値を向上させようとして変更を行った場合、
その変更によって他の節点のテスタビリティ値がどう変
わるかは、スクリーンの表示によって直ちに知ることが
できる。
第1b図を参照してより詳細に述べると、本発明は、論
理シュミレータ−(10)を含有し、使用者から論理回
路記述情報(12)と入出力波形記述情報(14)を受
け取る。論理シュミレータ−(10)はこの情報に基づ
いて、対象となる回路の内の各要素の論理状態を時間の
関数として計算する。本発明に用いるに適した論理シュ
ミレータ−は、英国シラス・コンピューター会社のHI
LO−2高速汎用論理設計シュミレータ−である。
論理シュミレータ−(10ンからの論理状態情報は、波
形表示フォーマツター(16)と回路図設理表示フォー
マツター(18)に送られる。波形表示フォーマツター
(16)は、論理状態情報を波形に変換し、この波形は
端末(20)に表示される。端末(20)用の端末とし
ては、マサチューセッツ州アクトンのデイジタルエクイ
ップメント会社のモデル7!lVT 102が・ある。
波形表示フォーマツター(16)は、現在入手しうるロ
ジックアナライザーならどれでも使用できる。
回路図論理表示フォーマツター(18)には、ソフトウ
ェア制御の下で動いている汎用コンピューターが使用で
きる。適当な機種としては、上記のデイジタルエクイツ
プメント会社によるVAXモデル11−750か11−
780が挙げられる。回路図論理表示フォーマツター(
10ンは、シュミレータ−(10)から論理状態情報を
、ユーザーから電子回路の表示法に関する情報を受け取
る。後者の情報は、第1図のブロック(22)で示され
ている。この情報は、各々の回路要素を表す図形の定義
と回路図において個々の要素の位置とその接続法に関す
るものである。また個々の論理要素の名称も含まれる。
各要素の位置を指定するには、その要素が出現するたび
に現象名(才力ランスネーム)と関連づけこの名称の各
々に対し位置を指定すればよい。
回路図論理表示フォーマツター(18)は、色と論理状
態の対応を示す論理カラーキーテーブルを含む。回路図
論理表示フォーマツター(18ンは、論理カラーキーテ
ーブルを参照して、ブロック(22)から与えられる要
素定義に色彩指定をする。これによって各要素の論理状
態の現在値を示す。このように、論理シュミレータ−(
10)が論理状態に関する情報を出す各々の時点で、回
路図論理表示フォーマツター(18)は適当な色指定を
要素定義に対しそう人する。このように修正された要素
定義が表示テーブル(24)に送られる。表示テーブル
(24)は、これらの要素定義、位置、色指定を記憶し
て表示処理装置(26)による参照に備える。表示テー
ブル(24)に記憶された情報はビットマツプ型ではな
くもつとハイレベルな型式を有しているのが普通である
。表示処理装置(26)は、表示テーブル(24)のハ
イレベル・グラフィック情報をビットマツプ型に翻訳す
る手段を有するのが好ましい。このような表示処理装置
として適当なものの一つに、マサチューセッツ州ビレリ
カのレクシデータ会社のモデルGS 8000が挙げら
れる。表示処理装置(26)は、ビットマツプ情報を表
示装置(28)上に表示する。
にうした表示装置としては、ラスター走査型ビデオディ
スプレイでもよいし、捷だ、カリフォルニア州すニーヴ
エイルのヒユーレット・パラカード社のモデル7580
Bのようなカラー・プロッターでもよい)。
第2図には、本発明によってシュミレータする対象とな
る典型的電子回路を含む。この例示回路の回路図は、論
理ゲート、機能ブロック、接続電線の定義を含む複数の
要素定義を行うことによって表すこと示できる。これら
の要素には、接続線1にはWl、NANDゲート1には
N1、反転増幅器にはINV iといったように要素名
が与えられている。これらの各要素には、1つの図形が
定義されそれによって個々の要素は表示画面上に配置さ
れる。例えば接続線2は、始点と終点を有する線と定義
することができる。
例えばN1は、ある特定の点に配置された要素で、多数
の線から構成されるものと定義できる。
そのうち1つの線はある始点からある終点に至る一本の
円弧であり、又特定の線の中点におかれたある半径をも
つ円もそれに含まれる。同様にして第2図のその他の回
路要素も定義できる。
第6図は、こうした要素の定義やその位置を表の形にま
とめる方法が示されている。第6図は、使用者から回路
図論理表示フォーマツターへ供給される情報を図示して
いる。
前に述べたように、論理シュミレータ−(10)は、各
要素の論理状態を時間の関数として与える。第4図は、
第2図に示した例示回路について、論理シュミレータ−
(10)の与える情報の例を示している。ここに示した
論理情報を例示回路の要素と結合する方法はいくつかあ
る°。1つは、要素もしくは機能ブロックの各端子の論
理状態を指定する方法である。もう1つは、要素を接続
する線の論理状態を指定する方法である。第4図は、後
者の方法を示している。したがって第4図は、いくつか
の接続線を選び出してその論理状態を時間の関数として
示している。論理シュミレータ−(1o)の指定できる
論理状態には次のものが含まれる:論理1、論理D、不
定論理、高インピーダンス状態、弱論理1、弱論理0、
いろいろな強度の弱論理1及び0、遅延情報。第4図で
は簡単のため、論理1、論理0及び遅延状態しか示され
ていないが、この表には、他の可能な諸状態も含まれ得
ることを承知頂きたい。
本発明によれば、回路の誤りがデータ路を伝播していく
様子も効果的に表示することができる。
この場合、特別色、例えば黄色、でその効果が表示され
る。したがって使用者は、黄色で示された信号路をたど
ることによって欠陥効果を探し当てることができる。他
の論理状態として「比較誤り(コンパリソンフエーリア
)」と呼ばれるものが表示される。これは、ある特定の
節点もしくは接続線上の期待論理状態が、シュミレーシ
ョンによる実際の論理状態と異っていることを示してい
る。
この比較誤りに対する状態も特別の色で表示することが
できる。
例として示した回路の説明を続けると、時刻Tnにおけ
る、いろいろな線の論理状態は、第4図の欄Tnに示さ
れている。時刻’I’n+iをみると、i30の論理状
態が論理0から論理1に変っている。このようにしてマ
ルチプレクサ1の出力状態は1”A II人カセットか
ら生じるように選択されていることになる。線(7) 
、 (10)はマルチプレクサ1の2本の出力線である
。時刻Tn+rにおける伝播遅延2は“′B°。
入力を“′A″入力に切りかえる応答時間を表している
。Tn+2では線(60ンは同じ状態に留まっているが
、線(7) 、 <1o)は正常な値に到達している。
この例では、線(26)の論理状態が時刻’rn+1に
おいて論理0から論理1へ変るものと仮定Δ玉でいる。
同様にして、時刻Tn+5がらTn+1に至る論理状態
は例示回路の各々の線内の信号伝播の様子を示している
。第4図に示した情報は、論理シュミレータ−(10)
から回路図論理表示フォーマツター(18)に与えられ
る情報の型を例示している。
次に第5b及び6図を参照すると、回路図論理表示フォ
ーマツター(18)がブロック(22)からの要素定義
を色情報によって修正する様子が示されている。第5b
図はこの手順を一般的なブロック図に示したものであり
、第6図は適当な色を指定するための論理カラーキーの
表の例を示している。
ステップ(60)では次の接続線定義が取り出される。
現在考えている接続線の論理状態が論理シュミレータ−
(10)からの論理状態情報の中に置かれる(ステップ
+32) )。
ステップ(64)では、上記の論理状態が論理1型、つ
まり強論理1、弱論理HI等であるかいなかを調べる。
もしそうならば、“赤色パによりステップ(66)で要
素定義中に挿入される。システムはその後ステップ(3
0)にもどり、次の接続線定義を調べる。
もしステップ(34)で、調べている論理状態が論理1
型でないならばステップ(38)が実行されて論理0型
かどうかを調べる。もしそうならば゛°青色°′が指定
されて要素定義に挿入され、システムはその後ステップ
(30)にもどって次の接続線定義を調べる。
もしステップ(38)で論理状態が論理0型でないなら
ば、ステップ(40)が実行されて不定の論理状態であ
るかどうかを調べる。もしそうならばステップ(44)
で°Iマジエンタ゛°が指定され要素定義に挿入される
。その後システムはステップ(6o)に戻って次の接続
線定義を処理する。
上記の操作をくりかえして論理状態が高インピーダンス
型か遅延型かを決め、適当な色指定を要素定義に挿入す
る。ステップ(46) 、 (48) 、 (50) 
、 (52)をみよ。ここで示した色は、単に例として
示したのであって、他の色を用いても本発明の主旨は変
らない点に留意されたい。
上記のようにして、論理シュミレータ−(10)が論理
状態を与える各時点に対して、回路論理表示フォーマツ
ター(18)は要素定義位置、色彩定義の表示表(24
)をつくる。この表は第7図に示されている。第4.6
.7図を比較すると、表及び表示表には要素名、記号の
型、位置と定義が色定義と共に含まれていることがわか
る。例えば、第7図のTn−Hの列を見ると、線(1)
の論理1状態は赤で示され、線(4)の論理0状態は青
で示され、線(7)の遅延論理は緑で示されている。
上に述べたように、表示処理回路(26)は記号型、位
置、定義、色指定情報に応答してビットマツプを作製す
る。表示処理回路(26)は、円弧、線、円といった高
レベルの定義を適当なベクトルに変換し、これらのベク
トルは次にビットマツプに書き直される。このビットマ
ツプが表示装置(28)に表示される。
i8a、8b、8c図を見ると時刻Tn + ’I’n
+ 3 + ’I”n+sにおいて表示装置(28)に
表示される回路図が示されている。これらの図を検討す
るにあたり、指定された色は第7図に示した例の要素に
対応しており、第7図に含まれない要素に対しては色指
定が行われていない点を御理解頂きたい。また、ある要
素にある色が指定されると表示装置(28)上では要素
全体がその色で指定され、したがって第8a図では線(
10)は赤で、線(5)は青で、線(26)も青で表示
されることになる。第8b図はマルチプレクサ(1)が
B入力から六入力に切り換わった後の状態を示しており
、線(10)は青で、線(5)は緑で表示されている。
このようにして使用者は、IC6の入力線が論理0にあ
るにも拘らず、IC6の出力には遅延があって線(5)
が緑色になっていることを知ることができる。
最後に第8c図には時刻Tn+5の状態が示されている
。ここでは線(5)は赤で示されており、これはIC6
の論理値を示している。
このように本発明により、使用者は、回路中を伝播する
論理状態を明瞭容易に目で見ることができる。第8b、
8o図に関連して、反転増幅器INV2 、 INV 
3の出力が連結されて示されている。時刻Tn+3+T
n+5 において、同連結点でINV2とINV6の論
理状態が矛盾している。どちらの論理状態が勝つかは図
のINV2から他の線の連結点に到る赤い線で示されて
いる。他の連結網は青色で示されている。論理の衝突の
結果を示す他の方法として、負ける要素のスタブ部分、
即ち入出力点から連結点に至る線のみをその要素の論理
値で色付けした後、更に丸印で強調し、連結網の方は勝
つ論理値で色伺けする方法がある。したがって第8b 
、 8o図において、INV2の出力からのスタブ部分
を赤に色付けし、連結される線を青に色付けすることが
できる。
第9図をみると、本発明の実施例の一つが示されている
。中央処理装置(CPU) (54)はアドレスバス(
58)、コントロールバス(62)、データバス(6o
)により論理シュミレータ−+io)、色論理キーメモ
リ(56)、表示テーブル(24)に接続。バス(60
)に命令を出しパスにコントロール情報を与えつつCP
U(54)は論理シュミレータ−(1D)及び表示処理
装置と通信する。CPU(54)は、コントロールバス
(62)にリードライト制御信号を出し、アドレスバス
にアドレスを出し、デ′−タバスにデ゛−夕を出しなが
ら色論理キーメモリ(56)に情報を書き込んだり読み
出したりすることができる。
表示処理装置(26)は、適当なアドレスをアドレスバ
ス(58)に、コントロール信号を線(64)上に出し
ながら表示テーブル(24)の情報を利用することがで
きる。
動作は次のように行われる。CPU(54)はデータバ
ス(60)を通じて論理シュミレータ−(10)から新
しい論理状態情報を受け取る。これに応答して、CPU
 I 54 )は色論理キーメモリ(56)にアクセス
し、特定の論理状態を示す色指定を受ける。次にCPU
(54)はその論理状態に対応する要素の要素定義を取
り出し、上記の色をその要素定義に挿入する。
こうして修正された定義はもう一度表示テーブル(24
)に挿入される。
上の手順は論理/ユミレータ−(10)から論理状態の
変化を受け取るたびに繰り返される。
表示処理装置(26)の表示動作の間、表示処理装置(
26)は、リードエネーブル命令を出し、表示テーブル
(24)のアドレス指定を行ってそのテーブルの内容を
読みとる。各々の要素定義が表示処理装置によって受信
されると、定義はベクトルに変換され、表示処理装置内
部でビットマツプに書かれる。その後ビットマツプの内
容が表示装置に表示される。
本明細書で用いてきた術語や表現は、単に説明のために
用いられたものであって内容を制限するものではない。
また、これらの使用によって本発明の特徴等を他の等価
な方法によって実現する可能性を除外する意図はない。
したがって、本発明の請求範囲内でいろいろな修正が可
能である点に留意されたい。
【図面の簡単な説明】
第1a、Ib図は、本発明の機能を示すブロック図であ
り、 第2図は、本発明によって表示される電子回路図の例を
示し、 第6図は、要素の指定、定義・位置を示す典型的なテー
ブル(表)を示し、 第4図は論理シュミレータから出力される論理状態情報
を表す表を示し 第5a、5b図は、回路図で色が指定される方法を示す
流れ図を示し、 第6図は、本発明に用いるに適した色指定表の例を示し
、 第7図は、本発明において表示処理装置に供給される情
報の形を表す表を示し、 第8a〜80図は、特定の時刻に表示装置に表示される
可能性のある画像を示し、 第9図は、第1b図に示した要素の接続法の一例を示す
機能ブロック図である。 特許出願代理人 弁理士 山 崎 行 造 第1頁の続き 優先権主張 0198% 10月17日0イギリ2@発
 明 者 ブライアン・ディー・ イブイ・スミス 含 、(GB)[株]8327718 ギリス国すウザンプトン、ニス・オー15エヌ5、シ・
リー、シャリ−・アベニュー 50 手 絖 ンrli、 、’i、i二 拶」rMIfo5
9(r−1i n 41EI特許庁長官 殿 1 事1′1の表示 昭和559イr特C′I願第21/1082号2 発明
の名称 視覚表示I:11!論理シュミレーション・システム3
3 補正をする者 事1′1どの関係 特W1出願人 名 称 シラス・コンビコークーズ・リミテッド (外
l兄)1代理人 (1所 東京都千代口」区永[rllllJ 1丁目1
1M28号(3補正の対象 MFE而中発明者のtl所のF、特8′F出願人のil
所及び代入者のtill、明細mのタイプ浄u1、正式
図面、並びに代]!!!権を証明する川面。

Claims (1)

  1. 【特許請求の範囲】 1 表示スクリーン上にディジタル電子回路の図を表示
    する装置と、 上記回路の構成要素の全部もしくは一部分の論理状態を
    、上記回路への指定された入力状態に応じてスクリーン
    上に表示する装置と、」二記回路への入力の変化と、上
    記入力変化に対する種々の要素の応答とに従って論理状
    態の表示を変える制御装置 とから成る視覚表示システム。 2 特¥1°請求の範囲第1項に記載の表示システムに
    して、上記スクリーン」二で、2つの対照的な色の1つ
    を用いて論理状態の表示を行なう表示システム。 ろ 表示スクリーン上にデ・イジタル電子回路の回路図
    を表示する装置と、 上記回路を構成する節点の全部もしくは一部□分のテス
    タビリティ値をスクリーン上に表示する装置と、 入力変化に応じて、上記テスタビリティ値の表示を変え
    る制御装置 とから成る視覚表示システム。 4 特許請求の範囲第6項に記載の表示システムにして
    、試験可能値の表示が上記スクリーン」二で複数の対照
    的色彩の1つζこより行なわイ%る表示システム。 5、 シュミレートされる回路の論理記述と入出力刺激
    データとに応答し、回路の論理状態情報を時間の関数と
    して出力する論理シュミレータと、論理状態情報と、回
    路図要素定義と、要素位置とに応答して、回路図要素定
    義及び要素位置を論理状態情報と関連づける回路図表示
    フォーマット装置と、 関連付けられた要素定義と、要素位置と、論理状態情報
    とに応答して上記情報を可視化された映像に変換するた
    めの表示処理装置 とを含有する論理シュミレーションシステムにして、 フォーマツティング手段が論理状態情報と、回路図要素
    定義と、要素位置とに応答して、各要素の論理状態を表
    わす色指定を上記要素定義に挿入し、上記要素が上記色
    彩によって表示されるように設けられることを特徴とす
    る論理シュミレーションシステム。 6 特許請求の範囲第5項に記載の論理シュミレーショ
    ンシステムにして、 回路の論理記述に、上記回路の論理要素を接続する線の
    指定を含有し、 論理シュミレータが上記線の論理状態を時間の関数とし
    て指定し、 回路要素定義の中に論理要素を接続する線の定義が含有
    され、 フォーマツティング装置が各々の接続線の回路要素定義
    を修正し、該定義が選択時点において上記接続線の論理
    状態を表す色指定を含むように設け、以って上記接続線
    が上記時刻における論理状態を表す色を以って表示され
    ることを特徴とf る論31シュミレーションシステム
    。 2、特許請求の範囲第6項に記載の論理シュミレーショ
    ンシステムにして、フォーマツティング装置が、 色彩と論理状態の対応関係を指定する論理カラーキー装
    置と、 各接続線に与えられた論理状態情報に応答し、論理カラ
    ーキ一手段と連結されて対応する論理色を選択するため
    の装置と、 各々の接続線に対して選択された論理色に応答し、且つ
    各々の接続線の要素定義にも応答して、論理色情報を各
    接続線の要素定義にそう人するための手段とを含有する
    ことを特徴とする論理シュミレーションシステム。 8、特許請求の範囲第7項に記載の論理シュミレーショ
    ンシステムにして、論理1型の状態がある色で表示され
    、調理0型の状態が他の色で表示されることを特徴とす
    る論理シュミレーションシステム。 9 特許請求の範囲第8項に記載の論理シュミレー7ヨ
    ンシステムにして、論理1型の状態が赤で、論理θ型の
    状態が青で表示されることを特・徴トスル論理シュミレ
    ーノヨンシステム。 10 特許請求の範囲第7項に記載の論理シュミレーシ
    ョンシステムにして、回路要素の不定論理状態と高イン
    ピーダンス状態が異る色で表示されることを特徴とする
    論理シュミレーションシステム。 11、シュミレートされている回路の回路図が表示され
    る論理シュミレーションシステムにして、その回路の要
    素の論理状態が予め定めた色で表示されることを特徴と
    する論理シュミレーションンステム。 12、特許請求の範囲第11項に記載の論理シュミレー
    ションシステムにして、更に、シュミレートされている
    回路の設計上の欠陥を表示する装置を含有子ることを特
    徴とする論理シュミレーションシステム。 1ろ 特許請求の範囲第12項に記載の論理シュミレー
    ションシステムにして、表示される設計上の欠陥が予め
    定めた色を以って表示されることを特徴とする論理シュ
    ミレーションシステム。 14、特許請求の範囲第12項に記載の論理シュミレー
    ションシステムにして、表示される設計上の欠陥が不都
    合な部分の点滅表示によって示されることを特徴とする
    論理シュミレーションシステム。 15、特許請求の範囲第11項に記載の論理シュミレー
    ジョンシステムにして、製造上の欠陥効果を表示する装
    置を含有することを特徴とする論理シュミレーションシ
    ステム。 16 特許請求の範囲第15項に記載の論理シュミレー
    ノヨンシステムにして、表示される製造」二の欠陥効果
    が予め定められた色によって表示されることを特徴とす
    る論理シュミレーションシステム。 17 特許請求の範囲第15項に記載の論理シュミレー
    ションシステムにして、表示される製造上の欠陥効果が
    欠陥を有する信号の点滅によって示されることを特徴と
    する論理シュミレーションシステム。
JP59214082A 1983-10-13 1984-10-12 視覚表示型論理シユミレーシヨン・システム Pending JPS60101673A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB8327350 1983-10-13
GB838327350A GB8327350D0 (en) 1983-10-13 1983-10-13 Cad display system
GB8327718 1983-10-17

Publications (1)

Publication Number Publication Date
JPS60101673A true JPS60101673A (ja) 1985-06-05

Family

ID=10550090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59214082A Pending JPS60101673A (ja) 1983-10-13 1984-10-12 視覚表示型論理シユミレーシヨン・システム

Country Status (2)

Country Link
JP (1) JPS60101673A (ja)
GB (1) GB8327350D0 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6378271A (ja) * 1986-09-20 1988-04-08 Fujitsu Ltd シミユレ−シヨン機能付cad装置
JPS6383840A (ja) * 1986-09-29 1988-04-14 Hitachi Ltd 論理検証支援装置
JPH01181150A (ja) * 1988-01-13 1989-07-19 Nec Corp 論理回路シミュレーションシステム
JPH01281559A (ja) * 1988-05-09 1989-11-13 Mitsubishi Electric Corp インタラクテイブ型回路シミュレーシヨン装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6378271A (ja) * 1986-09-20 1988-04-08 Fujitsu Ltd シミユレ−シヨン機能付cad装置
JPS6383840A (ja) * 1986-09-29 1988-04-14 Hitachi Ltd 論理検証支援装置
JPH0533425B2 (ja) * 1986-09-29 1993-05-19 Hitachi Ltd
JPH01181150A (ja) * 1988-01-13 1989-07-19 Nec Corp 論理回路シミュレーションシステム
JPH01281559A (ja) * 1988-05-09 1989-11-13 Mitsubishi Electric Corp インタラクテイブ型回路シミュレーシヨン装置

Also Published As

Publication number Publication date
GB8327350D0 (en) 1983-11-16

Similar Documents

Publication Publication Date Title
US6871331B1 (en) Combined waveform and data entry apparatus and method for facilitating fast behavioral verification of digital hardware designs
US5105374A (en) Circuit simulator
JPH03116383A (ja) ロジック回路デザインシミュレーションシステム及びロジック回路スモールデザインインクレメントのシミュレーション方法
US5426770A (en) System for automatically determining the logical function of a circuit
US6675366B1 (en) System and method for disabling schematics
US6725449B1 (en) Semiconductor test program debugging apparatus
JPS60101673A (ja) 視覚表示型論理シユミレーシヨン・システム
KR20030039378A (ko) 논리적 하드웨어 테스트 패턴의 자동 생성 방법 및 자동패턴 생성 및 분석용 시스템
US6810508B1 (en) Method for automatically-remapping an HDL netlist to provide compatibility with pre-synthesis behavioral test benches
JP3184023B2 (ja) テストパターンの故障検出率算出方法および装置
JP2964746B2 (ja) プリント板回路の自動検証処理方法
JP3018886B2 (ja) プローブ設定方法
JPH06259246A (ja) プログラム検証方法とその装置
US6618838B1 (en) Method and apparatus for processing an output of a design tool
JPH03116275A (ja) テストパターン作成方法およびその処理システム
JPH0778195A (ja) 回路設計cadにおけるデータ更新方式
JPH05312906A (ja) シミュレーション装置
JPH0727830A (ja) 集積回路のテストパターンの評価装置
JPS59142480A (ja) 論理lsi検査装置
JPH04315069A (ja) 圧縮パターン生成方式
JPH02242376A (ja) 論理回路の作図及びシミュレーション装置
JP2003223474A (ja) Bsクラスタテスト診断率改善システム
JPH11338908A (ja) 回路情報表示装置
Hodgson Teaching Engineering Design Using Computer Workstations
JPH0319085A (ja) 論理設計支援装置