JP2964746B2 - プリント板回路の自動検証処理方法 - Google Patents
プリント板回路の自動検証処理方法Info
- Publication number
- JP2964746B2 JP2964746B2 JP3311209A JP31120991A JP2964746B2 JP 2964746 B2 JP2964746 B2 JP 2964746B2 JP 3311209 A JP3311209 A JP 3311209A JP 31120991 A JP31120991 A JP 31120991A JP 2964746 B2 JP2964746 B2 JP 2964746B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- printed circuit
- simulation
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、スキャン回路を有する
大規模集積回路を搭載するプリント板回路について、ス
キャン回路に関わる回路を計算機によって検証するため
の、プリント板回路の自動検証処理方法に関する。
大規模集積回路を搭載するプリント板回路について、ス
キャン回路に関わる回路を計算機によって検証するため
の、プリント板回路の自動検証処理方法に関する。
【０００２】
【従来の技術と発明が解決しようとする課題】大規模集
積回路（以下においてＬＳＩという）において、ＬＳＩ
内部の回路の診断等を行うために必要な場合には、公知
のスキャン回路をＬＳＩ内に組み込んでいる。
積回路（以下においてＬＳＩという）において、ＬＳＩ
内部の回路の診断等を行うために必要な場合には、公知
のスキャン回路をＬＳＩ内に組み込んでいる。
【０００３】そのようなＬＳＩをプリント板に搭載する
場合には、そのプリント板回路には、所要のＬＳＩの診
断等のために、プリント板の外部から与える信号によっ
て各ＬＳＩのスキャン回路を制御し、スキャン回路から
の出力を取り出すための回路が付加される。
場合には、そのプリント板回路には、所要のＬＳＩの診
断等のために、プリント板の外部から与える信号によっ
て各ＬＳＩのスキャン回路を制御し、スキャン回路から
の出力を取り出すための回路が付加される。
【０００４】図２は、以上のようなスキャン回路を持つ
ＬＳＩを搭載したプリント板回路の例を示し、左側はプ
リント板回路を外部と接続する外部端子であって、スキ
ャン回路に関係する端子としてLA0〜LAn 、RESET、SI及
びSOがあり、それらの端子の信号はSCAN LSIを経て、各
ＬＳＩに分配される。
ＬＳＩを搭載したプリント板回路の例を示し、左側はプ
リント板回路を外部と接続する外部端子であって、スキ
ャン回路に関係する端子としてLA0〜LAn 、RESET、SI及
びSOがあり、それらの端子の信号はSCAN LSIを経て、各
ＬＳＩに分配される。
【０００５】各SCAN LSIではLA0〜LAnの一部をSCAN LSI
自身の選択信号として受け取り、他の一部をデコードし
てチップセレクト(CS)信号とし、残りの部分を各ＬＳＩ
内部のスキャン回路のスキャン・ラッチを選択するアド
レス(ADDRESS) 信号として、他の信号と共に図示のよう
に、ｍ個の各ＬＳＩ(LSI1〜LSIm)に分配するように接続
する。
自身の選択信号として受け取り、他の一部をデコードし
てチップセレクト(CS)信号とし、残りの部分を各ＬＳＩ
内部のスキャン回路のスキャン・ラッチを選択するアド
レス(ADDRESS) 信号として、他の信号と共に図示のよう
に、ｍ個の各ＬＳＩ(LSI1〜LSIm)に分配するように接続
する。
【０００６】なお、図示のその他の信号で、SETはADDRE
SS信号で選択されるラッチのセット／リセットを決める
信号、SIはスキャン・イン、SOはスキャン・アウトの信
号である。
SS信号で選択されるラッチのセット／リセットを決める
信号、SIはスキャン・イン、SOはスキャン・アウトの信
号である。
【０００７】このようなプリント板回路の接続を検証す
る場合には、プリント板回路の論理シミュレーションを
ＬＳＩのスキャン回路を含めて行い、そのためにＬＳＩ
のスキャン回路についての定義や入出力信号の条件の定
義等まで回路設計者によって行う必要がある。
る場合には、プリント板回路の論理シミュレーションを
ＬＳＩのスキャン回路を含めて行い、そのためにＬＳＩ
のスキャン回路についての定義や入出力信号の条件の定
義等まで回路設計者によって行う必要がある。
【０００８】このために、比較的多量の人手を要し、且
つ論理シミュレーションの量も多くて、シミュレーショ
ンに時間がかかり、人手を介するための定義誤り等も生
じ易いという問題がある。
つ論理シミュレーションの量も多くて、シミュレーショ
ンに時間がかかり、人手を介するための定義誤り等も生
じ易いという問題がある。
【０００９】本発明は、ＬＳＩのスキャン回路の検証は
単体で行われているので、そのデータを利用し、プリン
ト板回路のシミュレーションによる検証を、経済的に自
動化したプリント板回路の自動検証処理方法を目的とす
る。
単体で行われているので、そのデータを利用し、プリン
ト板回路のシミュレーションによる検証を、経済的に自
動化したプリント板回路の自動検証処理方法を目的とす
る。
【００１０】
【課題を解決するための手段】図１は、本発明の構成を
示す処理の流れ図である。図はプリント板回路の自動検
証処理方法の構成であって、所定のスキャン回路を有す
る大規模集積回路を搭載するプリント板回路について、
該プリント板回路の所定の論理モデルについて検証す
る。
示す処理の流れ図である。図はプリント板回路の自動検
証処理方法の構成であって、所定のスキャン回路を有す
る大規模集積回路を搭載するプリント板回路について、
該プリント板回路の所定の論理モデルについて検証す
る。
【００１１】定義データ生成処理１では、該大規模集積
回路単体の検証によって得られた検証データと該論理モ
デルを表す論理回路データ３とに基づき、該大規模集積
回路の入出力端子に対応する該論理モデル上の位置を観
測ポイントとして抽出するとともに各観測ポイントの信
号条件を定義した定義データ４を生成する。
回路単体の検証によって得られた検証データと該論理モ
デルを表す論理回路データ３とに基づき、該大規模集積
回路の入出力端子に対応する該論理モデル上の位置を観
測ポイントとして抽出するとともに各観測ポイントの信
号条件を定義した定義データ４を生成する。
【００１２】シミュレーション実行処理５では、定義デ
ータ４を参照して、論理回路データ３に従う該プリント
板回路の論理シミュレーションを実行する。シミュレー
ションにおいては、該プリント板回路を外部に接続する
所要プリント板端子から所要の信号を入力して、該信号
で選択されるべき該大規模集積回路の所要の該観測ポイ
ントに、該信号に起因する信号が到達する状態の該シミ
ュレーションにより、該観測ポイントの信号を当該信号
条件を参照して検査する。
ータ４を参照して、論理回路データ３に従う該プリント
板回路の論理シミュレーションを実行する。シミュレー
ションにおいては、該プリント板回路を外部に接続する
所要プリント板端子から所要の信号を入力して、該信号
で選択されるべき該大規模集積回路の所要の該観測ポイ
ントに、該信号に起因する信号が到達する状態の該シミ
ュレーションにより、該観測ポイントの信号を当該信号
条件を参照して検査する。
【００１３】又当該大規模集積回路のスキャン回路の出
力に該当する所要の該観測ポイントに、当該信号条件に
従う信号を入力して、該信号が所要の該プリント板端子
に出力する状態の該シミュレーションにより、該出力信
号を該入力信号と照合検査し、各該検査結果によって該
論理モデルを検証する処理を、各該大規模集積回路につ
いて順次実行して検証結果６とする。
力に該当する所要の該観測ポイントに、当該信号条件に
従う信号を入力して、該信号が所要の該プリント板端子
に出力する状態の該シミュレーションにより、該出力信
号を該入力信号と照合検査し、各該検査結果によって該
論理モデルを検証する処理を、各該大規模集積回路につ
いて順次実行して検証結果６とする。
【００１４】
【作用】本発明の自動検証処理方法により、ＬＳＩ単体
の論理シミュレーションにおいて作成された検証データ
から、スキャン回路に関する所定の端子（ピン）に関す
るデータを抽出し、プリント回路の論理回路データを参
照して、先に抽出した端子の置かれるプリント板回路上
の点を観測ポイントとして、その位置情報等と、信号極
性等の信号条件とを示す定義データを自動生成する。
の論理シミュレーションにおいて作成された検証データ
から、スキャン回路に関する所定の端子（ピン）に関す
るデータを抽出し、プリント回路の論理回路データを参
照して、先に抽出した端子の置かれるプリント板回路上
の点を観測ポイントとして、その位置情報等と、信号極
性等の信号条件とを示す定義データを自動生成する。
【００１５】この定義データに示される観測ポイントに
ついて、論理回路データによる論理シミュレーションを
実行し、プリント板外部端子からの入力信号が、信号で
指定した所期のＬＳＩの各観測ポイントに、信号条件に
照らして正しい値で到達すれば、そのＬＳＩは正しく動
作するものとする。従ってＬＳＩ内部のシミュレーショ
ンは行わなう必要が無い。
ついて、論理回路データによる論理シミュレーションを
実行し、プリント板外部端子からの入力信号が、信号で
指定した所期のＬＳＩの各観測ポイントに、信号条件に
照らして正しい値で到達すれば、そのＬＳＩは正しく動
作するものとする。従ってＬＳＩ内部のシミュレーショ
ンは行わなう必要が無い。
【００１６】又、ＬＳＩのスキャン回路の出力側につい
ては、その観測ポイントに信号条件に従う信号が現れた
ものとして、プリント板回路の論理シミュレーションを
行い、その信号が所定の外部端子に正しく出力されれば
出力側の検証ができたものとする。
ては、その観測ポイントに信号条件に従う信号が現れた
ものとして、プリント板回路の論理シミュレーションを
行い、その信号が所定の外部端子に正しく出力されれば
出力側の検証ができたものとする。
【００１７】従って、スキャン回路に関するプリント板
回路の検証のために、人手による定義入力を必要とせ
ず、又論理シミュレーションの処理量は縮減される。
回路の検証のために、人手による定義入力を必要とせ
ず、又論理シミュレーションの処理量は縮減される。
【００１８】
【実施例】図３は本発明の実施例を示す処理の流れ図で
あり、ＬＳＩ検証データ２は、検証対象のプリント板に
搭載されている各ＬＳＩのスキャン回路の単体検証の結
果生成されるデータを使用する。
あり、ＬＳＩ検証データ２は、検証対象のプリント板に
搭載されている各ＬＳＩのスキャン回路の単体検証の結
果生成されるデータを使用する。
【００１９】本実施例では、図１の定義データ生成処理
１は、情報摘出処理10と定義データ編集処理11からな
り、情報摘出処理10はＬＳＩ検証データ２とプリント板
回路の論理回路データ３とを入力として、ＬＳＩ検証デ
ータ２から抽出するＬＳＩの所要ピンの識別名（前記図
２の例のADDRESS、CS、SET、SI、SO等）により、論理回
路データ上の観測対象となる点を観測ポイントして選
び、各観測ポイントの入出力ピン名と、信号条件等のデ
ータを入出力ピンデータ12として出力する。
１は、情報摘出処理10と定義データ編集処理11からな
り、情報摘出処理10はＬＳＩ検証データ２とプリント板
回路の論理回路データ３とを入力として、ＬＳＩ検証デ
ータ２から抽出するＬＳＩの所要ピンの識別名（前記図
２の例のADDRESS、CS、SET、SI、SO等）により、論理回
路データ上の観測対象となる点を観測ポイントして選
び、各観測ポイントの入出力ピン名と、信号条件等のデ
ータを入出力ピンデータ12として出力する。
【００２０】定義データ編集処理11は、入出力ピンデー
タ12を入力として、その内容をシミュレーション実行で
効率よく使用できるようにコード化して、所定のシミュ
レーション・テーブル上に編集し、定義データ４とす
る。
タ12を入力として、その内容をシミュレーション実行で
効率よく使用できるようにコード化して、所定のシミュ
レーション・テーブル上に編集し、定義データ４とす
る。
【００２１】又、論理回路データ３についても、シミュ
レーションを効率よく進めることができるように、論理
回路データ編集処理13が論理回路データ３からシミュレ
ーションに必要なデータのみを取り出し、適当なデータ
構造に編集してシミュレーション・テーブル14とする。
レーションを効率よく進めることができるように、論理
回路データ編集処理13が論理回路データ３からシミュレ
ーションに必要なデータのみを取り出し、適当なデータ
構造に編集してシミュレーション・テーブル14とする。
【００２２】シミュレーション実行処理15では、定義デ
ータ４とシミュレーション・テーブル14を入力として、
論理シミュレーションを実行する。この論理シミュレー
ションでは、入力信号についてはプリント板の外部端子
からＬＳＩの入力ピンに設けられた観測ポイントまで、
出力信号についてはＬＳＩの出力ピンに設けられた観測
ポイントから外部端子までの信号の流れをシミュレート
し、ＬＳＩ内部のシミュレーションは行わない。
ータ４とシミュレーション・テーブル14を入力として、
論理シミュレーションを実行する。この論理シミュレー
ションでは、入力信号についてはプリント板の外部端子
からＬＳＩの入力ピンに設けられた観測ポイントまで、
出力信号についてはＬＳＩの出力ピンに設けられた観測
ポイントから外部端子までの信号の流れをシミュレート
し、ＬＳＩ内部のシミュレーションは行わない。
【００２３】即ち、図２のプリント板回路を例として説
明すると、スキャン回路に関係する端子及び観測ポイン
トとしてLA0〜LAn、RESET 、SI、SO、ADDRESS1〜ADDRES
Sm、CS1〜CSm、SET1〜SETm、SI1〜SIm、SO1〜SOm等の情
報が定義データ４及びシミュレーション・テーブル14に
よって与えられている。
明すると、スキャン回路に関係する端子及び観測ポイン
トとしてLA0〜LAn、RESET 、SI、SO、ADDRESS1〜ADDRES
Sm、CS1〜CSm、SET1〜SETm、SI1〜SIm、SO1〜SOm等の情
報が定義データ４及びシミュレーション・テーブル14に
よって与えられている。
【００２４】シミュレーション実行処理15では、第１段
階で入力側について処理し、LA0 〜LAn にアドレスを設
定し、RESET 、SI、SOに適当な値を入力して、スキャン
・イン動作をシミュレートし、LSI1〜LSImの何れか指定
したものの入力の観測ポイントが、所期のスキャン・イ
ン状態になるかを観測する。
階で入力側について処理し、LA0 〜LAn にアドレスを設
定し、RESET 、SI、SOに適当な値を入力して、スキャン
・イン動作をシミュレートし、LSI1〜LSImの何れか指定
したものの入力の観測ポイントが、所期のスキャン・イ
ン状態になるかを観測する。
【００２５】入力の観測ポイントで所期の状態が得られ
れば、ＬＳＩ内部では、指定のスキャン・ラッチにスキ
ャン・インが行われることは、前記のとおり別途既に検
証されているので、内部を更に観測する必要は無い。
れば、ＬＳＩ内部では、指定のスキャン・ラッチにスキ
ャン・インが行われることは、前記のとおり別途既に検
証されているので、内部を更に観測する必要は無い。
【００２６】次に第２段階として、出力側について処理
し、各ＬＳＩのスキャン回路の出力が、正しくプリント
板の外部端子に伝達されることを検証する。これは、前
記のようにして或るアドレスで選択状態にあるスキャン
・ラッチが有るLSIjの、出力側の観測ポイントであるSO
j に信号値（１又は０）を設定して、そのLSIjのアドレ
スを外部端子から与えることにより、SOj に設定した信
号が、外部端子のSOに出力されることを確認する。
し、各ＬＳＩのスキャン回路の出力が、正しくプリント
板の外部端子に伝達されることを検証する。これは、前
記のようにして或るアドレスで選択状態にあるスキャン
・ラッチが有るLSIjの、出力側の観測ポイントであるSO
j に信号値（１又は０）を設定して、そのLSIjのアドレ
スを外部端子から与えることにより、SOj に設定した信
号が、外部端子のSOに出力されることを確認する。
【００２７】以上の処理を各ＬＳＩについて行うことに
より、プリント板回路のスキャン回路に関する検証結果
６が得られる。
より、プリント板回路のスキャン回路に関する検証結果
６が得られる。
【００２８】
【発明の効果】以上の説明から明らかなように本発明に
よれば、スキャン回路を有するＬＳＩを搭載するプリン
ト板回路を検証する計算機処理において、ＬＳＩのスキ
ャン回路の検証データを利用することにより、プリント
板回路の論理シミュレーションによる検証の自動処理
が、経済的で且つ高い信頼度を有する処理として実現さ
れるという著しい工業的効果がある。
よれば、スキャン回路を有するＬＳＩを搭載するプリン
ト板回路を検証する計算機処理において、ＬＳＩのスキ
ャン回路の検証データを利用することにより、プリント
板回路の論理シミュレーションによる検証の自動処理
が、経済的で且つ高い信頼度を有する処理として実現さ
れるという著しい工業的効果がある。
【図１】 本発明の構成を示す処理の流れ図
【図２】 プリント板回路モデルの一例を示す図
【図３】 本発明の実施例を示す処理の流れ図
１ 定義データ生成処理 ２ ＬＳＩ検証データ ３ プリント板論理回路データ ４ 定義データ ５、15 シミュレーション実行処理 ６ 検証結果 10 情報摘出処理 11 定義データ編集処理 12 入出力ピンデータ 13 論理回路データ編集処理 14 シミュレーション・テーブル
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 17/50 G01R 31/28 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (1)
- 【請求項１】 所定のスキャン回路を有する大規模集積
回路を搭載するプリント板回路について、該プリント板
回路の所定の論理モデルについて検証するに際し、 定義データ生成処理は、該大規模集積回路単体の検証に
よって得られた検証データと該論理モデルを表す論理回
路データとに基づき、該大規模集積回路の入出力端子に
対応する該論理モデル上の位置を観測ポイントとして抽
出するとともに各観測ポイントの信号条件を定義した定
義データを生成し、 シミュレーション実行処理は、該定義データを参照し
て、該論理回路データに従う該プリント板回路の論理シ
ミュレーションを実行し、 該プリント板回路を外部に接続する所要プリント板端子
から所要の信号を入力して、該信号で選択されるべき該
大規模集積回路の所要の該観測ポイントに、該信号に起
因する信号が到達する状態の該シミュレーションによ
り、該観測ポイントの信号を当該信号条件を参照して検
査し、 当該大規模集積回路のスキャン回路の出力に該当する所
要の該観測ポイントに、当該信号条件に従う信号を入力
して、該信号が所要の該プリント板端子に出力する状態
の該シミュレーションにより、該出力信号を該入力信号
と照合検査し、各該検査結果によって該論理モデルを検
証する処理を、各該大規模集積回路について順次実行す
るように構成されていることを特徴とするプリント板回
路の自動検証処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3311209A JP2964746B2 (ja) | 1991-11-27 | 1991-11-27 | プリント板回路の自動検証処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3311209A JP2964746B2 (ja) | 1991-11-27 | 1991-11-27 | プリント板回路の自動検証処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05151298A JPH05151298A (ja) | 1993-06-18 |
| JP2964746B2 true JP2964746B2 (ja) | 1999-10-18 |
Family
ID=18014417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3311209A Expired - Lifetime JP2964746B2 (ja) | 1991-11-27 | 1991-11-27 | プリント板回路の自動検証処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2964746B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100732776B1 (ko) * | 2004-04-20 | 2007-06-28 | 박진홍 | 인쇄회로기판 설계를 위한 실험장치 |
-
1991
- 1991-11-27 JP JP3311209A patent/JP2964746B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 室井克信、外４名、"スキャン設計された大規模論理回路に対する階層的論理設計ルール検証方式"、情報処理学会全国大会講演論文集、情報処理学会、１９８５年３月、Ｖｏｌ．３０、Ｎｏ．３、ｐ．１９９１〜１９９２ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05151298A (ja) | 1993-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6754862B1 (en) | Gaining access to internal nodes in a PLD | |
| US5633812A (en) | Fault simulation of testing for board circuit failures | |
| EP0508620B1 (en) | Method and System for automatically determing the logical function of a circuit | |
| JPH0618635A (ja) | モデルのパターンマッチングに基づくプリント回路基板のための機能テストの生成方法 | |
| JP3262281B2 (ja) | 電子回路の試験方法と試験装置 | |
| CN114266210A (zh) | 芯片ate测试中的wgl文件处理方法及应用 | |
| JP2964746B2 (ja) | プリント板回路の自動検証処理方法 | |
| JP3249040B2 (ja) | スキャンテスト装置 | |
| US6944837B2 (en) | System and method for evaluating an integrated circuit design | |
| JPH1048300A (ja) | 個別テストプログラム作成方式 | |
| JP2000019224A (ja) | プリント回路基板のテスト方法 | |
| JP2837703B2 (ja) | 故障診断装置 | |
| JPS6126243A (ja) | Ｌｓｉア−トワ−クデ−タの回路接続照合出力装置 | |
| JPH10198717A (ja) | バウンダリスキャン対応集積回路の設計支援装置 | |
| GB2184555A (en) | Assembling a module library for the generation of a PCB test program | |
| Rajsuman | Extending EDA environment from design to test | |
| Rolince et al. | Next generation functional test program development system | |
| JPH09304478A (ja) | 検査データ生成方法及び装置 | |
| JPH05119117A (ja) | Ｉｃパツケージテスト方式 | |
| de Jong | Boundary scan test used at board level: moving towards reality | |
| JPS6320543A (ja) | 論理シミユレ−シヨン方式 | |
| JPS6398042A (ja) | シミユレ−シヨン方法 | |
| JPH08286941A (ja) | バスファイトチェック方法及び装置 | |
| JPH0713655B2 (ja) | 集積回路のテスト方法 | |
| JPH0540151A (ja) | スキヤン経路故障診断法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990713 |