JP3249040B2 - スキャンテスト装置 - Google Patents
スキャンテスト装置Info
- Publication number
- JP3249040B2 JP3249040B2 JP31663095A JP31663095A JP3249040B2 JP 3249040 B2 JP3249040 B2 JP 3249040B2 JP 31663095 A JP31663095 A JP 31663095A JP 31663095 A JP31663095 A JP 31663095A JP 3249040 B2 JP3249040 B2 JP 3249040B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- scan
- information
- address information
- test pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318569—Error indication, logging circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はデバイスのスキャン
テストを行なうスキャンテスト装置に関する。
テストを行なうスキャンテスト装置に関する。
【０００２】
【従来の技術】近年、デバイスの高機能化や表面実装の
高密度化に伴って、デバイス実装ボードの動作試験や実
装されたデバイス単体のテストを行うことが困難となっ
ている。特に、動作解析においては高価なインサーキッ
トテスタを用いることは費用的な面からも困難となって
いる。スキャンテストシステムはスキャン設計されたデ
バイスおよびＩＥＥＥ標準１１４９．１ａのアーキテク
チャに従ってスキャン設計されたデバイスを対象に用い
られるもので、１つないしは２つ以上のデバイスに設け
られたスキャンフリップフロップをスキャンチェーンに
より結んだスキャンパスを形成することにより、特定の
デバイスもしくは各デバイスの動作をコネクタ出力より
出力される不良解析情報（以下、スキャンデータログと
称する）により確認することができる。
高密度化に伴って、デバイス実装ボードの動作試験や実
装されたデバイス単体のテストを行うことが困難となっ
ている。特に、動作解析においては高価なインサーキッ
トテスタを用いることは費用的な面からも困難となって
いる。スキャンテストシステムはスキャン設計されたデ
バイスおよびＩＥＥＥ標準１１４９．１ａのアーキテク
チャに従ってスキャン設計されたデバイスを対象に用い
られるもので、１つないしは２つ以上のデバイスに設け
られたスキャンフリップフロップをスキャンチェーンに
より結んだスキャンパスを形成することにより、特定の
デバイスもしくは各デバイスの動作をコネクタ出力より
出力される不良解析情報（以下、スキャンデータログと
称する）により確認することができる。
【０００３】従来のスキャンテストシステムにおいて、
スキャンデータログの出力内容としては、テストパター
ンに対する応答結果としての出力データであり、不良発
生箇所に関する具体的なデータとしては不良発生アドレ
スで示される。
スキャンデータログの出力内容としては、テストパター
ンに対する応答結果としての出力データであり、不良発
生箇所に関する具体的なデータとしては不良発生アドレ
スで示される。
【０００４】
【発明が解決しようとする課題】上述した従来より行わ
れているスキャンテストシステムは、テストパターンに
関するデータしか得ることができず、また、得られる情
報も不良発生アドレスとして示されるものであるため、
以下に記すような問題点がある。スキャンテストを行う
場合、実際に得たい情報としては、 （１）どこのスキャンチェーンで発生した不良か （２）どこのスキャンフリップフロップで発生した不良
か という、不良が実際に発生した箇所の情報である。従来
は上述したように不良発生アドレスとして表わされるた
め、不良発生箇所の特定は、テストパターンと、スキャ
ンテストシステムとは別情報として外部に設けられたテ
ストパターンをどのように入力したかを示す履歴情報
と、出力された不良発生アドレスから上記（１），
（２）を特定する作業を行う必要があり、この特定作業
に多大な工数と手間がかかり、時間がかかるという問題
点がある。
れているスキャンテストシステムは、テストパターンに
関するデータしか得ることができず、また、得られる情
報も不良発生アドレスとして示されるものであるため、
以下に記すような問題点がある。スキャンテストを行う
場合、実際に得たい情報としては、 （１）どこのスキャンチェーンで発生した不良か （２）どこのスキャンフリップフロップで発生した不良
か という、不良が実際に発生した箇所の情報である。従来
は上述したように不良発生アドレスとして表わされるた
め、不良発生箇所の特定は、テストパターンと、スキャ
ンテストシステムとは別情報として外部に設けられたテ
ストパターンをどのように入力したかを示す履歴情報
と、出力された不良発生アドレスから上記（１），
（２）を特定する作業を行う必要があり、この特定作業
に多大な工数と手間がかかり、時間がかかるという問題
点がある。
【０００５】また、デバイスの回路設計するときに、設
計した回路の動作をＣＡＤでシミュレーションし、また
実際に作製したデバイスの動作をスキャンテストにより
確認し、これらの動作が一致するかを確認することが行
われる。ＣＡＤによりシミュレーションを行う場合、通
常、時間軸によりデバイスの遷移状態が表示される。従
来のスキャンテストシステムでは不良発生アドレスとし
てのみ出力されないため、「アドレス」と「時刻」とい
う異なるパラメータによるデータを比較しなければなら
ず、両者の同時刻における波形比較などが困難であり、
不良解析が困難であるという問題点がある。本発明は上
述したような従来の技術が有する問題点に鑑みてなされ
たものであって、スキャンテストを行ったときの不良解
析を迅速に行うことのできるスキャンテスト装置を実現
することを目的とする。
計した回路の動作をＣＡＤでシミュレーションし、また
実際に作製したデバイスの動作をスキャンテストにより
確認し、これらの動作が一致するかを確認することが行
われる。ＣＡＤによりシミュレーションを行う場合、通
常、時間軸によりデバイスの遷移状態が表示される。従
来のスキャンテストシステムでは不良発生アドレスとし
てのみ出力されないため、「アドレス」と「時刻」とい
う異なるパラメータによるデータを比較しなければなら
ず、両者の同時刻における波形比較などが困難であり、
不良解析が困難であるという問題点がある。本発明は上
述したような従来の技術が有する問題点に鑑みてなされ
たものであって、スキャンテストを行ったときの不良解
析を迅速に行うことのできるスキャンテスト装置を実現
することを目的とする。
【０００６】
【課題を解決するための手段】本発明のスキャンテスト
装置は、テストパターンに基づいて試験装置を動作さ
せ、フェイルが発生したときの前記テストパターンのア
ドレス情報をテスト結果として出力するスキャンテスト
装置において、アドレスに対応するスキャンフリップフ
ロップ名が記述された回路情報を記憶する記憶手段を具
備し、本発明の他の形態によるスキャンテスト装置は、
テスト結果としてフェイルが発生したときのアドレス情
報とともに、該アドレス情報に対応して前記記憶手段に
記憶されているスキャンフリップフロップ名を出力させ
る制御装置を有することを特徴とする。
装置は、テストパターンに基づいて試験装置を動作さ
せ、フェイルが発生したときの前記テストパターンのア
ドレス情報をテスト結果として出力するスキャンテスト
装置において、アドレスに対応するスキャンフリップフ
ロップ名が記述された回路情報を記憶する記憶手段を具
備し、本発明の他の形態によるスキャンテスト装置は、
テスト結果としてフェイルが発生したときのアドレス情
報とともに、該アドレス情報に対応して前記記憶手段に
記憶されているスキャンフリップフロップ名を出力させ
る制御装置を有することを特徴とする。
【０００７】テストパターンに基づいて試験装置を動作
させ、フェイルが発生したときの前記テストパターンの
アドレス情報をテスト結果として出力するスキャンテス
ト装置において、アドレスに対応するスキャンチェーン
名が記述された回路情報を記憶する記憶手段を具備し、
テスト結果としてフェイルが発生したときのアドレス情
報とともに、該アドレス情報に対応して前記記憶手段に
記憶されているスキャンチェーン名を出力させる制御装
置を有することを特徴とする。本発明のさらに他の形態
によるスキャンテスト装置は、テストパターンに基づい
て試験装置を動作させ、フェイルが発生したときの前記
テストパターンのアドレス情報をテスト結果として出力
するスキャンテスト装置において、フェイルが発生した
ときに出力されるアドレス情報の出力アドレス範囲を記
憶する記憶手段を具備し、フェイルが発生したときのア
ドレス情報のうち、前記記憶手段に記憶されているアド
レス範囲内のアドレス情報のみをテスト結果として出力
させる制御装置を有することを特徴とする。
させ、フェイルが発生したときの前記テストパターンの
アドレス情報をテスト結果として出力するスキャンテス
ト装置において、アドレスに対応するスキャンチェーン
名が記述された回路情報を記憶する記憶手段を具備し、
テスト結果としてフェイルが発生したときのアドレス情
報とともに、該アドレス情報に対応して前記記憶手段に
記憶されているスキャンチェーン名を出力させる制御装
置を有することを特徴とする。本発明のさらに他の形態
によるスキャンテスト装置は、テストパターンに基づい
て試験装置を動作させ、フェイルが発生したときの前記
テストパターンのアドレス情報をテスト結果として出力
するスキャンテスト装置において、フェイルが発生した
ときに出力されるアドレス情報の出力アドレス範囲を記
憶する記憶手段を具備し、フェイルが発生したときのア
ドレス情報のうち、前記記憶手段に記憶されているアド
レス範囲内のアドレス情報のみをテスト結果として出力
させる制御装置を有することを特徴とする。
【０００８】本発明のさらに他の形態によるスキャンテ
スト装置は、テストパターンに基づいて試験装置を動作
させ、フェイルが発生したときの前記テストパターンの
アドレス情報をテスト結果として出力するスキャンテス
ト装置において、フェイルが発生したときの時刻データ
を記憶する記憶手段を具備し、テストパターンの実行順
序とテストパターンが実行されるテストレートおよびア
ドレス情報によりフェイルデータが発生したときの開始
からの時間を演算して前記記憶手段にアドレス情報とと
もに記憶させ、テスト結果としてフェイルが発生したと
きのアドレス情報とともに、該アドレス情報に対応して
前記記憶手段に記憶されている時間を出力させる制御装
置を有することを特徴とする。
スト装置は、テストパターンに基づいて試験装置を動作
させ、フェイルが発生したときの前記テストパターンの
アドレス情報をテスト結果として出力するスキャンテス
ト装置において、フェイルが発生したときの時刻データ
を記憶する記憶手段を具備し、テストパターンの実行順
序とテストパターンが実行されるテストレートおよびア
ドレス情報によりフェイルデータが発生したときの開始
からの時間を演算して前記記憶手段にアドレス情報とと
もに記憶させ、テスト結果としてフェイルが発生したと
きのアドレス情報とともに、該アドレス情報に対応して
前記記憶手段に記憶されている時間を出力させる制御装
置を有することを特徴とする。
【０００９】上記のように構成される本発明のスキャン
テスト装置においては、スキャンテストの結果としてア
ドレス情報とともに、スキャンフリップフロップ名、ス
キャンチェーン名、フェイル発生時刻等が出力される。
また、出力するアドレス範囲を制限するものにおいて
は、必要な領域のみのテスト結果が出力されるので解析
を効率よく行うことができる。
テスト装置においては、スキャンテストの結果としてア
ドレス情報とともに、スキャンフリップフロップ名、ス
キャンチェーン名、フェイル発生時刻等が出力される。
また、出力するアドレス範囲を制限するものにおいて
は、必要な領域のみのテスト結果が出力されるので解析
を効率よく行うことができる。
【００１０】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。図１は本発明によるスキャンテ
スト装置の一実施例の構成を示す図である。本実施例は
制御部１０２および処理部１０３から構成される制御装
置としてのソフトウェアモジュール１０１、試験装置１
０４、入力装置１０５、記憶装置１０６、出力装置１０
７およびスキャンデータログ１０８より構成されてい
る。ソフトウェアモジュール１０１を構成する制御部１
０２は試験装置１０４に対するテストプログラムの起
動、テストパターンのスタート、あるいはフェイルデー
タを読み込む等の試験装置１０４に対する制御を行い、
処理部１０３は入力装置１０５の入力内容、記憶装置１
０６の記憶内容および試験装置１０４の動作結果に応じ
てスキャンデータログ１０８を作成し、その結果を表示
装置またはプリンタプリンタ等の出力装置１０７へ出力
する。
面を参照して説明する。図１は本発明によるスキャンテ
スト装置の一実施例の構成を示す図である。本実施例は
制御部１０２および処理部１０３から構成される制御装
置としてのソフトウェアモジュール１０１、試験装置１
０４、入力装置１０５、記憶装置１０６、出力装置１０
７およびスキャンデータログ１０８より構成されてい
る。ソフトウェアモジュール１０１を構成する制御部１
０２は試験装置１０４に対するテストプログラムの起
動、テストパターンのスタート、あるいはフェイルデー
タを読み込む等の試験装置１０４に対する制御を行い、
処理部１０３は入力装置１０５の入力内容、記憶装置１
０６の記憶内容および試験装置１０４の動作結果に応じ
てスキャンデータログ１０８を作成し、その結果を表示
装置またはプリンタプリンタ等の出力装置１０７へ出力
する。
【００１１】図２は図１に示した実施例における各種情
報の流れを示す図であり、入力装置１０５への入力情
報、スキャンデータログ１０８としての出力情報および
記憶装置１０６の記憶内容が示されている。入力装置１
０５への入力情報としては、試験装置１０４のテストパ
ターン２０１、スキャンフリップフロップ名がアドレス
に対応して記述された回路情報２０２、スキャンチェー
ンがアドレスに対応して記述された回路情報２０３およ
びスキャン結果の取得範囲を示す取得範囲指定２０４が
ある。記憶装置１０６の記憶内容としてはテストパター
ン２０１および取得範囲指定２０４それぞれの入力内容
であるテストパターン情報２０７および取得範囲情報２
０８があり、これらの記憶内容は入力内容に応じて書き
換えられる。また、各入力情報に応じて試験装置１０４
に対して行った試験結果に基づいて作成されるスキャン
データログ１０８としては、従来からの記述内容に沿っ
たスキャンデータログ１（２０６-１）および時刻デー
タ２０６-２（図３参照）と、これらの各データにさら
に情報が付加されたスキャンデータログ２（２０５）が
ある。
報の流れを示す図であり、入力装置１０５への入力情
報、スキャンデータログ１０８としての出力情報および
記憶装置１０６の記憶内容が示されている。入力装置１
０５への入力情報としては、試験装置１０４のテストパ
ターン２０１、スキャンフリップフロップ名がアドレス
に対応して記述された回路情報２０２、スキャンチェー
ンがアドレスに対応して記述された回路情報２０３およ
びスキャン結果の取得範囲を示す取得範囲指定２０４が
ある。記憶装置１０６の記憶内容としてはテストパター
ン２０１および取得範囲指定２０４それぞれの入力内容
であるテストパターン情報２０７および取得範囲情報２
０８があり、これらの記憶内容は入力内容に応じて書き
換えられる。また、各入力情報に応じて試験装置１０４
に対して行った試験結果に基づいて作成されるスキャン
データログ１０８としては、従来からの記述内容に沿っ
たスキャンデータログ１（２０６-１）および時刻デー
タ２０６-２（図３参照）と、これらの各データにさら
に情報が付加されたスキャンデータログ２（２０５）が
ある。
【００１２】図３はソフトウェアモジュール１０１の構
成を示す図であり、以下にソフトウェアモジュール１０
１について図３を参照して説明する。ソフトウェアモジ
ュール１０１はテストパターン情報抽出モジュール３０
１、取得範囲情報取得モジュール３０２、スキャンデー
タログ１生成モジュール３０３およびスキャンデータロ
グ２生成モジュール３０４の４つのモジュ―ルで構成さ
れる。以下に各モジュールの動作について説明する。テストパターン情報抽出モジュール３０１ テストパターン情報抽出モジュール３０１はテストパタ
ーン２０１（図２参照）とスキャンチェーンに関する回
路情報２０３（図２参照）を読み込み、テストパターン
情報２０７を作成する。スキャンチェーンに関する回路
情報２０３としては、 （１）ＢＳＤＬに基づいて記述した回路情報およびＢＳ
ＤＬでは記述出来ないが本発明によるスキャン解析に必
要な、テストパターンによるテストに使用されるデバイ
スの端子に関する情報、時刻に関する情報等を記述した
付属回路情報から構成された回路情報。
成を示す図であり、以下にソフトウェアモジュール１０
１について図３を参照して説明する。ソフトウェアモジ
ュール１０１はテストパターン情報抽出モジュール３０
１、取得範囲情報取得モジュール３０２、スキャンデー
タログ１生成モジュール３０３およびスキャンデータロ
グ２生成モジュール３０４の４つのモジュ―ルで構成さ
れる。以下に各モジュールの動作について説明する。テストパターン情報抽出モジュール３０１ テストパターン情報抽出モジュール３０１はテストパタ
ーン２０１（図２参照）とスキャンチェーンに関する回
路情報２０３（図２参照）を読み込み、テストパターン
情報２０７を作成する。スキャンチェーンに関する回路
情報２０３としては、 （１）ＢＳＤＬに基づいて記述した回路情報およびＢＳ
ＤＬでは記述出来ないが本発明によるスキャン解析に必
要な、テストパターンによるテストに使用されるデバイ
スの端子に関する情報、時刻に関する情報等を記述した
付属回路情報から構成された回路情報。
【００１３】（２）ＢＳＤＬを含まず、本発明によるス
キャン解析に必要な、テストパターンによるテストに使
用されるデバイスの端子に関する情報、時刻に関する情
報等をすべて記述した付属回路情報のみから構成される
回路情報。 （３）本発明によるスキャン解析に必要な、テストパタ
ーンによるテストに使用されるデバイスの端子に関する
情報、時刻に関する情報等がすべてテストパターン内に
スキャンコメントとして直接記述されたテストパターン
のみから構成される回路情報。のいずれかが入力され
る。テストパターン情報２０７は、テストパターンの各
種アドレス情報、テストレート切替えのタイミング情
報、パターンカウント情報、そしてテストパターンとス
キャンチェーンの対応情報などで構成される。ここで作
成されたテストパターン情報は他のモジュールにおいて
重要な意味を持ち、他の多くの処理におけるリファレン
スとなる。
キャン解析に必要な、テストパターンによるテストに使
用されるデバイスの端子に関する情報、時刻に関する情
報等をすべて記述した付属回路情報のみから構成される
回路情報。 （３）本発明によるスキャン解析に必要な、テストパタ
ーンによるテストに使用されるデバイスの端子に関する
情報、時刻に関する情報等がすべてテストパターン内に
スキャンコメントとして直接記述されたテストパターン
のみから構成される回路情報。のいずれかが入力され
る。テストパターン情報２０７は、テストパターンの各
種アドレス情報、テストレート切替えのタイミング情
報、パターンカウント情報、そしてテストパターンとス
キャンチェーンの対応情報などで構成される。ここで作
成されたテストパターン情報は他のモジュールにおいて
重要な意味を持ち、他の多くの処理におけるリファレン
スとなる。
【００１４】取得範囲情報取得モジュール３０２ 取得範囲情報取得モジュール３０２は、テストパターン
における任意の範囲のフェイル取得指定を処理する。そ
の指定はスキャンチェーン名で行なえるところに特徴が
あり、更にそのスキャンチェーン内の所定の位置での指
定も可能となっている。テストパターンはスキャンチェ
ーンに関する情報を持たないために、通常このような指
定は出来ないのであるが、先に作成したテストパターン
情報にはテストパターンとスキャンチェーンの対応情報
を持たせているのでこのような方法を実現出来る。ここ
で作成する取得範囲情報２０８とは後述する、スキャン
データログ１作成モジュール３０３において試験装置１
０４（図１参照）を制御する際の効率化を考慮し、取得
範囲指定２０４（図２参照）として入力されたスキャン
チェーン名や位置情報をテストパターンのアドレス情報
に変換したものである。
における任意の範囲のフェイル取得指定を処理する。そ
の指定はスキャンチェーン名で行なえるところに特徴が
あり、更にそのスキャンチェーン内の所定の位置での指
定も可能となっている。テストパターンはスキャンチェ
ーンに関する情報を持たないために、通常このような指
定は出来ないのであるが、先に作成したテストパターン
情報にはテストパターンとスキャンチェーンの対応情報
を持たせているのでこのような方法を実現出来る。ここ
で作成する取得範囲情報２０８とは後述する、スキャン
データログ１作成モジュール３０３において試験装置１
０４（図１参照）を制御する際の効率化を考慮し、取得
範囲指定２０４（図２参照）として入力されたスキャン
チェーン名や位置情報をテストパターンのアドレス情報
に変換したものである。
【００１５】スキャンデータログ１作成モジュール３０
３ スキャンデータログ１作成モジュール３０３は、取得範
囲情報２０８に示される範囲にて試験装置１０４を制御
して実際にテストプログラムを実行し、その結果のフェ
イルデータを受けてスキャンフリップフロップの特定を
行ない、スキャンデータログ１（２０６-１）および時
刻データ２０６-２を作成する。試験により得られるフ
ェイルデータはテストパターンのアドレスでの表現でし
かない。このデータを使い、テストパターン情報２０７
のテストパターンとスキャンチェーンの対応情報を参照
して、スキャンチェーン名とスキャンフリップフロップ
の特定を行なう。また、すべてのフェイルデータを取得
出来るように、テストパターンを実行したときの試験装
置のフェイルデータを記憶するフェイルメモリの記憶内
容をテストパターンを実行する度に順次他の記憶装置に
転送し、何度も繰り返しテストパターンを実行してフェ
イルメモリが扱うフェイルデータの取得範囲を少しずつ
ずらしている。このようにして、取得したいすべてのフ
ェイルデータを読み込み、スキャンフリップフロップの
特定を行ないスキャンデータログ１を作成する。ここで
作成されるスキャンデータログ１は試験装置を制御しな
がらの作成になるので、試験装置の占有を避けるために
スキャンデータログとして作成出来る最小セットの形式
をとらせている。スキャンフリップフロップを特定する
ことは試験装置からフェイルデータを読み込む本モジュ
ールにおいて行われる。また、同時に、時刻情報の算出
のために必要な時刻の基本データの作成も行なう。
３ スキャンデータログ１作成モジュール３０３は、取得範
囲情報２０８に示される範囲にて試験装置１０４を制御
して実際にテストプログラムを実行し、その結果のフェ
イルデータを受けてスキャンフリップフロップの特定を
行ない、スキャンデータログ１（２０６-１）および時
刻データ２０６-２を作成する。試験により得られるフ
ェイルデータはテストパターンのアドレスでの表現でし
かない。このデータを使い、テストパターン情報２０７
のテストパターンとスキャンチェーンの対応情報を参照
して、スキャンチェーン名とスキャンフリップフロップ
の特定を行なう。また、すべてのフェイルデータを取得
出来るように、テストパターンを実行したときの試験装
置のフェイルデータを記憶するフェイルメモリの記憶内
容をテストパターンを実行する度に順次他の記憶装置に
転送し、何度も繰り返しテストパターンを実行してフェ
イルメモリが扱うフェイルデータの取得範囲を少しずつ
ずらしている。このようにして、取得したいすべてのフ
ェイルデータを読み込み、スキャンフリップフロップの
特定を行ないスキャンデータログ１を作成する。ここで
作成されるスキャンデータログ１は試験装置を制御しな
がらの作成になるので、試験装置の占有を避けるために
スキャンデータログとして作成出来る最小セットの形式
をとらせている。スキャンフリップフロップを特定する
ことは試験装置からフェイルデータを読み込む本モジュ
ールにおいて行われる。また、同時に、時刻情報の算出
のために必要な時刻の基本データの作成も行なう。
【００１６】スキャンデータログ２作成モジュール３０
４ スキャンデータログ２作成モジュール３０４はスキャン
データログ１に付加情報を付けたものである。付加情報
としては、テストパターンのアドレス情報、時刻情報、
スキャンフリップフロップ名やスキャンセル論理名など
であり、これらは、スキャンデータログ１２０６-
１）、時刻データ２０６-２およびスキャンフリップフ
ロップリスト２０２を参照することにより作成され、付
加される。時刻データ２０６-２としては、テストパタ
ーンの実行順序とテストパターンが実行されるテストレ
ート等が上げられ、これにより、フェイルデータが発生
したときの開始からの時間を演算することが可能となっ
ている。従来、デバイスの不良解析に論理シミュレーシ
ョンとの比較を行なう際、シミュレーション側は時刻を
べ−スに考えるのに対し、試験装置側はテストパターン
のアドレス情報しか持たず、両者の対比を行なうのに基
本となる共通のパラメータがなく非常に手間がかかって
いたが、本実施例においては時刻情報が付加されること
によりの、フェイルデータの発生筒所を時刻で表すこと
によってこの問題が解決されている。また、スキャンフ
リップフロップ名やスキャンセル名の付加は、外部に設
けられた第３の解析装置がこれらの名称を入力情報とす
る場合に、不良情報の受渡しを直接行なうことが可能に
なり、不良解析の効率がよくなる。
４ スキャンデータログ２作成モジュール３０４はスキャン
データログ１に付加情報を付けたものである。付加情報
としては、テストパターンのアドレス情報、時刻情報、
スキャンフリップフロップ名やスキャンセル論理名など
であり、これらは、スキャンデータログ１２０６-
１）、時刻データ２０６-２およびスキャンフリップフ
ロップリスト２０２を参照することにより作成され、付
加される。時刻データ２０６-２としては、テストパタ
ーンの実行順序とテストパターンが実行されるテストレ
ート等が上げられ、これにより、フェイルデータが発生
したときの開始からの時間を演算することが可能となっ
ている。従来、デバイスの不良解析に論理シミュレーシ
ョンとの比較を行なう際、シミュレーション側は時刻を
べ−スに考えるのに対し、試験装置側はテストパターン
のアドレス情報しか持たず、両者の対比を行なうのに基
本となる共通のパラメータがなく非常に手間がかかって
いたが、本実施例においては時刻情報が付加されること
によりの、フェイルデータの発生筒所を時刻で表すこと
によってこの問題が解決されている。また、スキャンフ
リップフロップ名やスキャンセル名の付加は、外部に設
けられた第３の解析装置がこれらの名称を入力情報とす
る場合に、不良情報の受渡しを直接行なうことが可能に
なり、不良解析の効率がよくなる。
【００１７】次に、上述した各モジュールでの具体的な
動作について説明する。図４乃至図７のそれぞれは、テ
ストパターン情報抽出モジュール３０１、取得範囲情報
取得モジュール３０２、スキャンデータログ１生成モジ
ュール３０３およびスキャンデータログ２生成モジュー
ル３０４の動作を示すフローチャートである。まず、テ
ストパターン情報抽出モジュール３０１の動作について
図４を参照して説明する。上述したようにテストパター
ン情報抽出モジュール３０１に与えられる回路情報とし
ては、ＢＳＤＬに基づいて記述した回路情報、付属回路
情報またはテストパターン内にスキャンコメントとして
記述されたものがある。回路情報がＢＳＤＬや付属情報
で与えられた場合には、付属情報を読み込んで解析する
（ステップＳ４０１）。次に、テストパターンを１パタ
ーンステップずつ読み込む。回路情報がスキャンコメン
トで与えられる場合にはここで解析される（ステップＳ
４０２）。与えられ、もしくは解析により得られた回路
情報に基づいたテストパターンを構成する情報として、
テストパターンの各種アドレス情報、テストレート切替
えのタイミングに関する情報、パターンカウント情報な
どを、テストパターン情報２０７として書き込む（ステ
ップＳ４０３）。
動作について説明する。図４乃至図７のそれぞれは、テ
ストパターン情報抽出モジュール３０１、取得範囲情報
取得モジュール３０２、スキャンデータログ１生成モジ
ュール３０３およびスキャンデータログ２生成モジュー
ル３０４の動作を示すフローチャートである。まず、テ
ストパターン情報抽出モジュール３０１の動作について
図４を参照して説明する。上述したようにテストパター
ン情報抽出モジュール３０１に与えられる回路情報とし
ては、ＢＳＤＬに基づいて記述した回路情報、付属回路
情報またはテストパターン内にスキャンコメントとして
記述されたものがある。回路情報がＢＳＤＬや付属情報
で与えられた場合には、付属情報を読み込んで解析する
（ステップＳ４０１）。次に、テストパターンを１パタ
ーンステップずつ読み込む。回路情報がスキャンコメン
トで与えられる場合にはここで解析される（ステップＳ
４０２）。与えられ、もしくは解析により得られた回路
情報に基づいたテストパターンを構成する情報として、
テストパターンの各種アドレス情報、テストレート切替
えのタイミングに関する情報、パターンカウント情報な
どを、テストパターン情報２０７として書き込む（ステ
ップＳ４０３）。
【００１８】読み込んだテストパターンを解析し、デバ
イスが現在どの状態にあるのかを決定する。回路情報と
してＢＳＤＬが与えられている場合には、ＴＡＰコント
ローラ状態遥移図に従いテストパターンを追跡する（ス
テップＳ４０４）。続いて、ステップＳ４０１もしくは
ステップＳ４０２にて読み込んだ回路情報を基に、テス
トパターンのアドレス情報とスキャンチェーンの対応情
報を作成し、テストパターン情報２０７として書き込む
（ステップＳ４０５）。この後、テストパターン２０１
の全パターンについてステップＳ４０２〜Ｓ４０５の処
理が終了したかを確認し、終了していなければステップ
Ｓ４０２に戻って上記の各動作を繰り返す（ステップＳ
４０６）。次に、図５を参照して取得範囲情報取得モジ
ュール３０２の動作について説明する。
イスが現在どの状態にあるのかを決定する。回路情報と
してＢＳＤＬが与えられている場合には、ＴＡＰコント
ローラ状態遥移図に従いテストパターンを追跡する（ス
テップＳ４０４）。続いて、ステップＳ４０１もしくは
ステップＳ４０２にて読み込んだ回路情報を基に、テス
トパターンのアドレス情報とスキャンチェーンの対応情
報を作成し、テストパターン情報２０７として書き込む
（ステップＳ４０５）。この後、テストパターン２０１
の全パターンについてステップＳ４０２〜Ｓ４０５の処
理が終了したかを確認し、終了していなければステップ
Ｓ４０２に戻って上記の各動作を繰り返す（ステップＳ
４０６）。次に、図５を参照して取得範囲情報取得モジ
ュール３０２の動作について説明する。
【００１９】取得範囲指定２０４の指定内容としては以
下の４種類の情報が必要となる。 （１）実行するテストプログラム名 （２）作成するスキャンデータログ１のファイル名 （３）テストプログラム内のテスト番号 （４）フェイルデータの取得範囲 取得範囲情報取得モジュール３０２は動作が開始される
と、まず、取得範囲指定２０４を１命令読み込み（ステ
ップＳ５０１）、読み込んだ命令の種類を確認する（ス
テップＳ５０２）。読み込んだ命令がテストプログラム
名の指定であれば、読み込んだテストプログラム名をそ
のまま取得範囲情報２０８のテストプラグラム名として
指定する（ステップＳ５０３）。
下の４種類の情報が必要となる。 （１）実行するテストプログラム名 （２）作成するスキャンデータログ１のファイル名 （３）テストプログラム内のテスト番号 （４）フェイルデータの取得範囲 取得範囲情報取得モジュール３０２は動作が開始される
と、まず、取得範囲指定２０４を１命令読み込み（ステ
ップＳ５０１）、読み込んだ命令の種類を確認する（ス
テップＳ５０２）。読み込んだ命令がテストプログラム
名の指定であれば、読み込んだテストプログラム名をそ
のまま取得範囲情報２０８のテストプラグラム名として
指定する（ステップＳ５０３）。
【００２０】読み込んだ命令がスキャンデータログ名の
指定であれば、読み込んだスキャンデータログ名をその
まま取得範囲情報２０８のスキャンデータログ名として
指定する（ステップＳ５０４）。読み込んだ命令がテス
ト番号の指定であれば、読み込んだテスト番号に対応し
てテストパターン情報２０７に記憶されているテストパ
ターン情報ファイルを読み込んで取得範囲情報２０８に
書き込む（ステップＳ５０５）。読み込んだ命令が取得
範囲の指定であれば、スキャンチェーン名やスキャンチ
ェーン内の位置情報で記述された取得内容をテストパタ
ーンのアドレス情報に変換する（ステップＳ５０６）。
この後、取得範囲指令２０４の全命令について作業を行
ったかを確認し、終了していなければステップＳ５０１
に戻って上記の各動作を繰り返す（ステップＳ５０
７）。
指定であれば、読み込んだスキャンデータログ名をその
まま取得範囲情報２０８のスキャンデータログ名として
指定する（ステップＳ５０４）。読み込んだ命令がテス
ト番号の指定であれば、読み込んだテスト番号に対応し
てテストパターン情報２０７に記憶されているテストパ
ターン情報ファイルを読み込んで取得範囲情報２０８に
書き込む（ステップＳ５０５）。読み込んだ命令が取得
範囲の指定であれば、スキャンチェーン名やスキャンチ
ェーン内の位置情報で記述された取得内容をテストパタ
ーンのアドレス情報に変換する（ステップＳ５０６）。
この後、取得範囲指令２０４の全命令について作業を行
ったかを確認し、終了していなければステップＳ５０１
に戻って上記の各動作を繰り返す（ステップＳ５０
７）。
【００２１】次に、図６を参照してスキャンデータログ
１生成モジュール３０３の動作について説明する。動作
が開始されると、取得範囲情報２０８からテストプログ
ラムを読み込んで、実行する。なお、このときにテスト
プログラムによるファンクションテストが実行された場
合には本モジュールに制御が移るように設定しておく
（ステップＳ６０１）。本モジュールに制御が移った後
には、取得したいフェイルデータを試験装置に取り込む
ための各種設定を行い、テストパターン情報２０７によ
るテストパターンをスタートする（ステップＳ６０
２）。テストの結果取得されたフェイルデータが取得指
定の範囲に入っているかを判断し、取得に必要なデータ
であればスキャンデータログに出力するために記憶装置
１０６（図１参照）に一時記憶する。この動作は取得範
囲として指定された範囲のすべてのフェイルデータを取
得するまで行う（ステップＳ６０３）。
１生成モジュール３０３の動作について説明する。動作
が開始されると、取得範囲情報２０８からテストプログ
ラムを読み込んで、実行する。なお、このときにテスト
プログラムによるファンクションテストが実行された場
合には本モジュールに制御が移るように設定しておく
（ステップＳ６０１）。本モジュールに制御が移った後
には、取得したいフェイルデータを試験装置に取り込む
ための各種設定を行い、テストパターン情報２０７によ
るテストパターンをスタートする（ステップＳ６０
２）。テストの結果取得されたフェイルデータが取得指
定の範囲に入っているかを判断し、取得に必要なデータ
であればスキャンデータログに出力するために記憶装置
１０６（図１参照）に一時記憶する。この動作は取得範
囲として指定された範囲のすべてのフェイルデータを取
得するまで行う（ステップＳ６０３）。
【００２２】次に、取り込んだフェイルデータのアドレ
ス情報を基に、テストパターン情報を参照してスキャン
フリップフロップを特定する（ステップＳ６０４）。続
いて、特定されたスキャンフリップフロップの情報をフ
ァイル化することによりスキャンデータログ１（２０６
-１）とする（ステップＳ６０５）。次に、時刻情報の
基準となるテストパターンおよびテストレート等の時刻
に関するデータのすべてをファイル化し、時刻データ２
０６-２を作成する（ステップＳ６０６）。この後、全
フェイルデータの取得が終了したかを確認し、終了して
いなければステップＳ６０２に戻って上記の各動作を繰
り返す（ステップＳ６０７）。次に、図７を参照してス
キャンデータログ２生成モジュール３０４の動作につい
て説明する。
ス情報を基に、テストパターン情報を参照してスキャン
フリップフロップを特定する（ステップＳ６０４）。続
いて、特定されたスキャンフリップフロップの情報をフ
ァイル化することによりスキャンデータログ１（２０６
-１）とする（ステップＳ６０５）。次に、時刻情報の
基準となるテストパターンおよびテストレート等の時刻
に関するデータのすべてをファイル化し、時刻データ２
０６-２を作成する（ステップＳ６０６）。この後、全
フェイルデータの取得が終了したかを確認し、終了して
いなければステップＳ６０２に戻って上記の各動作を繰
り返す（ステップＳ６０７）。次に、図７を参照してス
キャンデータログ２生成モジュール３０４の動作につい
て説明する。
【００２３】スキャンデータログ２は、スキャンデータ
ログ１に新たな情報を付加することにより生成されるも
のであり、動作が開始されると、まず、スキャンデータ
ログ１（２０６-１）を１行読み込む（ステップＳ７０
１）。次に、読み込んだスキャンデータログ１（２０６
-１）のフェイルデータアドレス情報をアドレス情報２
０７により補正する。この補正は試験装置１０４によっ
ては実行されるテストパターンに変更が生じるためであ
る。次に、時刻データ２０６-２、フェイルデータのア
ドレス情報およびテストパターン情報２０７によりフェ
イルが発生した時刻を算出し、時刻情報としてテストパ
ターン情報２０７に付加する（ステップＳ７０３）。続
いてスキャンフリップフロップリスト２０２を参照し、
特定フリップフロップの論理名とスキャンセル名を付加
する（ステップＳ７０４）。次に、各情報が付加された
ファイル化することによりスキャンデータログ２とする
（ステップＳ７０５）。
ログ１に新たな情報を付加することにより生成されるも
のであり、動作が開始されると、まず、スキャンデータ
ログ１（２０６-１）を１行読み込む（ステップＳ７０
１）。次に、読み込んだスキャンデータログ１（２０６
-１）のフェイルデータアドレス情報をアドレス情報２
０７により補正する。この補正は試験装置１０４によっ
ては実行されるテストパターンに変更が生じるためであ
る。次に、時刻データ２０６-２、フェイルデータのア
ドレス情報およびテストパターン情報２０７によりフェ
イルが発生した時刻を算出し、時刻情報としてテストパ
ターン情報２０７に付加する（ステップＳ７０３）。続
いてスキャンフリップフロップリスト２０２を参照し、
特定フリップフロップの論理名とスキャンセル名を付加
する（ステップＳ７０４）。次に、各情報が付加された
ファイル化することによりスキャンデータログ２とする
（ステップＳ７０５）。
【００２４】この後、スキャンデータログ１の全データ
について上記の作業が終了したかを確認し、終了してい
なければステップＳ７０２に戻って上記の各動作を繰り
返す（ステップＳ７０６）。
について上記の作業が終了したかを確認し、終了してい
なければステップＳ７０２に戻って上記の各動作を繰り
返す（ステップＳ７０６）。
【００２５】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。請求項
１、請求項２および請求項４に記載のものにおいては、
スキャンテストの結果として、従来テスト結果を解析す
ることにより特定されていたスキャンフリップフロップ
名、スキャンチェーン名、フェイル発生時刻等がアドレ
ス情報とともに出力されるためテスト解析を迅速に行う
ことができる効果がある。請求項３に記載のものにおい
ては、アドレス情報として出力されるアドレス範囲が制
限され、必要な領域のみのテスト結果が出力されるため
テストおよび解析を効率よく行うことができる効果があ
る。
いるので、以下に記載するような効果を奏する。請求項
１、請求項２および請求項４に記載のものにおいては、
スキャンテストの結果として、従来テスト結果を解析す
ることにより特定されていたスキャンフリップフロップ
名、スキャンチェーン名、フェイル発生時刻等がアドレ
ス情報とともに出力されるためテスト解析を迅速に行う
ことができる効果がある。請求項３に記載のものにおい
ては、アドレス情報として出力されるアドレス範囲が制
限され、必要な領域のみのテスト結果が出力されるため
テストおよび解析を効率よく行うことができる効果があ
る。
【図１】本発明によるスキャンテスト装置の一実施例の
構成を示す図である。
構成を示す図である。
【図２】図１に示した実施例における各種情報の流れを
示す図である。
示す図である。
【図３】図１中のソフトウェアモジュール１０１の構成
を示す図である。
を示す図である。
【図４】テストパターン情報抽出モジュール３０１の動
作を示すフローチャートである。
作を示すフローチャートである。
【図５】取得範囲情報取得モジュール３０２の動作を示
すフローチャートである。
すフローチャートである。
【図６】スキャンデータログ１生成モジュール３０３の
動作を示すフローチャートである。
動作を示すフローチャートである。
【図７】スキャンデータログ２生成モジュール３０４の
動作を示すフローチャートである。
動作を示すフローチャートである。
１０１ 入力装置 １０２ 制御部 １０３ 処理部 １０４ 試験装置 １０５ 入力装置 １０６ 記憶装置 １０７ 出力装置 １０８ スキャンデータログ ２０１ テストパターン ２０２ 回路情報 ２０３ 回路情報 ２０４ 取得範囲指定 ２０５ スキャンデータログ２ ２０６ スキャンデータログ１ ２０７ テストパターン情報 ２０８ 取得範囲情報 ３０１ テストパターン情報抽出モジュール ３０２ 取得範囲情報取得モジュール ３０３ スキャンデータログ１生成モジュール ３０４ スキャンデータログ２生成モジュール Ｓ４０１〜Ｓ４０６、Ｓ５０１〜Ｓ５０７、Ｓ６０１〜
Ｓ６０７、Ｓ７０１〜Ｓ７０５ ステップ
Ｓ６０７、Ｓ７０１〜Ｓ７０５ ステップ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石川 光昭 神奈川県川崎市幸区堀川町580番１号 株式会社東芝半導体システムセンター内 (72)発明者 鎌田 正 神奈川県川崎市幸区堀川町580番１号 株式会社東芝半導体システムセンター内 (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/28 - 31/3193 G06F 11/22 - 11/277
Claims (4)
- 【請求項１】 テストパターンに基づいて試験装置を動
作させ、フェイルが発生したときの前記テストパターン
のアドレス情報をテスト結果として出力するスキャンテ
スト装置において、 アドレスに対応するスキャンフリップフロップ名が記述
された回路情報を記憶する記憶手段を具備し、 テスト結果としてフェイルが発生したときのアドレス情
報とともに、該アドレス情報に対応して前記記憶手段に
記憶されているスキャンフリップフロップ名を出力させ
る制御装置を有することを特徴とするスキャンテスト装
置。 - 【請求項２】 テストパターンに基づいて試験装置を動
作させ、フェイルが発生したときの前記テストパターン
のアドレス情報をテスト結果として出力するスキャンテ
スト装置において、 アドレスに対応するスキャンチェーン名が記述された回
路情報を記憶する記憶手段を具備し、 テスト結果としてフェイルが発生したときのアドレス情
報とともに、該アドレス情報に対応して前記記憶手段に
記憶されているスキャンチェーン名を出力させる制御装
置を有することを特徴とするスキャンテスト装置。 - 【請求項３】 テストパターンに基づいて試験装置を動
作させ、フェイルが発生したときの前記テストパターン
のアドレス情報をテスト結果として出力するスキャンテ
スト装置において、 フェイルが発生したときに出力されるアドレス情報の出
力アドレス範囲を記憶する記憶手段を具備し、 フェイルが発生したときのアドレス情報のうち、前記記
憶手段に記憶されているアドレス範囲内のアドレス情報
のみをテスト結果として出力させる制御装置を有するこ
とを特徴とするスキャンテスト装置。 - 【請求項４】 テストパターンに基づいて試験装置を動
作させ、フェイルが発生したときの前記テストパターン
のアドレス情報をテスト結果として出力するスキャンテ
スト装置において、 フェイルが発生したときの時刻データを記憶する記憶手
段を具備し、 テストパターンの実行順序とテストパターンが実行され
るテストレートおよびアドレス情報によりフェイルデー
タが発生したときの開始からの時間を演算して前記記憶
手段にアドレス情報とともに記憶させ、 テスト結果としてフェイルが発生したときのアドレス情
報とともに、該アドレス情報に対応して前記記憶手段に
記憶されている時間を出力させる制御装置を有すること
を特徴とするスキャンテスト装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31663095A JP3249040B2 (ja) | 1995-12-05 | 1995-12-05 | スキャンテスト装置 |
| US08/759,003 US5892779A (en) | 1995-12-05 | 1996-12-02 | Scan test apparatus |
| TW085114848A TW400505B (en) | 1995-12-05 | 1996-12-02 | Scan test apparatus |
| KR1019960061391A KR100329253B1 (ko) | 1995-12-05 | 1996-12-03 | 스캔테스트장치 |
| GB9625265A GB2307991A (en) | 1995-12-05 | 1996-12-04 | Scan test arrangement |
| DE19650291A DE19650291A1 (de) | 1995-12-05 | 1996-12-04 | Abtast-Testgerät |
| MYPI96005085A MY113542A (en) | 1995-12-05 | 1996-12-04 | Scan test apparatus |
| SG1996011544A SG66336A1 (en) | 1995-12-05 | 1996-12-05 | Scan test apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31663095A JP3249040B2 (ja) | 1995-12-05 | 1995-12-05 | スキャンテスト装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09159726A JPH09159726A (ja) | 1997-06-20 |
| JP3249040B2 true JP3249040B2 (ja) | 2002-01-21 |
Family
ID=18079193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31663095A Expired - Fee Related JP3249040B2 (ja) | 1995-12-05 | 1995-12-05 | スキャンテスト装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5892779A (ja) |
| JP (1) | JP3249040B2 (ja) |
| KR (1) | KR100329253B1 (ja) |
| DE (1) | DE19650291A1 (ja) |
| GB (1) | GB2307991A (ja) |
| MY (1) | MY113542A (ja) |
| SG (1) | SG66336A1 (ja) |
| TW (1) | TW400505B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10161899A (ja) * | 1996-11-27 | 1998-06-19 | Advantest Corp | シーケンス制御回路 |
| US6728938B2 (en) | 2002-04-26 | 2004-04-27 | Sun Microsystems, Inc. | Knowledge-based intelligent full scan dump processing methodology |
| JP2005147749A (ja) | 2003-11-12 | 2005-06-09 | Toshiba Corp | スキャン回路を備える半導体集積回路、スキャン回路システムおよびスキャンテストシステム |
| JP5037826B2 (ja) | 2006-01-25 | 2012-10-03 | 株式会社アドバンテスト | 解析装置および解析方法 |
| JP4807268B2 (ja) * | 2007-01-24 | 2011-11-02 | コニカミノルタビジネステクノロジーズ株式会社 | 画像形成装置 |
| US8145959B2 (en) * | 2009-10-23 | 2012-03-27 | Avago Technologies Enterprise IP (Singapore) Pte. Ltd. | Systems and methods for measuring soft errors and soft error rates in an application specific integrated circuit |
| CN112485029B (zh) * | 2020-11-04 | 2022-10-18 | 网易有道(杭州)智能科技有限公司 | 一种扫描设备测试系统、方法和装置 |
| US11675005B2 (en) * | 2020-11-24 | 2023-06-13 | Renesas Electronics Corporation | Semiconductor device and scan test method of the same |
| KR102314419B1 (ko) * | 2021-07-27 | 2021-10-19 | (주) 에이블리 | 반도체 테스트 패턴 발생 장치 및 방법 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4450560A (en) * | 1981-10-09 | 1984-05-22 | Teradyne, Inc. | Tester for LSI devices and memory devices |
| JPS59161744A (ja) * | 1983-03-04 | 1984-09-12 | Hitachi Ltd | 情報処理装置のスキヤン方式 |
| JPS61204744A (ja) * | 1985-02-05 | 1986-09-10 | Hitachi Ltd | 診断機能を有するｒａｍ内蔵ｌｓｉおよびその診断方法 |
| JP2738112B2 (ja) * | 1990-02-22 | 1998-04-08 | 日本電気株式会社 | 情報処理装置の障害情報採取方式 |
| US5303246A (en) * | 1991-07-03 | 1994-04-12 | Hughes Aircraft Company | Fault isolation diagnostics |
| US5513188A (en) * | 1991-09-10 | 1996-04-30 | Hewlett-Packard Company | Enhanced interconnect testing through utilization of board topology data |
| JPH06148284A (ja) * | 1992-11-13 | 1994-05-27 | Hokuriku Nippon Denki Software Kk | 故障診断用テストパタン作成方式 |
| US5550841A (en) * | 1994-01-12 | 1996-08-27 | Lsi Logic Corporation | Method for failure analysis of megachips using scan techniques |
| US5630048A (en) * | 1994-05-19 | 1997-05-13 | La Joie; Leslie T. | Diagnostic system for run-time monitoring of computer operations |
| US5544308A (en) * | 1994-08-02 | 1996-08-06 | Giordano Automation Corp. | Method for automating the development and execution of diagnostic reasoning software in products and processes |
| US5502731A (en) * | 1994-08-18 | 1996-03-26 | International Business Machines Corporation | Delay test coverage without additional dummy latches in a scan-based test design |
| US5691991A (en) * | 1995-03-17 | 1997-11-25 | International Business Machines Corporation | Process for identifying defective interconnection net end points in boundary scan testable circuit devices |
| US5663967A (en) * | 1995-10-19 | 1997-09-02 | Lsi Logic Corporation | Defect isolation using scan-path testing and electron beam probing in multi-level high density asics |
-
1995
- 1995-12-05 JP JP31663095A patent/JP3249040B2/ja not_active Expired - Fee Related
-
1996
- 1996-12-02 TW TW085114848A patent/TW400505B/zh not_active IP Right Cessation
- 1996-12-02 US US08/759,003 patent/US5892779A/en not_active Expired - Fee Related
- 1996-12-03 KR KR1019960061391A patent/KR100329253B1/ko not_active IP Right Cessation
- 1996-12-04 GB GB9625265A patent/GB2307991A/en not_active Withdrawn
- 1996-12-04 MY MYPI96005085A patent/MY113542A/en unknown
- 1996-12-04 DE DE19650291A patent/DE19650291A1/de not_active Withdrawn
- 1996-12-05 SG SG1996011544A patent/SG66336A1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| SG66336A1 (en) | 1999-07-20 |
| JPH09159726A (ja) | 1997-06-20 |
| GB9625265D0 (en) | 1997-01-22 |
| KR100329253B1 (ko) | 2002-05-10 |
| MY113542A (en) | 2002-03-30 |
| GB2307991A (en) | 1997-06-11 |
| DE19650291A1 (de) | 1997-06-12 |
| US5892779A (en) | 1999-04-06 |
| TW400505B (en) | 2000-08-01 |
| KR970049538A (ko) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100483876B1 (ko) | 반도체 집적 회로 설계 및 검증 시스템 | |
| EP1093619B1 (en) | System and method for identifying finite state machines and verifying circuit designs | |
| US5517637A (en) | Method for testing a test architecture within a circuit | |
| JP2002535684A (ja) | 集積回路のリアルバージョンテストとシミュレートバージョンテストを行うシステム | |
| JP3249040B2 (ja) | スキャンテスト装置 | |
| US7149943B2 (en) | System for flexible embedded Boundary Scan testing | |
| JP2003141206A (ja) | Ｌｓｉテスト・データのタイミング検証方法およびｌｓｉテスト・データのタイミング検証プログラム | |
| US6681357B2 (en) | MISR simulation tool for memory BIST application | |
| CN115758963A (zh) | 芯片eda仿真中打印信息的处理装置、方法及系统 | |
| US20070198957A1 (en) | Circuit simulator and circuit simulation program storage medium | |
| WO2006025412A1 (ja) | 論理検証方法、論理モジュールデータ、デバイスデータおよび論理検証装置 | |
| US20090132222A1 (en) | State testing device and methods thereof | |
| JPH09171056A (ja) | テスト設計方法とその装置、並びにテスト方法とその装置 | |
| JP3357567B2 (ja) | プログラム評価システム | |
| JP3162316B2 (ja) | 電子回路テスト用システム | |
| CN113392026B (zh) | 接口自动化测试方法、系统、电子设备及存储介质 | |
| US6850860B2 (en) | Semiconductor device testing apparatus and test method therefor | |
| JP3415594B2 (ja) | Ｌｓｉテスタのスキュー調整方法およびスキュー調整プログラム | |
| JP2964746B2 (ja) | プリント板回路の自動検証処理方法 | |
| JP3456874B2 (ja) | 半導体集積回路のテスト容易化方法および装置 | |
| JP3595713B2 (ja) | テスト容易化設計支援システム | |
| JP2990813B2 (ja) | 故障シミュレーション方法 | |
| JPS6370178A (ja) | 試験装置 | |
| CN116909900A (zh) | 自动化测试方法、装置、电子设备及存储介质 | |
| JPH07210583A (ja) | 回路規則検証装置及び回路規則検証方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011003 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |