JPH06148284A - 故障診断用テストパタン作成方式 - Google Patents
故障診断用テストパタン作成方式Info
- Publication number
- JPH06148284A JPH06148284A JP4303418A JP30341892A JPH06148284A JP H06148284 A JPH06148284 A JP H06148284A JP 4303418 A JP4303418 A JP 4303418A JP 30341892 A JP30341892 A JP 30341892A JP H06148284 A JPH06148284 A JP H06148284A
- Authority
- JP
- Japan
- Prior art keywords
- fault
- test pattern
- failure
- scan path
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】スキャンパス上の故障のみについてテストパタ
ンを作成することによりスキャンパス動作確認テストエ
ラーとなった回路の診断シミュレーション時間を短縮す
る。 【構成】故障シミュレーション手段３は回路内の全ての
故障を定義した故障情報７とスキャンパス上の故障を検
出する為のパタン８を入力し、スキャンアウトピンで検
出される故障のみを検出故障とした故障情報９を出力す
る。故障状態値反転手段４は故障情報９を入力して故障
の状態値を検出は未検出、未検出は検出に書き換えた故
障情報１０を出力する。自動テストパタン作成手段５は
故障情報１０を入力して外部ピンによりスキャンパス上
の故障を検出するためのパタン１１を出力する。
ンを作成することによりスキャンパス動作確認テストエ
ラーとなった回路の診断シミュレーション時間を短縮す
る。 【構成】故障シミュレーション手段３は回路内の全ての
故障を定義した故障情報７とスキャンパス上の故障を検
出する為のパタン８を入力し、スキャンアウトピンで検
出される故障のみを検出故障とした故障情報９を出力す
る。故障状態値反転手段４は故障情報９を入力して故障
の状態値を検出は未検出、未検出は検出に書き換えた故
障情報１０を出力する。自動テストパタン作成手段５は
故障情報１０を入力して外部ピンによりスキャンパス上
の故障を検出するためのパタン１１を出力する。
Description
【０００１】
【産業上の利用分野】本発明は、故障診断用テストパタ
ン作成方式に関する。
ン作成方式に関する。
【０００２】
【従来の技術】従来の故障診断用テストパタン作成方式
は、スキャンパス動作確認テストでエラーとのなった回
路の診断にはスキャンパスを用いないテストパタンを用
いていた。
は、スキャンパス動作確認テストでエラーとのなった回
路の診断にはスキャンパスを用いないテストパタンを用
いていた。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の故障診断用テストパタン作成方式は、スキャ
ンパスを用いないテストパタンの場合、回路全体の故障
を検出するためのパタンであるため、パタン数が多く、
テスタでのエラー情報の採取および故障の絞り込みを行
うための診断シミュレーションに多大な時間を要すると
いう欠点があった。
うな従来の故障診断用テストパタン作成方式は、スキャ
ンパスを用いないテストパタンの場合、回路全体の故障
を検出するためのパタンであるため、パタン数が多く、
テスタでのエラー情報の採取および故障の絞り込みを行
うための診断シミュレーションに多大な時間を要すると
いう欠点があった。
【０００４】
【課題を解決するための手段】本発明の故障診断用テス
トパタン作成方式は、スキャンパス動作確認テストデエ
ラーとなった回路の故障診断において回路接続情報を入
力し回路全体に対して故障を定義した故障情報を作成す
る故障定義手段と、回路接続情報を入力しスキャンパス
動作を確認する為のテストパタンを作成するスキャンパ
ス動作確認用テストパタン作成手段と、故障定義手段が
出力した故障情報とスキャンパス動作確認用テストパタ
ン作成手段が出力したテストパタンを入力して故障シミ
ュレーションを行い故障の検出，未検出の状態を故障情
報に出力する故障シミュレーション手段と、故障シミュ
レーション手段により作成された故障情報を入力し故障
の状態値について検出を未検出にし未検出は検出に修正
する故障状態値反転手段と、故障状態値反転手段により
作成された故障情報に定義されている未検出故障を検出
するためのテストパタンを作成する自動テストパタン作
成手段とを含んで構成される。
トパタン作成方式は、スキャンパス動作確認テストデエ
ラーとなった回路の故障診断において回路接続情報を入
力し回路全体に対して故障を定義した故障情報を作成す
る故障定義手段と、回路接続情報を入力しスキャンパス
動作を確認する為のテストパタンを作成するスキャンパ
ス動作確認用テストパタン作成手段と、故障定義手段が
出力した故障情報とスキャンパス動作確認用テストパタ
ン作成手段が出力したテストパタンを入力して故障シミ
ュレーションを行い故障の検出，未検出の状態を故障情
報に出力する故障シミュレーション手段と、故障シミュ
レーション手段により作成された故障情報を入力し故障
の状態値について検出を未検出にし未検出は検出に修正
する故障状態値反転手段と、故障状態値反転手段により
作成された故障情報に定義されている未検出故障を検出
するためのテストパタンを作成する自動テストパタン作
成手段とを含んで構成される。
【０００５】
【実施例】次に、本発明の実施例について、図面を用い
て説明する。
て説明する。
【０００６】図１は、本発明の一実施例を示すシステム
構成図である。
構成図である。
【０００７】故障定義手段１ほ論理回路接続情報６を入
力し、回路内のゲートの全入出力ピンについて故障を定
義した故障情報７を出力する。スキャンパス動作確認用
テストパタン作成手段２は論理回路接続情報６を入力
し、スキャンパス上の故障をスキョンアウトピンで検出
するためのスキャンパス動作確認用テストパタン８を出
力する。故障シミュレーション手段３は回路内のゲート
の全入出力ピンの故障を定義した故障情報７とスキャン
パス上の故障を検出するためのスキャンパス動作確認用
テストパタン８を入力し、故障シミュレーションを行
う。この故障シミュレーションにより、故障情報７の内
スキャンアウトピンで検出される故障のみが検出故障と
なり、それ以外の故障は未検出故障と定義されたスキャ
ンパス故障検出情報９が出力される。故障状態値反転手
段４は、スキャンパス故障検出情報９を入力し、故障の
状態値に付いて、検出を未検出に、未検出を検出に変換
した故障情報であるスキャンパス故障未検出情報１０を
出力する。自動テストパタン作成手段５は、スキャンパ
ス故障未検出情報１０において未検出となっているスキ
ャンパス上の故障を検出するためのスキャンパス動作エ
ラー診断用テストパタン１１を出力する。
力し、回路内のゲートの全入出力ピンについて故障を定
義した故障情報７を出力する。スキャンパス動作確認用
テストパタン作成手段２は論理回路接続情報６を入力
し、スキャンパス上の故障をスキョンアウトピンで検出
するためのスキャンパス動作確認用テストパタン８を出
力する。故障シミュレーション手段３は回路内のゲート
の全入出力ピンの故障を定義した故障情報７とスキャン
パス上の故障を検出するためのスキャンパス動作確認用
テストパタン８を入力し、故障シミュレーションを行
う。この故障シミュレーションにより、故障情報７の内
スキャンアウトピンで検出される故障のみが検出故障と
なり、それ以外の故障は未検出故障と定義されたスキャ
ンパス故障検出情報９が出力される。故障状態値反転手
段４は、スキャンパス故障検出情報９を入力し、故障の
状態値に付いて、検出を未検出に、未検出を検出に変換
した故障情報であるスキャンパス故障未検出情報１０を
出力する。自動テストパタン作成手段５は、スキャンパ
ス故障未検出情報１０において未検出となっているスキ
ャンパス上の故障を検出するためのスキャンパス動作エ
ラー診断用テストパタン１１を出力する。
【０００８】図２は図１に示す実施例の一適用例を示す
論理回路モデル図であり、図３は図４に示すスキャンパ
ス動作確認用テストパタンの一例を示すパタン図であ
り、図４は図１に示すスキャンパス故障検出情報の一例
を示す情報レイアウト図であり、図５は図１に示すスキ
ャンパス故障未検出情報の一例を示す情報レイアウト図
であり、図６は図１に示すスキャンパス動作エラー診断
用テストパタンの一例を示すパタン図である。
論理回路モデル図であり、図３は図４に示すスキャンパ
ス動作確認用テストパタンの一例を示すパタン図であ
り、図４は図１に示すスキャンパス故障検出情報の一例
を示す情報レイアウト図であり、図５は図１に示すスキ
ャンパス故障未検出情報の一例を示す情報レイアウト図
であり、図６は図１に示すスキャンパス動作エラー診断
用テストパタンの一例を示すパタン図である。
【０００９】まず、故障定義手段１は論理回路モデルＳ
１で示す回路の接続情報を格納した論理回路接続情報６
を入力し、回路内の全てのゲートの入力、出力ピンにつ
いて故障を定義した故障情報７を出力する。
１で示す回路の接続情報を格納した論理回路接続情報６
を入力し、回路内の全てのゲートの入力、出力ピンにつ
いて故障を定義した故障情報７を出力する。
【００１０】スキャンパス動作確認用テストパタン作成
手段２は、論理回路モデルＳ１で示す回路の接続情報を
格納した論理回路接続情報６を入力し、スキャンパスの
動作を確認する為に、例えば、回路をシフト動作状態に
固定し、”０”，”１”の繰り返しパタンを作成するた
めのスキャンパスフリップフロップＦＦ１，ＦＦ２のビ
ット数＋１の数だけスキャンインピンに印加するテスト
パタンＳ２１〜Ｓ２３（スキャンパス動作確認用テスト
パタン８）を出力する。故障シミュレーション手段３
は、回路内の全てのゲートの入力、出力ピンに故障を定
義した故障情報７とスキャンパスの動作を確認するため
のテストパタンＳ２１，Ｓ２２，Ｓ２３を順次入力し、
スキャンアウトピンのみでの故障検出を目的とした故障
シミュレーションを行う。テストパタンＳ２１，Ｓ２２
による故障シミュレーションを行った段階で、ピンＳＩ
Ｎ，Ｉ０４，０２，Ｉ０６，０３，Ｉ１０，０４，Ｉ１
２，０５，ＳＣＯ，ＳＦＴ，Ｉ０１の１故障が検出され
る。この時これらの故障の検出フラグＳ３を１（検出）
とする。
手段２は、論理回路モデルＳ１で示す回路の接続情報を
格納した論理回路接続情報６を入力し、スキャンパスの
動作を確認する為に、例えば、回路をシフト動作状態に
固定し、”０”，”１”の繰り返しパタンを作成するた
めのスキャンパスフリップフロップＦＦ１，ＦＦ２のビ
ット数＋１の数だけスキャンインピンに印加するテスト
パタンＳ２１〜Ｓ２３（スキャンパス動作確認用テスト
パタン８）を出力する。故障シミュレーション手段３
は、回路内の全てのゲートの入力、出力ピンに故障を定
義した故障情報７とスキャンパスの動作を確認するため
のテストパタンＳ２１，Ｓ２２，Ｓ２３を順次入力し、
スキャンアウトピンのみでの故障検出を目的とした故障
シミュレーションを行う。テストパタンＳ２１，Ｓ２２
による故障シミュレーションを行った段階で、ピンＳＩ
Ｎ，Ｉ０４，０２，Ｉ０６，０３，Ｉ１０，０４，Ｉ１
２，０５，ＳＣＯ，ＳＦＴ，Ｉ０１の１故障が検出され
る。この時これらの故障の検出フラグＳ３を１（検出）
とする。
【００１１】次に、テストパタンＳ２３による故障シミ
ュレーションを行うことにより、ピンＳ１Ｎ，Ｉ０４，
０２，Ｉ０６，０３，Ｉ１０，０４，Ｉ１２，０５，Ｓ
ＣＯ，ＳＣＴ，Ｉ０５，０１の０故障が検出され、これ
らの故障の検出フラグＳ３を１（検出）とし、スキャン
パス故障検出情報９を出力する。
ュレーションを行うことにより、ピンＳ１Ｎ，Ｉ０４，
０２，Ｉ０６，０３，Ｉ１０，０４，Ｉ１２，０５，Ｓ
ＣＯ，ＳＣＴ，Ｉ０５，０１の０故障が検出され、これ
らの故障の検出フラグＳ３を１（検出）とし、スキャン
パス故障検出情報９を出力する。
【００１２】故障状態値反転手段４は、スキャンパスを
構成する全てのピンの故障を検出故障とし、スキャンパ
スを構成しないピンの故障を全て未検出故障としたスキ
ャンパス故障検出情報９を入力し、故障の検出フラグＳ
３について０（未検出）を１（検出）、１（検出）を０
（未検出）に修正し、スキャンパス故障未検出情報１０
を出力する。
構成する全てのピンの故障を検出故障とし、スキャンパ
スを構成しないピンの故障を全て未検出故障としたスキ
ャンパス故障検出情報９を入力し、故障の検出フラグＳ
３について０（未検出）を１（検出）、１（検出）を０
（未検出）に修正し、スキャンパス故障未検出情報１０
を出力する。
【００１３】自動テストパタン作成手段５は、図５に示
すようなスキャンパスを構成する全ての外部ピン、およ
び、ゲートのピンの故障を未検出故障としスキャンパス
を構成しない全ての外部ピン、および、ゲートのピンの
故障を検出故障したスキャンパス故障未検出情報１０
と、論理回路接続情報６を入力し、外部ピンによりスキ
ャンパス上の故障を検出するための（スキャンフリップ
フロップＦＦ１，ＦＦ２による故障検出を行わない）テ
ストパタンであるスキャンパス動作エラー診断用テスト
パタン（例えば、外部ピンＳＦＴを１固定にして回路を
ノーマル動作状態とし、ピン０２，０４の０故障を各々
ピンＰ０１，Ｐ０２で検出するためＨ０１に１を印加す
るパタンＳ４１や、ピン０４の１故障をピンＰ０２で検
出するためにＨ０１に“０”を印加するパタンＳ４２な
ど）を自動発生する。
すようなスキャンパスを構成する全ての外部ピン、およ
び、ゲートのピンの故障を未検出故障としスキャンパス
を構成しない全ての外部ピン、および、ゲートのピンの
故障を検出故障したスキャンパス故障未検出情報１０
と、論理回路接続情報６を入力し、外部ピンによりスキ
ャンパス上の故障を検出するための（スキャンフリップ
フロップＦＦ１，ＦＦ２による故障検出を行わない）テ
ストパタンであるスキャンパス動作エラー診断用テスト
パタン（例えば、外部ピンＳＦＴを１固定にして回路を
ノーマル動作状態とし、ピン０２，０４の０故障を各々
ピンＰ０１，Ｐ０２で検出するためＨ０１に１を印加す
るパタンＳ４１や、ピン０４の１故障をピンＰ０２で検
出するためにＨ０１に“０”を印加するパタンＳ４２な
ど）を自動発生する。
【００１４】
【発明の効果】本発明の故障診断用テストパタン作成方
式は、スキャンパス動作確認テストでエラーとなった回
路に対して故障診断を行うためのキャンパスを使用しな
いテストパタンの作成においてスキャンパス上の故障の
みについてテストパタンを作成することができるため、
テストパタン数を少なくできるとともに、テスターでの
エラー情報の採取および診断シミュレーション時間を大
幅に短縮できるという効果がある。
式は、スキャンパス動作確認テストでエラーとなった回
路に対して故障診断を行うためのキャンパスを使用しな
いテストパタンの作成においてスキャンパス上の故障の
みについてテストパタンを作成することができるため、
テストパタン数を少なくできるとともに、テスターでの
エラー情報の採取および診断シミュレーション時間を大
幅に短縮できるという効果がある。
【図１】本発明の一実施例を示すシステム構成図であ
る。
る。
【図２】図１に示す実施例の適用例を示す論理回路モデ
ル図である。
ル図である。
【図３】図１に示すスキャンパス動作確認用テストパタ
ンの一例を示すパタン図である。
ンの一例を示すパタン図である。
【図４】図１に示す故障シミュレーション手段で出力す
る故障情報の一例を示す情報レイアウト図である。
る故障情報の一例を示す情報レイアウト図である。
【図５】図１に示す故障状態値反転手段で出力する故障
情報の一例を示す情報レイアウト図である。
情報の一例を示す情報レイアウト図である。
【図６】図１に示すスキャンパス動作エラー診断用テス
トパタンの一例を示すパタン図である。
トパタンの一例を示すパタン図である。
１ 故障定義手段 ２ スキャンパス動作確認用テストパタン作成手段 ３ 故障シミュレーション手段 ４ 故障状態値反転手段 ５ 自動テストパタン作成手段 ６ 論理回路接続情報 ７ 故障情報 ８ スキャンパス動作確認用テストパタン ９ スキャンパス故障検出情報 １０ スキャンパス故障未検出情報 １１ スキャンパス動作エラー診断用テストパタン Ｓ１ 論理回路モデル Ｈ０１ 外部入力ピン ＳＩＮ スキャンインピン ＳＦＴ シフトモードコントロールピン ＣＬＫ クロックピン Ｐ０１〜Ｐ０２ 外部出力ピン ＳＣＯ スキャンアウトピン Ｉ０１〜Ｉ１３ ゲート入力ピン ０１〜０５ ゲート出力ピン ＡＮＤ アンド素子 ＳＥＬ１，ＳＥＬ２ セレクタ素子 ＦＦ１，ＦＦ２ スキャンパスフリップフロップ Ｓ２１〜Ｓ２３ スキャンパス動作確認用テストパタ
ン Ｓ３ 検出フラグ Ｓ４１〜Ｓ４２ スキャンパス動作エラー診断用テス
トパタン
ン Ｓ３ 検出フラグ Ｓ４１〜Ｓ４２ スキャンパス動作エラー診断用テス
トパタン
Claims (1)
- 【請求項１】 スキャンパス動作確認テストでエラーと
なった回路の故障診断において回路接続情報を入力し回
路全体に対して故障を定義した故障情報を作成する故障
定義手段と、回路接続情報を入力しスキャンパス動作を
確認する為のテストパタンを作成するスキャンパス動作
確認用テストパタン作成手段と、故障定義手段が出力し
た故障情報とスキャンパス動作確認用テストパタン作成
手段が出力したテストパタンを入力して故障シミュレー
ションを行い故障の検出，未検出の状態を故障情報に出
力する故障シミュレーション手段と、故障シミュレーシ
ョン手段により作成された故障情報を入力し故障の状態
値について検出を未検出にし未検出は検出に修正する故
障状態値反転手段と故障状態値反転手段により作成され
た故障情報に定義されている未検出故障を検出するため
のテストパタンを作成する自動テストパタン作成手段と
を含むことを特徴とする故障診断用テストパタン作成方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4303418A JPH06148284A (ja) | 1992-11-13 | 1992-11-13 | 故障診断用テストパタン作成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4303418A JPH06148284A (ja) | 1992-11-13 | 1992-11-13 | 故障診断用テストパタン作成方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06148284A true JPH06148284A (ja) | 1994-05-27 |
Family
ID=17920785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4303418A Withdrawn JPH06148284A (ja) | 1992-11-13 | 1992-11-13 | 故障診断用テストパタン作成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06148284A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100329253B1 (ko) * | 1995-12-05 | 2002-05-10 | 오우라 히로시 | 스캔테스트장치 |
-
1992
- 1992-11-13 JP JP4303418A patent/JPH06148284A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100329253B1 (ko) * | 1995-12-05 | 2002-05-10 | 오우라 히로시 | 스캔테스트장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970004074B1 (ko) | 메모리 장치 및 이를 포함한 집적 회로 | |
| US7475308B2 (en) | implementing deterministic based broken scan chain diagnostics | |
| JP3795822B2 (ja) | 組込み自己テスト回路及び設計検証方法 | |
| US7168021B2 (en) | Built-in test circuit for an integrated circuit device | |
| JP4031954B2 (ja) | 集積回路の診断装置および診断方法 | |
| US6480019B2 (en) | Multiple voted logic cell testable by a scan chain and system and method of testing the same | |
| US5841790A (en) | Apparatus for testing an adapter card ASIC with reconfigurable logic | |
| JPH11111000A (ja) | 半導体メモリの故障自己診断装置 | |
| JPH06148284A (ja) | 故障診断用テストパタン作成方式 | |
| US7500165B2 (en) | Systems and methods for controlling clock signals during scan testing integrated circuits | |
| US5199035A (en) | Logic circuit for reliability and yield enhancement | |
| JP3791757B2 (ja) | 診断機能を備えた半導体集積回路 | |
| JPH05119122A (ja) | スキヤン回路のテストパターン生成方法 | |
| JPH0389179A (ja) | 故障診断装置 | |
| JPH0238879A (ja) | 論理回路 | |
| JPH10170609A (ja) | 論理集積回路 | |
| JP3240744B2 (ja) | 出力パッド回路及びテスト回路 | |
| JPH04263200A (ja) | シフトパス方式 | |
| JP2000046917A (ja) | 論理集積回路の故障診断方法 | |
| JPH06194416A (ja) | 順序回路を含む論理回路の診断システムおよび診断方法 | |
| JPH07174821A (ja) | バウンダリスキャンセルおよびテスト回路の検証方法 | |
| JPH02140678A (ja) | 集積回路のテスト方法 | |
| JP3180303B2 (ja) | プリント板における論理素子間接続状態の診断方法 | |
| JPH06242190A (ja) | 論理回路の故障診断方法 | |
| JPH0236378A (ja) | 論理パッケージの故障診断方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000201 |